Uploaded by Rodrigo Hermida

Relatório JFET - Dreno comum

advertisement
Universidade do Estado do Rio de Janeiro
AMPLIFICADOR DRENO COMUM - JFET
I. OBJETIVO:
Analisar o amplificador com JFET na configuração Dreno Comum – DC
Figura 1:
–Observe a sintaxe do simulador para ajustar a fonte
, ou seja, se ajustará usando
ou
ou RMS.
II. EQUIPAMENTOS e MATERIAIS
Transistor JFET: BF245-C (JFET tipo N).
Resistores
Fonte DC
Capacitores
Multímetro.
Protoboard e fiação
III. Cálculo
3.1 Anote o valor medido em laboratório do BF245-C que utilizará na atividade:
Vp = VGS(Off) = -2,2
IDSS = 15,64 mA
1
Universidade do Estado do Rio de Janeiro
3.2 Para o circuito da figura 1, calcule ID, VDS e VGS e anote na tabela 1.
Análise DC:
VG = 0
VGS = 0 - ID*390
ID = 15,64m *
=> VGS = - 390ID
=>
ID = 3,12 mA
VGS = - 390*3,12m
VDS = 15-390*3,12m
=> VGS = - 1,217 V
=> VDS = 13,78 V
gm =
=> gm = 6,35 mS
3.3 Para o circuito da figura 1, calcule
=
|
=
=
,
e
=
=>
= 0,71
=>
= 0,70
e anote na Tabela 3.
= 6,8 kΩ
IV. Experimentação
Monte o circuito da Figura 1.
4.1 Meça, usando o multímetro (dc), os valores da Tabela 1.
Tabela 1:
2
Universidade do Estado do Rio de Janeiro
Medida:
Calculado
ID
VDS
VGS
3,12 mA
13,78 V
-1,217 V
Experimentação
5.54 mA
12.9 V
-2.13 V
4.2 Utilizando o osciloscópio (rms), meça e anote as medidas descritas na Tabela 2.
Grave a tela do osciloscópio no pen drive: 1)
estas imagens a este relatório, Figura 2.
Figura 2 – Gráfico da tensão
(ch1) e
e da tesão
(com
(ch2) com RL. Anexe
.
Tabela 2.
Grandeza
Experimentação
(rms) com RL
366 mV
(rms) com RL
630 mV
(rms) com RL ( =vr /Rsig)¨*
0,11 mA
(rms) sem RL (circuito aberto)
372 mV
(rms) sem RL (circuito aberto)
630 mV
* Faça a medida de
utilizando o voltímetro em ac.
Utilizando estas medidas (Tabela 2) calcule
Tabela 3
3
,
,e
e anote na Tabela 3.
Universidade do Estado do Rio de Janeiro
Grandeza
Calculado
Experimentação
0,71
0,58
0,70
0,59
6,2 kΩ
5,8 kΩ
V – CONCLUSÕES
A configuração abordada neste experimento é a dreno comum. Como pode ser
observado, é característica pela grande impedância de entrada, porém baixa impedância
de saída. Este tipo é comumente utilizado para o casamento de impedâncias entre
estágios, no caso para configurações de múltiplos estágios.
Observam-se que os valores experimentais e teóricos possuem uma leve divergência.
Tais discrepâncias podem surgir por interferências no ambiente laboratorial, bem como
erros nas definições das características básicas do transistor utilizado.
BIBLIOGRAFIA
SEDRA, Adel S.; Smith, Kenneth, C.; Microeletrônica. São Paulo: MAKRON books,
2000. 4a ed.
4
Download