Ташкентский институт
Железнодорожного транспорта
Кафедра «Автоматика, телемеханика и
телекоммуникационные технологии на
железнодорожном транспорте
Задание
На курсовой проект по дисциплине ТДУ (Теория дискретных устройств) «Расчёт
и проектирование (приёмного) устройства системы телемеханики с защитной от
искажения приказа»
Студент Давлатов Санжар группы АБ-217
1. Исходные данные:
1.1.
Структурная схема устройства приёмной;
1.2. Десятичные номера контролируемых объектов 4,6,7,12,13,18,23,26;
1.3. Помехозащищенный код, используемый для передачи сообщения -Код с
проверкой на чётность;
1.4. Генератор тактовых импульсов М4
1.5. Техническая реализация отдельных блоков:
(де) шифратор
Преобразователь кодов
Блок памяти
(де) мультиплексор
Счётчик импульсов
Контрольный блок
Генератор тактовых
импульсов
Выходной (входной)блок
Схема запуска,
синхронизации и
остановки работы
устhойств
D
JK
RS
-функциональная схема
-функциональная схема
-на триггерах
-функциональная схема
-на триггерах
-функциональная схема
-на триггерах
-на логических элементах
-по решению
проектировщика
Содержание
Введение……………………………………………………………...…………………………….………………….3
1.
Система телеуправления и телесигнализации………….….……………...............3
1.1. Основные узлы телемеханических систем …………..…….………………..………..3
1.2.Структурные схемы передающих и приемных устройств…….…………..4
1.3.Исходные данные и основные требования на разработку проекта….6
2. Кодирование сообщений…………………………………………….……………………………………9
2.1. Способы кодообразования. Двоичные и помехозащитные коды……......9
2.2. Принципы построения помехозащищенных кодов с обнаружением
и коррекцией ошибок………………………………………………................................13
2.3. Принципы построения кодов с обнаружением ошибок………………………13
3. Синтез специальных комбинационных схем……………………………………………….17
3.1. Общая методика синтеза комбинационных схем…………………..................17
3.2. Синтез шифратора и дешифратора…………………………………….………………….23
3.3. Преобразователь кодов………………………………………………….…………………..……25
3.4. Мультиплексор и демультиплексор…………….……………...……....……………..…28
4. Синтез схем многотактных конеяных автоматов………………………....................34
4.1. Синтез генератора………………………………………………………………………………..….34
4.2. Синтез счетчика…………………………………………………….…………………………….……38
5. Блок памяти………………………………………………………………………………………………….…..41
6. Контрольная схема……………………………………………………………………………………………43
Литература………………………………………………………………………………………………………..46
Введение
Теория дискретных устройств является сравнительна молодой и быстро развивающейся отраслей
науки. Ее появление в 30-х годах нашего столетия связано с усложнением и совершенствованием
релейных систем управления, когда возникло необходимость в их математических описаниях. Большое
влияние на развитие теории дискретных устройств оказало создание электронных вычислительных
машин (ЭВМ).
Устройства железнодорожной автоматики и телемеханики в основном относятся к классу
дискретных. Отрасль науки и техники об автоматически действующих устройствах и системах
называется автоматикой. Для выполнения тех же функций на больших расстояниях, требующих для их
преодоления специальных средств, применяют устройства телемеханики. Телемеханика – отрасль науки
и техники, охватывающая теорию и технические средства контроля и управления объектами и на
расстоянии с применением специальных преобразователей сигналов для эффективного использования
каналов связи.
Все системы автоматики и телемеханики, являются системами переработки, передачи,
воспроизведения, хранения, доставки информации для управления некоторыми технологическими
процессами.
В современных системах железнодорожной автоматики и телемеханики для переработки
информации используют дискретные сигналы, в связи, с чем эти системы являются дискретными,
особенно в той части, которая связана с обработкой управляющей информации.
Задачей курсового проекта является разработка дискретного передающего и приемного
устройства системы телемеханики.
2.
Система телеуправления и телесигнализации
1.1. Основные узлы телемеханических систем
Управление объектом и контроль его работы на больших расстояниях требующих для их
преодоления специальных средств осуществляются с помощью устройств телемеханики.
В случае, когда расстояние между распорядительными и исполнительными пунктами велико и в
связи с этим возникает необходимость уменьшить число каналов связи, применяют телемеханический
способ управления объектами. Для этого передаваемый сигнал зашифровывают и посылают в линейную
цепь в закодированном виде, представляющим систему импульсов, обладающих определенными
признаками. На приемном пункте эти импульсы воспринимают специальные устройства, которые
расшифровывают и приводят в действие управляемый объект или изменяют состояние индикаторного
прибора.
Каждая телемеханическая система состоит из отдельных узлов, которые выполняют те или иные
функции по передаче или приему кодов. К функциональным узлам телемеханических систем (рис.1)
относят следующие узлы:
П – пусковой, служащий для восприятия сигналов пуска кодовых устройств при переводе
управляющих рукояток или изменении положения объектов, образования шифраторных цепей, а также
хранения и обеспечения их передачи после освобождения линейной цепи;
Г – генератор импульсов, вырабатывающий импульсы тока, используемые для передачи приказов;
Р – распределительный, преобразующий задания в серию последовательных импульсов тока и
наоборот;
Ш – шифраторный, придающий импульсам кода определенные признаки в соответствии с
передаваемым приказом;
Л – линейный, предназначенный для восприятия импульсов кода;
Д – дешифраторный, осуществляющий дешифрирование принятого кода и передачу воздействия
исполнительным устройствам;
З – защитный, предназначенный для проверки правильности генерирования кодов на передающей
стороне и отсутствия искажения приказов, зафиксированных на приемной стороне.
1.2.Структурные схемы передающих и приемных устройств
Передающее устройство должно осуществлять передачу дискретных сигналов
соответствующих заданным параметрам контролируемых объектов в линию связи. Для этого выше
указанную информацию необходимо переработать. Процесс переработки осуществляется
различными дискретными устройствами, которые в совокупности определяют передающее
устройство. А именно шифратор, преобразователь кодов, счетчик, мультиплексор и т.п.
Передающее устройство состоит из нескольких функциональных узлов:
Рис.2. Структурная схема передающего устройства
- шифратор CD, он выдает на выходную шину определенную кодовую (операцию) комбинацию
в соответствии с передаваемым приказом, а именно – с номером контролируемого объекта;
- преобразователь кодов x/y, он преобразует двоичный код в помехозащитный;
- блок памяти RG, предназначен для хранения кодовых комбинаций;
- схема запуска и остановки работы устройства C3O;
- генератор тактовых импульсов G, он вырабатывает стабильную последовательность импульсов
прямоугольной формы для переключения счетчика;
- счетчик CT, он падает синхронизирующий сигнал на вход мультиплексора;
- мультиплексор MS, он преобразует параллельные во времени импульсы в последовательные;
- контрольная схема KC, она проверяет правильность генерирования кодов.
Структурная схема передающего устройства представлена на рис. 2.
Структурная схема приемного устройства состоит из следующих блоков:
П – приемник, служащий для восприятия передаваемых сигналов;
1.3.Исходные данные и основные требования на разработку проекта
Согласно заданию студент должен разработать дискретное передающее или приемное устройства
систем ТМ для передачи 8-10 элементов сигнала в диапазоне 0-31 десятичных цифр. Предлагаемые
диапазоны знаков и цифр ограничивают только объем и сложность проектируемой схемы. Диапазон цифр
от 0 до 15 предопределяет для шифрации 4 информационных двоичных разряда, диапазон от 0 до 31-5.
Осуществляется синтез шифратора на заданное количество цифр (фрагмент). В зависимости от
диапазона заданных информационных знаков определяется количество выходов шифратора 4 или 5. В
целом синтез шифратора проводится по правилам синтеза комбинационных схем.
2. Кодирование сообщений
2.1. Способы кодообразования.
Двоичные и помехозащитные коды
Кодирование – это процесс преобразования дискретных сообщений (информации) в определенное
сочетание символов, т.е. замена элементов одной знаковой системы. Закон или правила, по которому
осуществляется указанное преобразование называется кодом. Основой каждого кода является кодовая
таблица, в которой в символической форме устанавливается соответствие между символами сообщения
и кодовыми комбинациями.
Существуют коды неизбыточные и избыточные (помехозащищенные). Коэффициент
избыточности R характеризует «цену» обнаружения или исправления ошибки:
R  1  (log 2 S p log 2 S 0 ) , где
S 0 - все множества кодовых комбинаций; S p - используемые комбинации.
Для того чтобы представить сообщения в форме, пригодной для его передачи по данному каналу,
необходимо использовать кодирование. На практике кодирование сообщений представляет собой
процедуру взаимно однозначного отождествления сообщений с сигналами избыточного множества.
Таким образом процесс кодирования распадается на операции выбора из множества  (n ) некоторого
подмножества  (  ) , содержащего N сигналов, и операцию взаимно однозначного сопоставления
сообщений отобранным сигналом. Вот это подмножество сложных сигналов  (  ) , выбранных для
передачи сообщений, и есть код. То есть код можно определить как универсальный способ отображения
информации, не только при ее передаче, но и при хранении и обработке, виде соответствий между
элементами сообщений и сигналами, с помощью которых эти элементы можно зафиксировать. Из
множества характеристик кодов основными принято считать: основание кода (чаще всего двоичное);
длину кода (разрядность); способ комбинирования; правило сопоставления сообщений кодовым
комбинациям; способы формирования алфавита кода (импульсные признаки); способ передачи
(разделения) элементарных сигналов.
В десятичной системе счисления основанием является число 10 и используется 10 цифр для записи
чисел. Людою десятичное число можно представить в виде суммы степеней числа 10 с
соответствующими коэффициентами. Например: 605=6102 + 0101 + 5100 . (100=1).
В устройствах АТ и Вт широко используется двоичная системе счисления и основанием при этом
является число 2, а коэффициентами является 0 и 1.
Например: 1101=123 +122 +0 21 +120=13
10111=124 +023 +122 +1 21 +120=16+0+4+2+1=23
Десятичные числе переводят в двоичные путем последовательного деления десятичного числе на
2 до тех пор, пока частное от деления не станет равным 1. Это единица с остатком, образующимся при
делении и дают двоичное число. Например: перевод число 29 перевести в двоичную систему.
2.3. Принципы построения кодов с обнаружением ошибок
1. Код с проверкой на четность
К любому двоичному коду, состоящему из k информационный разрядов, добавляется один
контрольный символ (разряд) m (0 или 1) из условия получения чётного количества единиц в комбинации.
Количество разрядов всего: n=k+1.
Емкость кода N=2n-1 (контрольный разряд не в счёт). Избыточность кода И=n-k/k=m/k=1/k.
Например избыточность 5-ти разрядного кода И=1/5
Кодовое расстояние d2
Десятичное число
410
610
710
1210
1310
1810
2310
2610
Двоичная система
001002
001102
001112
011002
011012
100102
101112
110102
Код с контролем на четность
0010012
0011002
0011112
0110012
0110112
1001002
1011102
1101012
3. Синтез шифратора и дешифратора
Устройство, преобразующее сигнал логической 1 на одном
из входов в
соответствующую кодовую комбинацию на выходных шинах, называют шифратором (кодером).
Шифраторы используют, например, в устройствах ввода информации в цифровые системы. В
таких устройствах при нажатии выбранной клавиши подается сигнал на определенный вход
шифратора и на его выходе возникает двоичное число, соответствующее данной клавише. Пусть
требуется построить шифратор для представления десятичных чисел в двоичной системе
счисления. На основании табл. 2, в которой приведено соответствие между значениями
переменных на входе и выходе, получим следующие логические выражения:
z1  x1  x3  x5  x7  x9 ;
z 4  x 4  x5  x 6  x 7 ;
z 2  x 2  x3  x 6  x 7 ;
z8  x8  x9 .
Система логических выражений для шифратора, выполненного на элементах И-НЕ, имеет
вид:
z1  x1  x3  x5  x7  x9  x1 x3 x5 x7 x9  x1 | x3 | x5 | x7 | x9 ;
z 2  х 2 | х3 | х 6 | х 7 ;
z 4  х 4 | х5 | х 6 | х 7 ;
z8  х8 | х9 .
Условные обозначения шифратора
№
1.
2.
3.
4.
5.
6.
7.
8
X
4
6
7
12
13
18
23
26
1
1
0
0
0
0
0
0
0
X
2
0
1
0
0
0
0
0
0
X
3
0
0
1
0
0
0
0
0
X
4
0
0
0
1
0
0
0
0
X
5
0
0
0
0
1
0
0
0
X
6
0
0
0
0
0
1
0
0
X
7
0
0
0
0
0
0
1
0
X
8
0
0
0
0
0
0
0
1
Y
0
0
0
0
0
1
1
1
5
Y
0
0
0
0
0
0
0
1
4
Y
1
1
1
0
1
0
1
0
3
Y
0
1
1
1
0
1
1
1
2
Y
0
0
1
1
0
0
1
0
1
y1= 𝑥̅ 1 𝑥̅ 2 𝑥 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥̅ 7 𝑥̅ 8 v 𝑥̅ 1 𝑥̅ 2 𝑥̅ 3 𝑥 4 𝑥̅ 5 𝑥̅ 6 𝑥̅ 7 𝑥̅ 8 v ̅𝑥 1 𝑥̅ 2 𝑥̅ 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥 7 𝑥̅ 8
y2=𝑥̅ 1 𝑥 2 𝑥̅ 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥̅ 7 𝑥̅ 8 v 𝑥̅ 1 𝑥̅ 2 𝑥 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥̅ 7 𝑥̅ 8 v 𝑥̅ 1 𝑥̅ 2 𝑥̅ 3 𝑥 4 𝑥̅ 5 𝑥̅ 6 𝑥̅ 7 𝑥̅ 8 v ̅𝑥 1 𝑥̅ 2
𝑥̅ 3 𝑥̅ 4 𝑥̅ 5 𝑥 6 𝑥̅ 7 𝑥̅ 8 v 𝑥̅ 1 𝑥̅ 2 𝑥̅ 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥 7 𝑥̅ 8 v 𝑥̅ 1 𝑥̅ 2 𝑥̅ 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥̅ 7 𝑥 8
y3= 𝑥 1 𝑥̅ 2 𝑥̅ 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥̅ 7 𝑥̅ 8 v 𝑥̅ 1 𝑥 2 𝑥̅ 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥̅ 7 𝑥̅ 8 v 𝑥̅ 1 𝑥̅ 2 𝑥 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥̅ 7 𝑥̅ 8 v 𝑥̅ 1 𝑥̅ 2 𝑥̅ 3
𝑥̅ 4 𝑥 5 𝑥̅ 6 𝑥̅ 7 𝑥̅ 8 v 𝑥̅ 1 𝑥̅ 2 𝑥̅ 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥 7 𝑥̅ 8
y4= 𝑥̅ 1 𝑥̅ 2 𝑥̅ 3𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥̅ 7 𝑥 8
y5= 𝑥̅ 1 𝑥̅ 2 𝑥̅ 3𝑥̅ 4 𝑥̅ 5 𝑥 6 𝑥̅ 7 𝑥̅ 8 v 𝑥̅ 1 𝑥̅ 2 𝑥̅ 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥 7 𝑥̅ 8 v 𝑥̅ 1 𝑥̅ 2 𝑥̅ 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 𝑥̅ 7 𝑥 8
РИС.1 ШИФРАТОР
3.1. Преобразователь кодов
3.2 Назначение и выполняемые функции
Преобразователь – это устройство, преобразующее один код в другой. В приемном
устройстве он преобразует помехозащищенный код в двоичный, а в передающем устройстве
преобразователь кодов преобразует двоичный код в помехозащитный. На рисунке - 7
представлено условное обозначение преобразователя кодов.
Условное обозначение преобразователя кодов
3.4 Расчет и проектирование преобразователя кодов
Прежде всего, определяется количество входов и выходов преобразователя кодов. В
приемном устройстве число входов преобразователя равно числу входов дешифратора, а
передающем устройстве равно числу выходов шифратора.
Преобразование одного кода в другой можно осуществлять последовательным
соединением дешифратора и шифратора. В этом случае m-элементная кодовая комбинация
преобразуется дешифратором в сигнал логической 1 на соответствующем выходе, а шифратор из
этого сигнала формирует требуемую n-элементную комбинацию.
z1  x0 x1 x2 x3 x4 x5 x6  x0 x1 x2 x3 x4 x5 x6  x0 x1 x2 x3 x4 x5 x6  x0 x1 x2 x3 x4 x5 x6 ;
z8  x0 x1 x2 x3 x4 x5 x6  x0 x1 x2 x3 x4 x5 x6 .
Преобразователь
Двоичный код
№
𝒙
1
𝒙
2
𝒙
3
Код с проверкой на четность
𝒙
4
𝒙
5
𝒀1
𝒀2
𝒀3
𝒀4
𝒀5
𝒀6
1.
4
0
0
1
0
0
0
0
1
0
0
1
2.
6
0
0
1
0
1
0
0
1
0
1
0
3.
7
0
0
1
1
1
0
0
1
1
1
1
4.
12
0
1
1
0
0
0
1
1
0
0
0
5.
13
0
1
1
0
1
0
1
1
0
1
1
6.
18
1
0
0
1
0
1
0
0
1
0
0
7.
23
1
0
1
1
1
1
0
1
1
1
0
8.
26
1
1
0
1
0
1
1
0
1
0
1
y1= 𝑥 1 𝑥̅ 2 𝑥̅ 3 𝑥 4 𝑥̅ 5 v 𝑥1 𝑥̅ 2 𝑥 3 𝑥 4 𝑥 v 𝑥 1 x2 𝑥̅ 3 𝑥 4 𝑥̅ 5
y2= 𝑥̅ 1 𝑥̅ 2 𝑥 3 𝑥̅ 4 𝑥̅ 5 v 𝑥̅ 1 x2 𝑥 3 𝑥̅ 4 𝑥 5 v 𝑥 1 x2 𝑥̅ 3 𝑥 4 𝑥̅ 5
y3= 𝑥̅ 1 𝑥̅ 2 x3 𝑥̅ 4𝑥̅ 5 v 𝑥̅ 1 𝑥̅ 2 x3 𝑥̅ 4 𝑥 5 v 𝑥̅ 1 𝑥̅ 2 𝑥 3 𝑥 4 𝑥 5 v 𝑥̅ 1 x2 x3 𝑥̅ 4 𝑥̅ 5 v 𝑥̅ 1 x2 𝑥 3 𝑥̅ 4 𝑥 5 v 𝑥 1
𝑥̅ 2 𝑥 3𝑥 4 𝑥 5
y4= 𝑥̅ 1 𝑥̅ 2 x3 𝑥̅ 4𝑥 5 v 𝑥 1 𝑥̅ 2 𝑥̅ 3 𝑥 4 𝑥̅ 5 v 𝑥1 𝑥̅ 2 𝑥 3 𝑥 4 𝑥 v 𝑥 1 x2 𝑥̅ 3 𝑥 4 𝑥̅ 5
y5= 𝑥̅ 1 𝑥̅ 2 x3 𝑥̅ 4 𝑥 5 v 𝑥̅ 1 𝑥̅ 2 𝑥 3 𝑥 4 𝑥 5 v𝑥̅ 1 x2 𝑥 3 𝑥̅ 4 𝑥 5 v 𝑥 1 𝑥̅ 2 𝑥 3 𝑥 4 𝑥
𝑦6 = 𝑥̅ 1 𝑥̅ 2 x3 𝑥̅ 4𝑥̅ 5 v 𝑥̅ 1 𝑥̅ 2 𝑥 3 𝑥 4 𝑥 5 v 𝑥̅ 1 x2 𝑥 3 𝑥̅ 4 𝑥 5 v 𝑥 1 x2 𝑥̅ 3 𝑥 4 𝑥̅ 5
РИС.2 Преобразователь кодов
3.5. Мультиплексор
3.5.1 Назначение и выполняемые функции
Мультиплексор (управляемый коммутатор) предназначен для преобразования
параллельных во времени импульсов в последовательные. Мультиплексор имеет две группы
входов: информационные входы; адресные входы. Выход у мультиплексора один.
Мультиплексоры. Схему с одним выходом Q, k, управляющими входами А1, А2, ..., Аk, n=2k-1,
информационными входами D1, D2, …., Dn и входом С для подачи синхронизирующего сигнала (рис.
10) называют мультиплексором (коммутатором).
Набор переменных, поступающих на управляющие входы, задает двоичное число Ni вида х1,
х2, х3, ..., xk. При подаче сигнала на вход С выходная переменная мультиплексора Q повторяет
переменную информационного входа DNi, с номером Ni задаваемым двоичным кодом на
D0
D1
D2
D3
&
1
&
1
A1
Q
&
1
&
A2
С
управляющих входах. При отсутствии синхронизирующего сигнала (С=0) связь между
информационными входами и выходом отсутствует (Q — 0).
Условное обозначение (а) и схема мультиплексора (б)
Функционирование мультиплексора определяется табл. 7. По табл. 7 можно записать
логическое выражение для выхода Q:
Q  D0 A1 A2  D1 A1 A2  D2 A1 A2  D3 A1 A3 C.
A
~
0
0
1
1
1
A
~
0
1
0
1
2
C
0
1
1
1
1
Q
0
D
D
D
D
0
1
2
3
№
x
1
x
2
x
3
x
4
x
5
x
6
A
1
A
2
A
3
Y
1.
4
0
0
1
0
0
1
0
0
0
1
2.
6
0
0
1
0
1
0
0
0
1
1
3.
7
0
0
1
1
1
1
0
1
0
1
4.
12
0
1
1
0
0
0
0
1
1
1
5.
13
0
1
1
0
1
1
1
0
0
1
6.
18
1
0
0
1
0
0
1
0
1
1
7.
23
1
0
1
1
1
0
1
1
0
1
8.
26
1
1
0
1
0
1
1
1
1
1
Y= 𝐴̅1𝐴̅2 𝐴̅3 𝑥̅ 1 𝑥̅ 2 x3 𝑥̅ 4 𝑥̅ 5 𝑥 6 V 𝐴̅1𝐴̅2 A3 𝑥̅ 1 𝑥̅ 2 𝑥 3 x4 𝑥̅ 5 𝑥̅ 6 V 𝐴̅1 A2 𝐴̅3 𝑥̅ 1 𝑥̅ 2 𝑥 3 𝑥 4 𝑥 5 𝑥 6 V 𝐴̅1 A2
A3 𝑥̅ 1 𝑥 2 𝑥 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 V A1 𝐴̅2 𝐴̅3 𝑥̅ 1 x2 𝑥 3 𝑥̅ 4 𝑥 5 𝑥 6 V A1𝐴̅2 A3 x1 𝑥̅ 2 𝑥̅ 3 𝑥 4 𝑥̅ 5 𝑥̅ 6 V A1 A2𝐴̅3 x1 𝑥̅ 2 x3 𝑥 4 𝑥 5
x6 V A1 A2 A3 𝑥 1 𝑥 2 𝑥̅ 3 x4 𝑥̅ 5 𝑥 6
РИС.3
Мультиплексор
Схемы реализации функция алгебры логики трех переменных на мультиплексорах с тремя
(а) и двумя (б) управляющими входами
Мультиплексоры могут быть использованы для реализации логических выражений. Функция алгебры логики k переменных может быть реализована одной микросхемой мультиплексора
с k управляющими и 2k-1 информационными входами. В этом случае на информационные входы
подаются константы 1 или 0 в зависимости от значения ФАЛ при соответствующем наборе переменных, подаваемых на управляющие входы. На рис. 12. приведена схема реализации функции
z3.
Функция трех переменных может быть реализована мультиплексором с двумя
управляющими входами, если две из этих переменных подать на управляющие входы, а третью —
на информационные. В этом случае заданную ФАЛ необходимо разложить по переменным,
поступаемым на управляющие входы. Пусть, например, задана функция
f  x1 x2  x2 x3  x1 x2 x.3 .
Раскладывая ее по х1 и х2, получим:
f  x1 x2 F0  x1 x2 F1  x1 x2 F2  x1 x2 F3 ;
F0=1;
F1= x3 ; F2= x3 ; F3= x3 .
Схема реализации заданной функции приведена на рис. 8,б. Аналогичным способом на
одной микросхеме мультиплексора с k управляющими входами можно реализовать любую ФАЛ
k+1 переменных.
Если число управляющих входов ky значительно меньше числа переменных k, на
информационные входы подаются функции Fi переменных k—ky. Для реализации каждой из этих
функций требуется своя схема. Функции Fi находятся в результате разложения исходной ФАЛ по
ky переменным. Следует иметь в виду, что на управляющие входы муль-типлексора могут быть
поданы разные группы переменных. Разлагая ФАЛ по разным группам переменных, можно
получить различные по сложности схемы. Число вариантов разложения велико. В дальнейшем
будем полагать, что разложение осуществляется по старшим переменным.
Пример 1. Построить на мультиплексорах с двумя управляющими входами схему,
реализующую ФАЛ,
f  x1 x2 х5 х6  х1 x3 x5  x1 x2 x.3 х4  х1 х2 х5 х6 .
Разложив f по x1 и х2, получим
f  x1 x2 ( х5 х6  х3 х5 )  х1 x2 ( х3 x5 )  x1 x2 (0)  х1 х2 ( x.3 х4  х5 х6 ) .
Для реализации ФАЛ F0  x3 x5  x5 x6 и F3  x3 x4  x5 x6 будем осуществлять разложение F0
по x3 и x5, a F3 — по x3 и х4:
F0  x3 x5 (0)  х3 x5 ( x6 )  х3 х5 (0)  х3 х5 (1);
F3  x3 x 4 (1)  х3 х 4 ( x5 x6 )  х3 х 4 ( х5 х6 )  х3 х 4 ( х5 х6 ) .
Схема на мультиплексорах с двумя управляющими входами, реализующая заданную ФАЛ,
приведена на рис. 13.
На основании изло-женного можно сформулировать алгоритм для
реализации ФАЛ на мультиплексорах (МП).
Схема реализации функции алгебры логики на четырехвходовых мультиплексорах
4. Синтез схем многотактных конеяных автоматов
4.1. Синтез генератора
Конечный автомат, т.е. автомат с конечным числом состояний, задается шестью множествами:
  ( A, S ,V , s0 ,  (a, s), (a, s)) , где
  a1 , a2 ,..., a N  - входной алфавит
S  s0 , s1 , s 2 ,..., s R  - внутренний алфавит
V  v1 , v2 ,..., vM  - выходной алфавит
 ( a, s ) - функция переходов;  (a, s ) - функция выходов; s0 – начальное состояние автомата.
Абстрактная модель КА.
Функция переходов и выходов могут быть заданы табличным, графическим или аналитическим
способам.
Для построение структурной схеме необходимо:
1.
Приписать каждой букве аi входного алфавита А, совокупность значений сигналов х1, х2, .
. ., хn (хi {0, 1}) физических входов. Это называется кодированием входных сигналов.
2.
Приписать к каждой букве vi выходного алфавита V совокупность значений физических
выходов z1, z2,…,zm (zi=0,1) Этот этап называется кодированием выходных сигналов.
3.
Определить количество и тип элементов памяти ЭП.
4.
Приписать каждому состоянию si заданного абстрактного автомата, совокупность
состояний (значений) ЭП y1, y2, . . ., yr (yi  {0, 1}).
5.
Найти переключательные функции, т.е. функции включения ЭП y1, y2, . . ., yr и функции
выходов z1, z2,…,zm, описывающие работу логических схем и определяющие структуру комбинационной
части автомата.
Генератор предназначен для формирования стабильной последовательности импульсов
прямоугольной формы. Количество внутренних состояний генератора обозначается через М, например
М2, М4 и т.д. Пример: генератор тактовых импульсов должен выдавать последовательность импульсов
по М4, т.е. автомат имеет четыре состояние. Зададим алгоритм функционирования КА с помощью графов
в абстрактной форме.
Данный абстрактный автомат задан
(представлен) на трех множествах:
  a1 , a2 ;
V  1 ,2 ;
S  s0 , s1 , s 2 , s3 
Заданный
граф
переходов
генератора соответствует графу автомата
Мура у которого выходные сигналы на
данный момент времени определяются
только
внутренними
состояниями
автомата.
Граф переходов генератора
Таблица 9
A
a1
a2
Таблица 10
X
0
1
X(t)
0
1
0
1
Таблица 11
V
v1
v2
Z
0
1
S
s0
s1
𝒚𝟏 (𝒕) 𝒚𝟏 (𝒕 + 𝟏)
0
0
1
1
0
1
0
0
y1
1
0
Z
𝑹
𝑺
0
1
0
0
~
0
1
1
0
1
0
0
Q. ПЕРЕХОД
T
0
0
1
1
t+1
0
1
1
0
R
~
0
0
1
S
0
1
~
0
y2
0
1
. Первые три столбца X (t ), Y1 (t ), Y2 (t ) заполняются так, чтобы каждому значению входного
сигнала X (t ) соответствовали бы все значения внутренних состояний на данный момент времени.
Столбцы [ Y1 (t  1) , Y2 (t  1) ] заполняются в зависимости от схемы графа с указанием закодированного
значения состояний КА на момент времени (t  1) . Например, при воздействии на
S 0 (0,0) входной буквы
a1 (0) , автомат согласно графу переходов при (t  1) остается в прежнем состоянии
S 0 (0,0) и формирует
ту же выходную букву 1 (0) . При воздействии на S1 (0,1) входной буквы a1 (0) , автомат переходит в
состояние S 0 (0,0) и формирует выходную букву 1 (0) . При воздействии же на S 0 входного сигнала
a2 (1) автомат в следующий такт времени (t  1) переходит в состояние S1 (0,1) и формирует выходной
сигнал 2 (1) и т.д.
Состояние выхода Z (t  1) определяется также с учетом таблицы кодирования выходных сигналов
табл.10. Столбцы 7,8 и 9,10 заполняются в соответствии с работой первого ( R1 , S1 ) и второго ( R2 , S 2 )
триггера согласно таблице 5 следующим образом:
Для первого триггера в момент времени t Y1 (t )  0 , а в следующий момент времени Y1 (t  1)  0 , то
переход 0  0 для триггера RS соответствует значениям сигналов на R  ~ , на S – 0 и т.д.
Для второго триггера, если в момент времени t Y2 (t )  1, а в следующий момент времени (t  1)
Y2 (t  1)  0 , то переход 1  0 соответствует значениям сигналов на R  1 , на S – 0 и т.
. По канонической таблице 4 включения определяем СДНФ схем функционирования автомата.
Для определения схемы включения первого триггера в форме СДНФ надо объединить
дизъюнкцией конституенты единицы тех наборов значений X (t ), Y1 (t ), Y2 (t ) , для которых сначала вход R,
а затем вход S принимают значение 1 (принимаем где нужно значение ~ за 1). Аналогично определяются
функции включения второго триггера, (значение ~ принимается за 1 в тех случаях, когда данная операция
позволяет минимизировать полученную СДНФ). При этом, однако, следует иметь в виду, что для RS
триггеров функции YR и YS не должны одновременно быть равными 1.
Имеем триггеров:
R1  xy1 y2  xy1 y 2  xy1 y 2  x y1 y 2
S1  x y1 y2  xy1 y2
R2  x y1 y2  xy1 y2  xy1 y2  xy1 y 2
S 2  x y1 y 2  x y1 y 2
Здесь, например, в функции R1 x y 1 y 2 соответствует ~ в таблице 12 и она включена с целью
минимизации функции R1 . После минимизации получаем:
R1  xy1  x y 2
S1  xy2
R2  x y 2  xy1
S 2  x y1
Схема включения выхода автомата (Z) определяется на наборах Y1 (t  1) ; Y2 (t  1) , для которых
Z (t  1) равен 1.
  y1 y2  y1 y2  y2 . Структурная схема генератора представлена на рис.21.
Генератор тактовых импульсов
4.2. Синтез счетчика
Каждый счетчик имеет конечное число состояний и может фиксировать только определенное
число N активных импульсов (сигналов). После поступления на вход последнего N – ного сигнала
счетчик возвращается в исходное состояние, после чего начинается новый цикл его работы. Для фиксации
N сигналов счетчик должен иметь N внутренних состояний.
010
001
2
1
011
3
0
000
4
100
8
111
5
101
110
7
6
Таблица переходов кодирования
В примере младшему разряду двоичного кода соответствует триггер С, затем идут старшие
– В и А.
Триггер С переключается всякий раз, когда сигнал на его входе изменяет свое значение с 0
на 1, т.е. 0→1.
Триггер В изменяет свое состояние в моменты переключения триггера С из состояния 1 в
состоянию 0, т.е. 1→0. Аналогично работает триггер А в зависимости от состояния триггера В.
Таблица 15
А В С
0 0 0
0 0 1
В исходном состоянии в счетчике записано двоичное число 000
(все триггеры находятся в исходном состоянии). При
поступлении первого активного сигнала («1») на вход счетчика,
переключается триггер С, что соответствует записи 1 в младший
0
0
1
1
1
1
1
0
0
1
0
1
0
1
0
разряд. В дальнейшем при поступлении каждого нового
активного импульса («1») на вход счетчика, двоичное число
будет увеличиваться на 1 (табл.15.). При поступлении
последнего сигнала счетчик возвращается в исходное
состояние.
3) По таблице переходов 14. составляем карты Карно. Задающие функции воздействия
(включения) на входы J и K триггеров.
При составлении карт Карно используем таблицу 16. Таблица 16
определяющую значение входных сигналов JK – Переход
триггера при его переходе из одного состояния в другое.
0→0
0→1
1→1
1→0
Входы
J K
0 ~
1 ~
~ 0
~ 1
Карты Карно для триггеров АВС.
Верхний левый элемент карты соответствует состоянию счетчика АВС=000. По таблице
переходов определяем, что из данного состояния счетчик переходит в состояние АВС=100.
Состояние триггера А изменяется с 0 на 1, т.е. 0→1. Этому изменению состояния триггера
соответствует значение входных сигналов JK=1~. Поэтому их записывают в верхний левый
элемент карты Карно триггера А. Состояние триггеров В и С меняются так: 0→0, т.е. не
изменяются, что соответствует JK=0~. Эти значения также записывают в верхний левый элемент
карт Карно для триггеров В и С. Аналогично заполняют остальные клетки.
В том случае, если счетчик имеет 4 триггера, то составляются четыре карты Карно по
2  16 клеток:
4
Эти карты заполняются также как карты с 8 клетками.
4) Минимизируем карту Карно по JK входам. Для проведения минимизации: 1) Все
единицы должны быть объединены прямоугольными контурами; 2) во всех клетках контура
должны быть «1»; 3) контуры могут накладываться друг на друга; 4) число клеток в контуре
кратно 2; 5) выбирать контуры с наибольшим числом клеток.
По составленным контурам записываем аналитические выражения. Они включают в себе
те переменные, которые полностью перекрывают контура.
В пример имеем:
Для триггера А: J A  abc  abc  a(bc  bc)  a
K A  abc
Для триггера В: J B  bc
KB  a
Для триггера А: J C  a  abc  a  bc
K C  bc  ac  c(b  a)
Структурная схема представлена на рис.22.
Структурная схема счетчика
5. Блок памяти
Блок памяти включается между преобразователем кодов и демультиплексором. Он предназначен
для удержание на некоторое время сигналов поступающих от депультиплексора и затем одновременной
выдачи их на их вход преобразователя.
В качестве элементов памяти ЭП применяют триггеры. Триггер представляет собой устройства
двумя устойчивыми состояниями, обозначаемыми через 1 и 0. Он удобен для обработки двоичной
информации.
Двум устойчивым состояниям триггера соответствуют значения входных сигналов логического 0
или 1.
Записанная в триггере информация сохраняется до тех пор пока не измениться состояние триггере.
Изменение информации производится переводом триггера из одного устойчивого состояния в другое при
помощи входного сигнала.
RS – триггер имеет два состояния обозначаемых через 1 и 0, два входа S и R и два выхода Q и Q
. Сигнал логической 1 на входе S переводит триггер в состояние 1 (включает его), а на входе R – в
состояние 0 (выключает его). При нахождении ЭП в состоянии 1 на его выходе Q, называемом прямым,
имеется сигнал логической 1, а на выходе Q , называемом инверсным, присутствует сигнал логического
0. Если ЭП находится в состоянием 0, то не инверсным выходе Q появляется сигнал логической 1.
Комбинация входных сигналов S=R=1 является запрещенной, так как состояние выходов в этом
случае является неопределенным. Работа RS триггера поясняется при помощи таблицы.
Синхронный RS – триггер имеет дополнительный вход С для синхронизирующего (тактового)
импульса. Если на входе С=0, то сигналы на входах S и R не оказывают влияние на состояние триггера.
При С=1, состояние триггера определяется согласно таблице 1.
Количество триггеров (ЭП) в блоке памяти определяется количеством выходов демультиплексора
и равно количеству входов преобразователя, т.е. 7. Блок памяти может состоять из 2-х каскадов ЭП:
первый каскад на RS – триггерах асинхронных (без входа С) служит для запоминания значений кодовых
сигналов (элементов) последовательно поступающих с линии связи через демультиплексор. Выходы Q
асинхронных триггеров первого каскада соединяются со входами S синхронных триггеров второго
каскада. ЭП второго каскада после прохождения через демультиплексор последнего импульса кодовой
комбинации поступающей с линии связи (в данном случае это будет 7-й импульс соответствующий
набору адресных шин DMS - А1 А2  3 ), воспринимают по синхроимпульсу (тактовому импульсу)
значение выходов Q ЭП первого каскада, т.е. фактически значения импульсов кодовой комбинации
поступающей с линии связи. Тем самым обеспечивается параллельная (одновременная) подача на входы
преобразователя импульсов кода. Установка ЭП обоих каскадов в
исходное состояние 0, для приема следующей кодовой комбинации,
0000 0001 0011 0010
производится одновременно на следующем такте работы схемы через
0100 0101 0111 0110
ИЛИ – НЕ подачей 000 со счетчика на восьмом такте.
~
~
1000 1001
~
~
А
0
0
0
0
0
0
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
В
0
0
0
0
1
1
1
1
0
0
С
0
0
1
1
0
0
1
1
0
0
~
~
0
0
~
1
0
0
A триггер
0
0
0
1
~
~
~
0
C триггер
1
0
1
0
~
~
0
0
~
~
B триггер
0
1
1
0
0
0
0
1
~
~
~
1
1
1
1
~
~
~
~
1
0
0
𝐷𝑎 = 𝑎𝑏̅𝑑̅
𝐷𝑏 = 𝑏
𝐷𝑐 = 𝑐 𝐷𝑑 = 𝑏̅𝑑̅ ∪ 𝑑̅
~
~
~
0
D триггер
0
0
0
0
~
~
0
1
~
~
1
1
~
~
6. Контрольная схема
Частота пути разработки специальных комбинационных схем (шифраторов, сумматоров,
преобразователей кодов и др) могут возникнуть ошибки, что приведёт к дальнейшей передачи заранее
искажённой информации. Для избежание неправильностей при проектирование устройств используется
так называемая контрольная схема. Задача этой схемы состоит в том, чтобы распознать и выдать
искажённый сигнал. На выходе контрольной схемы подключаем лампочку, и если сигнал без помех, то
лампочка горит, если же с помехами, то нет. Примем условное обозначение контрольной схемы,
показанное на рисунке.
При подаче на входы контрольной схемы комбинации преобразователя кода (т.к контрольная
схема проверяет правильность работы шифратора и преобразователя кодов) без искажений, на выходе
должна появиться ложная единица. Число входов контрольной схемы равно количеству разрядов
преобразователя кодов.
№
x1
x2
x3
x4
x5
x6
Y
1.
4
0
0
1
0
0
1
1
2.
6
0
0
1
0
1
0
1
3.
7
0
0
1
1
1
1
1
4.
12
0
1
1
0
0
0
1
5.
13
0
1
1
0
1
1
1
6.
18
1
0
0
1
0
0
1
7.
23
1
0
1
1
1
0
1
8.
26
1
1
0
1
0
1
1
Y= 𝑥̅ 1 𝑥̅ 2 x3 𝑥̅ 4 𝑥̅ 5 𝑥 6 V 𝑥̅ 1 𝑥̅ 2 𝑥 3 x4 𝑥̅ 5 𝑥̅ 6 V 𝑥̅ 1 𝑥̅ 2 𝑥 3 𝑥 4 𝑥 5 𝑥 6 V 𝑥̅ 1 𝑥 2 𝑥 3 𝑥̅ 4 𝑥̅ 5 𝑥̅ 6 V 𝑥̅ 1 x2 𝑥 3 𝑥̅ 4
𝑥 5 𝑥 6 V x1 𝑥̅ 2 𝑥̅ 3 𝑥 4 𝑥̅ 5 𝑥̅ 6 V x1 𝑥̅ 2 x3 𝑥 4 𝑥 5 x6 V 𝑥 1 𝑥 2 𝑥̅ 3 x4 𝑥̅ 5 𝑥 6
РИС.6 Контрольная схема
Литература
1. Сапожников В.В., Кравцов Ю.А., Сапожников Вл.В. Теория дискретных
устройств железнодорожной автоматики, телемеханики и связи. - М.: УМК МПС,
Россия 2001-учебник для ВУЗов ж.д. трансп.
2. Рахметов Г.Р., Хорунов Ш.Р., Махмудова Р.С. Манти=ий элементларни
тад=и= этиш ва чекли автоматлар схемаларнинг синтези. Методик кырсатма.
Ташкент, 1993й.
4. Рахметов Г.Р., Хорунов Ш.Р. Дискрет =урилмалар назарияси маърузалар
матни. Тошкент, 2004й.
5. Рахметов Г.Р., Хорунов Ш.Р. и др. Теория дискретных устройств.
Методические указания. Ташкент, 2004г.