Лекция 1
Основные понятия цифровых систем. Импульсные сигналы, параметры
и типы. Транзисторные ключи на биполярных и униполярных
транзисторах.
В последние годы значение цифровой техники все более и более возрастает.
Причина заключается в значительных преимуществах цифровой техники,
при создании очень сложных систем.
Цифровые системы имеют ряд преимуществ перед аналоговыми:
При использовании цифровых сигналов не происходит воспроизведения их
искажения, поэтому появляется возможность реализовать системы любой
степени сложности, н-р микропроцессоров (МП).
Это свойство цифровых систем определяет их превосходство и при
передачи на большие расстояния.
Цифровые системы сравнительно легко проектировать, т.к. способ их
описания представляющий собой булеву алгебру - аппарат очень удобный
для автоматизации. Сегодня разработка сложных цифровых систем
автоматизирована посредством применения высокопроизводительных
алгоритмов.
Цифровые системы можно относительно просто тестировать.
Недостаток цифровых систем они
являются более медленными
системами, чем аналоговые. Поэтому в области высоких частот преобладает
аналоговая техника.
Основы построения логических схем. Импульсные сигналы: основные
определения и терминологии.
В настоящее время в системах радио и проводной связи, в телевидении,
радиолокации, в электронных вычислительных машинах и в других областях
широко используются импульсные устройства. Напряжение и токи в таких
устройствах имеют характер импульсов и перепадов. Электрическим
импульсом называют напряжение (ток), отличающееся от постоянного
уровня U0 в течение короткого промежутка времени (в частности, может
быть U0 = 0). Понятие короткий промежуток времени является условным.
Наибольшее
отклонение
Um от
исходного
U0 называется амплитудой (высотой) импульса. Участок импульса, на
котором происходит отклонение напряжения от исходного уровня,
называется фронтом, а участок импульса, где напряжение возвращается к
исходному уровню — спадом (срезом).
Импульсные сигналы, параметры и типы.
Импульсы могут иметь различную форму. Наибольшее распространение
получили импульсы прямоугольной (трапецеидальной), треугольной и
колоколообразной формы.
Прямоугольными называть импульсы, у которых длительности фронта и
спада меньше 1/10 импульсный.
Сигнал – это что-либо несущее информацию. Свет, звук, температура,
скорость – все это физические величины, изменение которых имеет для нас
определенное значение: либо как процесс жизнедеятельности, либо как
технологический процесс. Физические величины человек способен
воспринимать как информацию, которая преобразуются в импульсы
(имеющие электрическую природу). При использовании в качестве носителя
информации электрических сигналов возможны две ее формы:
1. Аналоговая – т.е. сигнал непрерывен во времени. Температура,
давление, скорость – изменяются по непрерывному закону – датчики
преобразуют эти величины в электрический сигнал, который
изменяется по такому же закону. Величины, которые представляются в
такой форме могут принимать бесконечно много значений в каком-то
диапазоне.
2. Дискретная – импульсная и цифровая – сигнал представляет собой
последовательность импульсов, в которых закодирована информация.
Кодируется не все значения, а только в конкретные моменты времени –
дискретизация сигнала.
Импульсный режим работы – кратковременное воздействие сигнала
чередуется с паузой.
Импульсный режим работы по отношению к аналоговым имеет ряд
преимуществ:
1. Большие значения выходной мощности и высокий коэффициент
полезного действия;
2. Повышение помехоустойчивости, точности и надежности цифровых
устройств;
3. Уменьшение влияния температуры и разброса параметров прибора, т.к.
работа осуществляется в двух режимах: «включено» - «выключено».
4. Выполнение импульсных устройств методом интегральной технологии
(микросхемах)
На
рис. представлены способы кодирования непрерывного сигнала
прямоугольными импульсами – процесс модуляции.
Амплитудно-импульсная модуляция (АИМ) – амплитуда импульсов
пропорциональна входному сигналу.
Широтно-импульсной модуляции (ШИМ) ширина импульсов tимп.
пропорциональна входному сигналу, амплитуда и частота импульсов
постоянны.
Частотно-импульсная модуляция (ЧИМ) - входной сигнал определяет
частоту следования импульсов, они имеют постоянную длительность и
амплитуду.
Рис. 1
Импульсы прямоугольной формы более распространены. Основными
параметрами импульсов прямоугольной формы следующие: Um - амплитуда
импульса, tимп – длительность импульса, tпаузы – длительность паузы между
импульсами, Tп = tи + tп - период повторения импульсов; f = 1/Tп - частота
повторения импульсов; Qн = Tп /tи - скважность импульсов.
В цифровом режиме информация передается в виде числа. Этому числу
соответствует определенный набор импульсов (цифровой код). Здесь
существенно только наличие или отсутствие импульса. Цифровые устройства
работают только с двумя значениями сигналов «0» (низкий уровень
напряжения или отсутствие импульса) и «1» (высокий уровень напряжения
или наличие прямоугольного импульса). Здесь информация представляется в
двоичной системе счисления. Это позволяет создавать, обрабатывать,
хранить и передавать сигналы в двоичной системе: н-р ключ замкнут –
разомкнут, транзистор открыт – закрыт, конденсатор заряжен – разряжен, и
т.д.
Технические реализации цифровых схем, где сигналы представлены
дискретно квантованными уровнями напряжения (тока) основаны на
использовании электронных коммутаторов напряжения (тока), которые
называются электронными ключами. Следует различать аналоговые ключи,
предназначенные для передачи аналогового сигнала с минимальными
искажениями, и цифровые ключи, которые обеспечивают формирование
бинарных сигналов.
Транзисторные ключи на биполярных и униполярных транзисторах.
При формирование электрических импульсов и перепадов диоды,
электронные лампы, транзисторы в схемах обычно работают в ключевом
режиме. Ключевой режим характеризуется двумя состояниями «включено»«выключено».
Простейшая схема диодного ключа, где осуществляется ключевой режим и
график ее выходного напряжения представлена на рис.
Рис. 2
В диодных ключах используется зависимость сопротивления диода от
величины и знака приложенного напряжения. Когда контакт К замкнут,
пренебрегая сопротивлением контактов,
можно считать Uвых=0. В
положении «включено», когда контакты К разомкнуты, при отсутствии
нагрузки ток i не протекает, падение напряжения UR на резисторе R равно 0 и
следовательно напряжение на выходе определяется напряжением источника
питания Е. На выходе изменения напряжения при размыкании контактов
происходит скачком. Это идеальный режим работы ключа. Мощность,
рассеиваемая на ключе К, равна 0.При прохождении тока в положении
«включено» равно нулю выходное напряжение, а в положении «выключено»
при Uвых=Е ток равен 0.
Простейшим цифровым устройством, которое применяется в цифровых
системах является транзисторные ключи. Их название: усилитель мощности
для импульсных сигналов.
В ключевом режиме биполярный транзистор работает в режиме насыщения
(замкнутый ключ) или режиме отсечки (разомкнутый ключ). При этом в
режиме насыщения необходимо помнить, что оба перехода (коллектор-база и
эмиттер-база) открыты, а в режиме отсечки заперты.
Открытый транзистор может находится в активном режиме или режиме
насыщения. Для электронных ключей активный режим является
невыгодным, т.к. в этом режиме на коллекторе рассеивается значительная
мощность.
Переходные процессоры в этом ключе на биполярном транзисторе
характеризуются длительностью цикла переключения, который можно
разделить на несколько этапов.
1. задержка включения;
2. включение (нарастание тока соответствующей насыщению);
3.задержка выключения (рассасывание зарядов в базе при переходе из
режима насыщения в активный режим);
4.выключение
(уменьшение
тока
коллектора
до
значения,
соответствующего отсечке).
Транзисторный ключ представлен на рис.
Рис. 3
Rн – элемент нагрузки ключа, в качестве которого выступает либо активное
сопротивление, либо полевой транзистор. Rэ – регулирующий элемент, в
качестве этого элемента может быть биполярный транзистор либо полевой.
Общим является то, что транзисторы обязаны работать в ключевом режиме.
Рассмотрим схему построения ключей на биполярном транзисторе.
Схема с общим эмиттером.
Рис. 4
Uбэ≈0,6÷0,7V – для германиевых структур, 0,3÷0,4V – для кремниевых.
Рис. 5
Iэ=Iб+Iк основное уравнение работы биполярного транзистора.
Если Uвх>0, то при Iб≠0 согласно основного уровня должны возникнуть Iк и
Iэ. При этом Iк=β• Iб, β – коэффициент передачи тока для схемы ОЭ.
Графическое соотношение между входным и выходным напряжением
следующее.
Рис. 6
Когда появляется Iб , обязательно появляется Iк и Iэ. Разность потенциалов,
которая появляется – это падение напряжения на сопротивлении. Или это
величина ∆U=βiб•Rн. Эти режимы транзистора являются основной для
построения ключей.
Если принять во внимание, то что логической 1 соответствует высокий
уровень, а логическому минимуму низкий, то данный ключ является
инвертирующим, т.е дополнительно реализует операцию НЕ (инвертор).
В настоящее время происходит активное вытеснение биполярных
транзисторов из области ключевых устройств. Альтернативой служат
полевые транзисторы. Они не потребляют статической мощности, в них
отсутствует неосновные носители и поэтому не требуется время на их
рассасывание. И еще рост температуры уменьшает ток стока, что
обеспечивает высокую термоустойчивость. Для построения электронных
ключей получили МДП-транзисторы с индуктированным каналом. Эти
транзисторы характеризуются пороговым напряжением, при котором
возникает проводимость канала. В полевых транзисторах электронные ключи
чаще используются по схеме с общим истоком. Когда транзистор закрыт,
через него протекает неуправляемый (начальный) ток стока. При открытом
транзисторе ток через транзистор определяется величиной сопротивления
нагрузки и напряжения питания.
Если Uзатв.=0, то положительные заряды p+ будет находится в данном
положении как показано на рис. и между стоком и истоком отсутствует канал
iс=0. Uз=+U сток-исток – появление канала, ширина которого зависит от
положенного напряжения, т.е. ic≠0. Такая структура имеет важное
преимущество управления каналом не с помощью тока, а с помощью
напряжения. Недостаток, образующийся канал имеет достаточно высокое
омическое сопротивление канала.
Рис. 7
Лекция 2
Простые логические элементы: AND (Л), OR (ИNИ), NOT (HE), YES
(Буфер – Повторитель), схемные варианты, реализация логических
функций на простых ЛЭ.
Современная система автоматизации часто требует построения цепей, где
реализуется достаточно сложная логика преобразования дискретных входных
сигналов в выходные. Традиционно такое логическое преобразование
осуществлялось с помощью релейно - контактных элементов, однако в
последнее время такое преобразование осуществляется с помощью
дискретных логических компонентов транзисторных переключательных
схем, реализующие те или иные логические функции.
Логические элементы (узлы) предназначены для выполнения различных
логических (функциональных) операций над дискретными сигналами при
двоичном способе их представления. Логические ИМ являются элементами
на основе которых выполняются схемы цифровой техники. Логический
элемент ИЛИ имеет несколько входов и один общий выход.
Таб. 1
Рис. 8
Логический элемент ИЛИ выполняет операцию логического сложения
F = X1 + X2 + X3 + … + Xn
F – функция; X1, X2, …Xn – аргументы (переменные, двоичные сигналы на
входах). Здесь F=0,когда ее аргумент равен 0, и F=1, при одном, нескольких
или всех аргументах, равных 1.
Наиболее простой элемент ИЛИ реализуется на диодах. Значение F=1 на
выходе создается передачей входного сигнала, в следствии, отпирания
соответствующего диода.
Рис. 9
К диодам, для которых входной сигнал равен 0, прикладывается обратное
напряжение, 0 - они закрыты. На практике бывают случаи, когда число
входов логического элемента ИЛИ превышает количество входных сигналов.
Поэтому неиспользуемые входы заземляются. При этом исключается
возможность прохождения помех через элемент ИЛИ от наводок по
неиспользованным входам.
Логический элемент И – выполняют операцию умножения.
F = X1 • X2 • X3 ... Xn
Здесь F=0, когда хотя бы один из ее аргументов равен 0, F=1при всех
аргументах, равных 1.
Таб. 2
Рис. 10
Простейшая схема элемента И на диодах приведена на рисунке. Она
отличается от схемы ИЛИ в изменение полярности включения диодов и
наличия резистора R1 подключенного к шине «+» источника питания.
Рис. 11
Схема работает следующим образом. Если все входные сигналы равны 1,
на катодах диода имеется положительный потенциал относительно общей
точки и все диоды закрыты. На выходе образуется напряжение
ER2 / (R1 + R2) при этом F = 1. Если хотя бы на одном из входов будет 0, то
этот диод будет проводить ток и шунтировать резистор R2 выполняющий
роль нагрузки.
Напряжение на выходе определяется падением напряжения на открытом
диоде и близко к 0 (F=0). На рисунке показан вариант, когда X1 = 0 и
проводит ток диод Д1. Если увеличить число входов с нулевым значением
сигнала, то это приводит только к увеличению числа проводящих диодов, а
функция F остается равной 0.
Логический элемент НЕ – выполняет операцию инверсии F = x̄
Таб. 3
Рис. 12
Логический элемент НЕ представляет собой ключевую схему на
транзисторе. При x=0 (Uвх=0) транзистор закрыт, напряжение Uкэ ≈ Ек, то есть
F=1. При x=1 (U вх =U вх отп) транзистор открыт, напряжение Uкэ = Δ Uкэ откр ≈ 0,
то есть F=0. Открытое состояние транзистора обеспечивается заданием тока
базы, вводящего транзистор в режим насыщения.
Рис. 13 Буферы и повторители.
Отличительной особенностью буферных элементов и повторителей от
инверторов является то, что они не изменяют уровень сигнала (хотя есть
буферы с инверсией входного сигнала). Второй особенностью буферных
микросхем является то, что они на выходе выдают ток больше, чем обычные
логические элементы, это позволяет с выхода буфера направлять сигнал на
множество других микросхем, для этого большинство буферных элементов
имеют выход с (ОК) общим коллектором. Еще одним сектором применения
буферов является создание двунаправленных линий и мультиплексирование
сигналов, для этого буферные МС делают выходы с Z – состоянием (ЗС).
Двунаправленные линии - это линии по которым сигналы могут
распространятся в двух противоположных направлениях. Когда используется
однонаправленная линия, сигналы исходят от одного выхода к одному или
нескольким входам, а двунаправленные линии соединяют между собой
несколько выходов и входов, это позволяет более эффективно обмениваться
информацией при меньшем количестве электрических соединений. Для таких
линий используются элементы, у которых выход с открытым коллектором
или Z - состоянием.
Мультиплексирование – передача разных сигналов в разные моменты
времени по одним и тем же линиям. Мультиплексирование применяется для
сокращения общего числа соединительных линий.
Повторители – в их схемах содержится несколько элементов, которые
имеют следующие обозначение.
Рис. 14
Здесь микросхема имеет шесть повторителей с выходом ОК.
Условное графическое обозначение элементов повторителей: а) повторитель
с увеличенной нагрузкой способностью 4Z – состоянием б) повторитель с
открытым коллектором. Здесь используется микросхема типа ЛП8 (KI55ЛП8,
К555ЛП8). И содержится четыре повторителя входного сигнала. При лог.0 на
управляющем входе Е сигналы с входа Д свободно поступают на вход
элемента, а если на управляющем выводе высокий логический уровень, то
выход переходит в высокоимпедансное состояние.
Буферные элементы содержат несколько элементов (обычно 1 или 2
элемента)
а)
б)
Рис. 15
а) В микросхемах содержится восемь буферных элементов объединенных в
две группы, которые имеют инверсные входы управления Е. Вход
управления предназначен для включения элементов и перевода их выходов в
третье состояние. При подаче низкого логического уровня на вход
управления происходит включение элементов каждой группы, а переход в
высокоимпедансное состояние происходит при подаче логич.1 на
управляющий вход.
б) В микросхемах содержится 4 двунаправленных буферных элемента с
двумя управляющими входами Е1 и Е2. Входы управления работают
следующим образом: когда подаются низкие логические уровни на оба входа
передача сигнала происходит от выводов А1 – А4 к выводам В1 – В4, при
высоком управляющем напряжение от В1 – В4 к А1 – А4. Если на выводе Е1
присутствует лог.1, а на Е2 –лог.0, то все выводы переходят в Z – состояние.
Подача же лог.0 на Е1 и лог.1 на Е2 одновременно не допустима. Буферные
микросхемы более распространены, чем повторители особенно в МП
системах, так как большинство микросхем буферов имеют восемь буферных
элементов,
что
позволяет
реализовать
мультиплексирование
восьмиразрядных кодов, или кодов кратных 8; 16, 32-х.
Лекция 3
Сложные ЛЭ: И – НЕ, ИЛИ – НЕ, исключающее ИЛИ, исключающее
ИЛИ – НЕ, И – ИЛИ – НЕ и логические расширители – схемные
варианты, реализация логических функций на сложных ЛЭ.
Логический элемент И – НЕ.
Таб. 4
Рис. 16
Диод ДЗ выполняет роль фильтра во избежание искажения сигнала. Если на
вход Х1 или Х2 не подан сигнал (Х1=0 или Х2=0), то через диод Д1 или Д2
будет протекать ток. Здесь падения напряжения не равно нулю и может
оказаться достаточным для открытия транзистора. Может произойти ложное
срабатывание и на выходе вместо 1 мы получим 0. А если включить диод ДЗ,
то на нем произойдет значительное часть падения напряжения открытого на
входе диода и на базу транзистора практически ничего не приходит. Поэтому
он будет закрыт, а на выходе будет единица, что и требуется при наличии
нуля на каком либо из входов.
Логический элемент ИЛИ – НЕ.
Таб. 5
Рис. 17
Здесь диод Д1 и Д2 выполняют роль элемента «ИЛИ», а транзистор играет
роль инвертора.
Логический элемент исключающие ИЛИ имеет несколько равноправных
входов и один выход, но не один из входных выводов не может
заблокировать другие входы, установив выходной сигнал к уровню 1 или 0.
Исходя из этого можно сказать, что высокий логический уровень на выходе
появляется только тогда, когда на одном из выходов есть высокий уровень, а
если на всех входах одновременно присутствуют сигналы логического 0 или
логической 1, то на выходе будет низкий уровень напряжения. Так же как и
все логические элементы, элемент исключающее ИЛИ может иметь
инверсию на выходе, такой элемент называется исключающее ИЛИ – НЕ.
Логика работы следующая: высокий уровень на выходе логического
элемента появляется только в том случае, когда на всех входах одновременно
присутствует сигналы 0 или лог.1. Таблица истинности двух лог. элементов
исключающее ИЛИ и исключающее ИЛИ – НЕ.
Таб. 6
Входные выводы Тип логического элемента
1
2
Исключающее ИЛИ Исключающее ИЛИ-НЕ
0
0
0
1
0
1
1
0
1
0
1
0
1
1
0
1
Рис. 18
Элемент исключающее ИЛИ выполняет операцию суммирования по
модулю 2. Поэтому их иногда называют сумматорами по модулю R.
Лекция 4
Элементы памяти (бистабильные ячейки) триггеры, асинхронные и
синхронные RS триггеры, на логических элементах И-НЕ, однотактный
синхронный D-триггер на логических элемента И-НЕ.
Для построения автоматов используются элементы двух основных типов:
логические элементы и элементы памяти.
Логические элементы как уже говорилось выполняют логические операции
над логическими переменными (двоичными цифрами) и применяются для
построения комбанационных схем. А элементы памяти используются для
хранения двоичных цифр в течении некоторого времени.
В зависимости от способа хранения информации элементы памяти могут
быть статическими и динамическими. Статические элементы памяти могут
хранить двоичную информацию долго, динамические – хранят информацию
в течении ограниченного интервала времени.
В качестве статического элемента памяти используется триггеры. Основу их
составляет бистабильная ячейка (БЯ), которая имеет два устойчивых
состояния. Бистабильная ячейка – строятся на двух логических элементах ИНЕ или ИЛИ-НЕ.
Мы рассматриваем схему триггера построенную на элементах И-НЕ.
Логические элементы соединены перекрестными связями.
Рис. 19
Триггеры – это цифровая электронная схема имеющая два устойчивых
состояния, которые устанавливаются при подаче соответствующей
комбинации входных сигналов и сохраняются, до поступления новых
комбинации. Общая структура триггера показана на рисунке.
Рис. 20
В этой схеме в состав триггера кроме БЯ входит схема управления – это
комбинационная схема, с помощью которой осуществляется запись
информации в триггер (изменение состояния триггера). Триггер имеет два
входа – прямой и инверсный (Q и Q̄). Сигналы на выходе всегда имеют
различные значения. Если на прямом выходе сигнал равен 1, то на инверсном
0 и наоборот.
Триггеры могут быть асинхронными или синхронными. В асинхронных
триггерах для того, чтобы изменить состояние триггера используется только
основные или информационных входы. Изменение состояния может
происходить в произвольные моменты времени.
В синхронных триггерах, кроме информационных входов имеется вход
синхронизации
. С помощью этого сигнала происходит переключение
триггера из одного состояния в другое. Если сигнал синхронизации
равен
0, то состояние триггера не изменяется ни при какой комбинации сигналов на
информационных входах. Чтобы переключить синхронный триггер
необходимо подать на информационный вход комбинацию сигналов в
зависимости от типа триггера, и кроме того установить значение сигнала С
равное 1. Триггеры делится на RS, 1) T, IK и их переключение из одного
состояния в другое зависит от типа триггера и назначения входов.
Асинхронные RS – триггер.
Он имеет два информационных входа R и S. Вход S (SET) устанавливает
триггер в состояние 1 (запись 1), а вход R (RESET) – для установки в
состояние 0 (запись 0). Работа триггера описывается таблицей переходов.
Таб. 7
Входы
Состояния
R
S
0
1
0
0
0
1
0
1
1
1
1
0
0
0
1
1
-
-
Входами в таб. является значения входных сигналов R и S, а также значения
состояния триггера в текущий момент времени Qt. В самой таблице
приведены значения состояний триггера в следующий момент времени.
Триггер переходит из одного состояния в другое, если на вход R или S
подается сигнал 1. При R=0 и S=0 состояние триггера не меняется. Такой
режим называется режимом хранения. При R =0 и S =1 триггер переходит в
состояние 1 независимо от того, в каком состоянии он находился до
изменения входных сигналов. Если R=1 и S=0 триггер переходит в состояние
0, то есть для записи 1 в RS – триггер необходимо подать на его входы
сигналы R=0 и S=1, для записи 0 – сигналы R=1, S=0. Если R и S равны 1 –
эта комбинация сигналов является запрещенной.
Синхронный RS – триггер.
Синхронный триггер имеет дополнительный вход синхронизации С, на
который поступает синхросигнал. Сигналы R и S могут изменять состояние
триггера только при значении синхронизации С=1.
Таблица переходов синхронного RS - триггера состоит из двух частей.
Первая описывает переходы триггера при С=1 и совпадает с таблицей
переходов асинхронного триггера (таб.1).
При С=0 состояние триггера не меняется при любой комбинации сигналов
на информационных входах и описывается таб.8
Таб.8
При С=0 разрешенными является любые комбинации входных сигналов, в
том числе и R=1, S=1. Из таб. 1 и 3 можно получить уравнение синхронного
RS – триггера.
Qt+1=S&Cv(R̄vC̄)&Qt (1.1)
При С=0 Qt+1=Qt триггер не меняет своего состояния. При С=1 получаем
уравнение
Qt+1 = SvR̄&Qt
(1.2)
Которое совпадает с уравнением для асинхронного триггера.
Рис. 21
Здесь показаны и дополнительные входы R1 и S1, которые являются
асинхронными. Если на эти входы подать сигналы состояние триггера может
изменяться независимо от значения сигнала С.
Асинхронный и синхронный D-триггеры.
В цифровых схемах широко применяют D-триггеры, которые реализуют
функцию временной задержки входного сигнала. D-триггер имеет один
информационный вход. Состояние логической «1» соответствует единица на
входе триггера, а состояние логического «0» - нулевой уровень входного
сигнала. На практике наибольшее применение нашли тактируемые
(однократные и двукратные) D – триггеры. Они сохраняют состояние
логической «1» после снятия входного сигнала до прихода тактового
импульса (delay – задержка). D – триггеры широко используются при
построение регистров.
Наиболее широкое применение нашли синхронные D – триггеры.
Информационный вход обозначен D, а синхронизирующей – С.
Рис. 22
D – триггер синхронизируется сигналом С=1.
Лекция 5
Двухтактный синхронный RS – триггер на логических элементах И-НЕ,
двухтактный синхронный Т – триггер (счетный), двухтактный D –
триггер, универсальный УК триггер и синтез триггерных схем.
Двухтактный RS – триггер.
Триггеры в ЭВМ используется в различных узлах, между которыми
осуществляется передача информации. Устойчивая работа триггера
возможна в том случае, когда запись новой информации в триггер
осуществляется после считывания прежней информации и передачи ее в
следующий триггер. Это возможно, если использовать две серии
синхроимпульса, сдвинутых относительно друг друга на 180°. Этот принцип
управления и синхронизации применяется в двухтактных триггерах. Они
используются в сдвигающих регистрах, а также элементов памяти в
автоматах. Синхронный двухтактный RS триггер построен из двух
однотактных триггеров, то есть синхросигналы на входы
первого и
второго должны подаваться в противофазе. Это делается с помощью
инвертора.
Рис.23
Рис. 24
Однотактные схемы в настоящее время почти не используются из-за их
недостаточной надежности.
Двухтактный синхронный Т- (счетный) триггер.
Основной особенностью Т – триггера является, то что при поступление на
его вход очередного импульса триггер изменяет свое состояние на
противоположное. Существует две структуры Т – триггера однотактный и
двухтактный.
Т – триггер или счетный триггер, который изменяет состояние входа по
фронту импульса на входе С. Кроме синхроимпульса С Т – триггер имеет
также вход Т. Сигнал на этом входе разрешает (при Т=1) или запрещает (при
Т=0) срабатывание триггера от фронтов импульсов на входе С.
Синхронный двухтактный Т – триггер представлен на рис.
Рис. 25
В таком синхронном триггере присутствует вход разрешения счета. Логика
работы следующая. Когда на входе Т=1, при каждом импульсе на входе С,
триггер может менять свое состояние на противоположное. Когда Т=0
сигналы на входе С – не учитывается.
Двухтактный D – триггер.
D триггеры имеют один информационный вход. Состоянию логической «1»
соответствует 1 на входе триггера логической «0» - нулевой уровень
входного сигнала. На практике получили наибольшее применение
тактируемые (однотактные и двухтактные) D – триггеры. D – вход (delay) –
означает задержку. Эти триггеры широко используются при построение
регистров. На рисунке представлена схема однотактного D – триггера,
который построен на основе асинхронного RS – триггера. Временная
диаграмма поясняет работу триггера.
Рис. 26
Структурная схема однофазного двухтактного D-триггера. Запись в
триггер «1» осуществляется при одновременном действии сигналов Т2, D на
входах элемента И2, а считывание производится по входу Т̅1 элемента И1.
Работа
схемы
объясняется
временной
диаграммой.
Рис. 27
Принцип действия двухтактных D – триггеров подобен однотактным.
Отличие состоит в том, что запись информации в них производится с
использованием одной последовательности тактовых импульсов, а
считывание – с другой последовательности тактовых импульсов. Обе
последовательности тактовых импульсов имеют фазовый сдвиг 180°.
Двухтактовые D – триггер просто реализуются на комбинированных
логических элементах. На рис. приведена схема однофазного двухтактного D
триггера на элементе 2И-ИЛИ.
Рис. 28
Универсальный JK – триггер.
Он относится к универсальным устройствам. Их универсальность имеет
двойственный характер Во-первых они используется в счетчиках, регистрах,
делителях частоты и других электронных узлах. Во-вторых в результате
определенного соединения выводов они легко обращаются в триггеры других
типов. JK – триггер имеют два информационных входа. Вход J (jump –
толкать) используется для установки триггера в состояние 1, а вход K (key
держать) в состояние 0, то есть входы J и K аналогичны входам S и R RS –
триггера. Отличаются они тем, что на входы J и K могут поступать сигналы 1
одновременно. В этом случае JK – триггер изменяет свое состояние, то есть
переключается как Т – триггер.
В RS – триггерах нельзя подавать 1 одновременно на оба входа, так как это
приводит к неопределенности.
Рис. 29
Работу (изменения состояний) JK – триггера при С=1 можно представить
таблицей.
Входы
Состояние
Режим
J
K
Q
0
0
Q
Хранение
0
1
0
Установка 0
1
0
1
Установка 1
1
1
0
Инверсия
Таб. 9
При построение контроллеров, систем управления и различных схем
промышленной автоматики на чипах широко применяют JK – триггеры. При
J=1, K=0 по срезу тактового импульса триггер устанавливается в единичное
состояние Q=1. При J=0, K=1 переключается в нулевое состояние Q=0. При
J=0, K=0 хранит раннее записанную информацию.
Лекция 6
Импульсные (двоичные) счетчики, основные показатели и параметры,
роль и место счетчиков в техники автоматизации. Разновидность схем
счетчиков: суммирующий и вычитающий счетчик с последовательным
переносом.
Счетчиком – называется функциональный узел ЭВМ предназначенный для
подсчета числа входных сигналов и хранения результата счета в двоичном
коде. Они выполняются на элементах памяти (триггерах), которые образуют
двоичные разряды и элементах комбинационной логики. Счетчики могут
быть с естественным и произвольным порядком счета. В первом случае, то
есть естественном – результат счета изменяется на единицу при поступление
на вход счетчика каждого сигнала (импульса). Во втором случае, который
также называется пересчетными устройствами, при поступление входных
сигналов результат счета может изменятся произвольно в соответствие с
заданным законом.
Основными параметрами счетчика являются модуль счета (коэффициент
пересчета, емкость счетчика) Ксч и быстродействие. Модулем счета называют
число состояний, которые он приобретает под действием входных сигналов.
Если счетчик начал считать с начального состояния, то перед каждым Ксч
входных сигналов он снова возвращается в начальное состояние, и на его
выходе появляется сигнал Ксч – единичного переноса. Быстродействие
определятся разрешающей способностью и временем установки.
Разрешающая способность tр определяется периодом входных импульсов Тсч,
то есть счетчик еще работает без сбоев, а время установки tуст – интервалом
времени от момента поступления сигнала на вход счетчика до завершения
перехода счетчика в новое состояние.
По значению модуля счета счетчики делятся на двоичные (Ксч =2n) n – число
разрядов, двоично-кодированные (имеют произвольный модуль счета, при
котором все состояния счетчики кодируются двоичными кодами), счетчики с
одинарным кодированием (состояние его определяется местом расположения
единственной единицы), и другие. По направлению счета счетчики делятся
на суммирующие (прямого счета) и вычитающие (обратный счет) и
реверсивные – они работают как в режиме суммирование так и в режиме
вычитания. По структурной организации они делятся на последовательные
(асинхронные),
параллельные
(синхронные)
и
параллельнопоследовательные. Кроме входа для приема подсчитываемых сигналов, он
имеет вход общего сброса R и входы данных D, для параллельной загрузки
произвольного кода. Для осуществления загрузки предусматривается еще
один вход-вход разрешения параллельной загрузки (paralel Load). Счетчики
используется в ЭВМ для последовательного выполнения команд программы,
подсчета числа циклов выполненных операций, образование адресов при
обращении к заполняющим устройствам, в качестве делителей частоты в
цифровых электронных часах и др.
Работа простейшего асинхронного счетчика, рассмотрим на примере
четырех разрядного двоичного счетчика на счетных триггерах
Рис.30 Двоичный счетчик
Триггеры имеют инверсные динамические входы и поэтому триггеры
срабатывают по срезу входного импульса (при переходе из 1 в 0). Временные
диаграммы показывают состояния каждого из триггеров при поступлении на
вход периодической последовательности импульсов.
Рис. 31
Состояние счетчика в двоичном коде по приходу на вход каждого нового
импульса увеличивается на единицу, осуществляется операция инкремента.
Посколько счетный триггер делит частоту входных импульсов на два, то
цепочка из четырех последовательно соединенных триггеров делит частоту
на 16. По приходу каждого 16 импульса счетчик обнуляется и цикл счета
начинается сначала. Максимальное число, которое хранится в счетчике число
N=24-1 = 1510= 11112.
Здесь на вход каждого последующего асинхронного Т-триггера
подключался прямой выход предыдущего триггера Q. Если ко входам
подключать инверсный выход , то код счетчика при приходе очередного
входного импульса будет уменьшаться и мы получим вычитающий счетчик.
Лекция 7
Реверсивный и синхронный (параллельные) счетчики. Счетчик с
параллельным коэффициентом деления, двоично-десятичный счетчик.
Схема электронного таймера. Применение счетчиков в технике
автоматизации.
При
использовании
коммутатора
рабочего
выхода,
можно
получить реверсивный счетчик, который может как суммировать импульсы
так и вычитать их. Переключение осуществляется с использованием
элементов И-ИЛИ, И-ИЛИ-НЕ, которые устанавливаются между триггерами.
Рис.32 Реверсивный счетчик
Когда на вход V поступает логический нуль V = 0 на выходы верхних по
схеме элементов И поступает логическая единица и к инверсным
динамическим входам триггеров подключены прямые входы предыдущих
триггеров. Счетчик выполняет операцию суммирования. При подаче сигнала
V=1 по входам триггеров (инверсным динамическим) подключается
инверсный выход предыдущих триггеров и выполняется операция
вычитания.
Суммирующий счетчик.
Счетчик, образованный из n триггеров сможет подсчитать в двоичном коде
2n импульсов. Число n – определяет количество разрядов двоичного числа,
которое
может
быть
записано
в
счётчик.
Число
n
n
2 называется модулем или коэффициентом
счёта:
Kсч=2 .
Схема
простейшего 4-х разрядного счётчика приведена на рисунке.
Первый разряд счётчика переключается с приходом каждого входного
импульса, который соответствует алгоритму работы Т-триггера. На каждые
два входных импульса Т-триггер выдает один выходной импульс.
Второй разряд переключается в состояние «1» после прихода каждого 2-го
импульса. Третий разряд — после прихода каждого 4-го импульса.
Четвёртый — после каждого 8-го импульса.
Продолжая анализировать временную диаграмму, можно определить, что на
выходах приведённой схемы счётчика последовательно появляются цифры
от 0 до 15. Эти цифры записаны в двоичном виде. При поступлении на
счётный вход счётчика очередного импульса, содержимое триггеров
увеличивается на 1. Поэтому счётчики получили название суммирующих
двоичных счётчиков.
номер входного Q3
импульса
Q2
Q1
Q0
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
10
1
0
1
0
11
1
0
1
1
12
1
1
0
0
13
1
1
0
1
14
1
1
1
0
Таб. 10
15
1
1
1
1
Изменение уровней на выходе суммирующего счётчика при поступлении на
его вход импульсов.
Условное обозначение суммирующего двоичного счетчика.
Рис. 33
Существуют готовые микросхемы асинхронных двоичных счётчиков.
Например микросхема 555ИЕ5.
Вычитающие асинхронные счетчики.
Счётчики могут не только увеличивать своё значение на единицу при
поступлении на счётный вход импульсов, но и уменьшать его. Такие
счётчики называются вычитающими. Для вычитающего счётчика достаточно
чтобы T-триггер изменял своё состояние по переднему фронту входного
сигнала. Для того, чтобы изменить рабочий фронт входного сигнала можно
инвертировать этот сигнал. Поэтому, для получения вычитающего счётчика
сигнал на входы последующих триггеров подаются с инверсных выходов
предыдущих триггеров.
Рис. 34
Схема
четырёхразрядного
двоичного
построенного на универсальных D-триггерах.
вычитающего
счётчика,
Рис. 35
Из диаграммы видно, что при поступлении на вход счётчика первого
импульса на выходах появляется максимально возможное для
четырёхразрядного счётчика число 1510. При поступлении следующих
импульсов содержимое счётчика уменьшается на единицу.
Это происходит в результате того, что при поступлении переднего фронта
тактового импульса первый триггер переходит в единичное состояние. На его
выходе тоже формируется передний фронт. Он поступает на вход второго
триггера, это приводит к записи единицы и в этот триггер. Такая ситуация
складывается со всеми триггерами счётчика, то есть все триггеры перейдут в
единичное состояние. Для четырёхразрядного счётчика это и будет число
1510. Запишем новое состояние вычитающего счётчика в таблицу.
Номер
входного
импульса
Q3
Q2
Q1
Q0
0
0
0
0
0
1
1
1
1
1
2
1
1
1
0
3
1
1
0
1
4
1
1
0
0
5
1
0
1
1
6
1
0
1
0
7
1
0
0
1
8
1
0
0
0
9
0
1
1
1
10
0
1
1
0
11
0
1
0
1
12
0
1
0
0
13
0
0
1
1
14
0
0
1
0
15
0
0
0
1
Таб. 11
Этот процесс будет происходить до тех пор, пока состояние счётчика не
станет вновь равно 0. Когда поступают новые тактовых импульсов процесс
повторяется снова.
Синхронный (параллельный) счетчик.
Характерной чертой асинхронного счетчика является то, что импульсы счета
поступают на тактовый вход только первого триггера, а каждый из
последующих триггеров управляется выходным сигналом предыдущего. Из
этого следует, что сигнал на вход последнего триггера приходит тогда, когда
все предыдущие триггеры переключились. Это приводит к тому, что
изменение каждого из выходных сигналов от Z0 до Zn происходит с
задержкой, равной времени срабатывания триггера. Поэтому в
многоразрядных последовательных счетчиках высокая частота следования
импульсов счета приводит к тому, что n-ый триггер не успеет переключиться
до прихода следующего импульса счета. Период следования импульсов счета
при использовании выходных кодов в процессе вычислении должен быть
больше времени распространения сигнала в цепи.
От этих недостатков свободны синхронные (параллельные) счетчики.
Тактовые импульсы в синхронных счетчиках одновременно подаются на С
всех разрядов. Поэтому, чтобы в каждом такте не переключались все
триггеры, используются логические J- и K-входы.
Рис.36 Синхронный (параллельный) счетчик.
Из таблицы видно, что триггер F0 переключается при поступление каждого
такта импульса.
Таб. 12
Z3
Z2
Z1
Z0
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
Z
8
1
0
0
0
9
1
0
0
1
10
1
0
1
0
11
1
0
1
1
12
1
1
0
0
13
1
1
0
1
14
1
1
1
0
15
1
1
1
1
16
0
0
0
0
Рис. 37
F0 – переключается при поступлении каждого тактового импульса. Для
этого в триггере F0 должно соблюдаться условие J=K=1. Триггер F1
переключается только тогда, когда Z0=1. Это можно достичь переключением
J и K – входов триггера F1 к выходу Z0. Этот триггер сохраняет свое
состояние до тех пор, пока Z0=0, и изменяет его лишь при подаче
следующего импульса Z0=1. Триггер F2 переключается при условии Z0=Z1=1.
Для этого J1 и K1 – входы соединены с Z0, а другая J2 и K2 – с Z1. Поэтому у
триггера F2 каждая пара JK входов подключена к выходам предыдущих
триггеров.
Когда используют одинаковые триггеры с тремя J и тремя K входами в
триггерах F0-F2 некоторые J и K входы не используется. На эти входы нужно
подать логическую «1», чтобы обеспечить нужную работу схемы. Когда
используются триггеры с одной парой J и K – входов можно осуществить
наращивание разрядов, если применить в цепях меж разрядных связей
дополнительные схемы совпадения на которые поступает информация с
выходов предыдущих разрядов.
Счетчики с произвольным модулем счета Ксч.
Они строятся на основе микросхем двоичных и двоично-десятичных
счетчиков. Одним из способов получения произвольного значения модуля
счета является использования цепи обратной связи, которое сбрасывает его в
нулевое состояние. Как только суммирующий счетчик переходит в состояние
Kсч. Например делитель частоты в 14 раз (смотрите рисунок). Как только
счетчик переходит в 14-е состояние (то есть совпадают логические 1 на
входах трехвходного элемента 3И-НЕ), в единичное состояние
устанавливается RS – триггер, который сбрасывает счетчик в нулевое
состояние. Единичный уровень следующего счетного импульса сбрасывает
RS – триггер в «0».
Рис. 38 Делитель частоты на 14
Двоично-десятичные счетчики.
Двоично-десятичные (декадные) счетчики ведут счет в десятичной системе
счисления. Каждая десятичная цифра от 0 до 9 кодируется 4-х разрядным
двоичным кодом. Они являются разновидностью счетчика по модулю И. В
состав их входят 4-е триггера.
Рис. 39
Логический элемент 2И выявляет первый запрещенный набор 1010,
который соответствует числу 10, и производит сброс триггеров. Такой
счетчик хорошо работает при невысокой частоте входных импульсов.
Недостатком является присутствие двоичного сигнала кратковременно,
который соответствует десятичной цифре 10, потому, что счетчик считает до
10 включительно и потом удаляет это состояние. Устранение этого
недостатка осуществляется аналогично техническому решению в схеме рис.
10.
С помощью нескольких декадных счетчиков можно производить
количество единиц, десятков, сотен импульсов и т.д., если присвоив каждому
из счетчиков соответствующий вес. Данные счетчики могут быть
суммирующими, вычитающими и реверсивными.
Лекция 8
Регистры, назначение и параметры, роль и место в технике
автоматизации. Последовательный и параллельный регистр.
Регистрами называют функциональные узлы, которые предназначены для
приема, хранения, передачи и преобразования информации от способа записи
информации (кода числа) различают параллельные, последовательные и
параллельно-последовательные.
Последовательные регистры (регистры сдвига).
Эти регистры характеризуются записью числа последовательным кодом.
Регистр состоит из последовательно соединенных ячеек памяти, состояния
которых передаются (сдвигаются) на последующие ячейки под действием
тактовых импульсов. Тактовые импульсы управляют работой регистра. Такие
регистры называют регистрами сдвига. Регистры сдвига могут управляться
одной последовательностью тактовых импульсов. Поэтому эти регистры
называют однотактными. При управлении двумя, тремя, четырьмя и т.д.
последовательностями тактовых импульсов регистры соответственно относят
к двух-, трех- и четырехтактным, а в общем случае — к многотактным.
Частота следования тактовых импульсов неизменна. В многотактных
регистрах последовательности тактовых импульсов следуют с взаимным
фазовым сдвигом 2 П/m эл.град, где 2 П — период следования импульсов
одной из последовательностей, a m — количество последовательностей
тактовых импульсов. На рисунке представлена схема однотактного регистра
сдвига для четырех разрядов. Сдвиговые регистры обычно реализуются на D
– триггерах.
Рис. 40
Первая ячейка относится к младшему разряду, а четвертая – к старшему.
При таком расположении разрядов запись числа в регистр происходит с его
старшего разряда числа. При обратном расположении разрядов запись числа
начинаться с его младшего. Тактовые импульсы подаются одновременно на
все входы ячеек. Здесь происходит переключение триггеров из состояния «1»
в состояние «0» с записью единицы в триггер следующей ячейки. Процесс
записи информации в регистр показан на временной диаграмме.
Рис. 41
Например возьмём код 1011, который соответствует числу 11. Перед тем
как записать информацию регистр устанавливают в «0». При отсутствие
сигнала на входе подается серия тактовых импульсов с числом импульсов,
которые равны количеству разрядов в регистре. При записи информации
одновременно с поступлением кода числа подаются тактовые импульсы. Или
осуществляется продвижение информации от младшего разряда регистра к
старшему. В результате после четвертого тактового импульса ячейки
регистра принимают состояния, соответствующие коду принятого
четырехразрядного числа.
Операция считывания информации из последовательного регистра может
быть проведена в параллельном или последовательном коде. Для передачи
информации в параллельном коде используют выходы разрядов регистра.
Таким образом, последовательный регистр позволяет осуществить операцию
преобразования последовательного кода в параллельный
В последовательном регистре, число которое записывается в нем может
сдвинуто тактовыми импульсами на один или несколько (k) разрядов.
Операции сдвига соответствуют умножению числа на 2k. Например, сдвиг
кода 0010 числа 2 на один разряд дает код 0100 (число 4), на два разряда —
код 1000 (число 8).
Параллельные регистры.
Здесь запись двоичного числа (слова) осуществляется параллельным кодом,
то есть во все разряды регистра одновременно. Работа их заключается в
приеме, хранения и передачи информации (двоичного числа). Параллельные
регистры часто называют регистрами памяти. Параллельный N – разрядный
регистр состоит из N триггеров, каждый из которых имеет число входов,
которые соответствуют количеству источников информации. Если источник
цифровой информации один, то каждый триггер имеет один вход. При двух
и трех параллельных каналах информации триггера разряда выполняется на
два и три входа. Запись цифровой информации того или иного канала в
регистр осуществляется по цепи управления регистром. Принцип
построения параллельного регистра показан на рисунке.
Рис. 42
Т1 – триггер младшего разряда, Т4 – триггер старшего разряда, Э1 – Э4 –
элементы, которые управляют записью информации в регистр, Э5 – Э8 –
элементы, которые служат для управления считывания информации из
регистра.
Прежде чем записать двоичное число все триггеры устанавливаются в
«0» подачей импульса по входу «Установка 0». Для записи в регистр
входной информации подают импульс записи, открывающий входные
элементы И. Код входного числа записывается в регистр. Например, если
на входе присутствует код 1011, что соответствует числу 11, то это число
будет записано в регистр. После окончания операции записи информация,
которая записывается в регистр, несмотря на то, что входная информация
(число) может изменяться. Для считывания информации подают импульс
на вход «Считывание». На выходные шины регистра передается код
числа, записанный в регистр. При этом это число сохраняется в регистр.
Для получения новой информации описанные операции повторяются.
Параллельные регистры нашли наибольшее применение на D – триггерах,
которые позволяют выполнить параллельные регистры на малом
количестве элементов.
Лекция 9
Кольцевые счётчики. Счётчик Джонсона.
Кольцевой счетчик – это замкнутый «в кольцо» регистры сдвига,
состояние триггеров в которых изменяется под воздействием входных
сдвигающих импульсов. В простейшем случае по кольцу циркулирует
одна кодовая единица, так что коэффициент пересчета счетчика равен
числу входящих в него триггеров. Схема кольцевого счетчика на регистре
К155ИР1 показана на рисунке. Выход Q4 последнего триггера соединен со
входом регистра J, благодаря этому образуется кольцевое соединение
триггеров
.
Рис.43
При V=1 производится начальная установка триггера счетчика подачей
импульса на вход С1. Поскольку на вход D1 подан потенциал 1, а на D2 – D4
– 0, то первый триггер установится в 1, а остальные в 0. Счетный режим
реализуется при V=0 и подаче на вход С2 входных импульсов. То есть,
триггеры последовательно принимает состояния 1000, 0100, 0010, 0001 и
далее цикл повторяется. Таким образом после прихода 4-х входных
импульсов счетчик возвращается в исходное состояние. Это означает, что
коэффициент пересчета счетчика равен 4. Чтобы увеличить коэффициент
пересчета надо увеличить число разрядов или соединить счетчики
последовательно. Недостаток этих счетчиков является сбои, которые
вызваны лишними или недостающими кодовыми единицами в кольце,
несамоустранимы. Если триггер в результате помех находившиеся в
состоянии «1» переключается в «0», то все триггеры окажутся в 0-ом
состоянии и счетные импульсы не будут изменять состояния счетчика. Эти
сбои могут быть устранены только повторной начальной установкой
триггеров счетчика. Одним из способов борьбы с этими сбоями является
введение в счетчик логической цепи, которая разрешает запись единицы в
первый триггер только тогда, когда все остальные триггеры находятся в
нуле.
Счетчик Джонсона.
В отличие от простейших кольцевых счетчиков, счетчик Джонсона имеет
коэффициент пересчета в двое больше. Если в кольцевом счетчике, который
строится на основе замкнутого регистра сдвига с одной перекрестной
(инверсной) связью, то в счетчике Джонсона регистр сдвига дополнен Dтриггером, где коэффициент пересчета равен 10. Вход D-триггера соединен
с выходом четвертого разряда регистра, а на информационный вход J
подается сигнал не с прямого, а с инверсного выхода этого триггера. Здесь
также возможны сбои в виде лишних нулей или единиц. Для
предотвращения этого в десятичном счетчике простая цепь связи
инверсного выхода последнего и входа первого разряда J=Q̅5 может быть
заменена логической ячейкой которая определяется функцией J = Q1 Q̅4 +
Q̅5. Это ячейка обеспечивает переход счетчика под действием входного
импульса из любой запрещенной комбинации в одну из разрешенных.
Схема Джонсона представлена на рисунке.
Рис. 44 Универсальный реверсивный регистр.
Реверсивные
(универсальные)
регистры
предназначены
для
осуществления сдвига кода числа в сторону как старшего, так и младшего
разряда. Они содержат связи последовательной передачи информации в
направлении от младших разрядов к старшему и наоборот. Прямой или
обратный сдвиг информации осуществляют управляющим сигналом,
которые вводят в действие либо прямую, либо обратную связи между
разрядами. Функциональная схема и условное изображение регистра
К155ИР1 показана на рисунке. Микросхема представляет собой
четырехразрядный регистр сдвига с последовательным или параллельным
вводом информации и параллельным выводом ее. Она используется в
качестве буферной памяти, элемента задержки на несколько тактов,
преобразователя последовательных кодов в параллельные и наоборот,
делителя частоты, кольцевого распределителя импульсов, и т.д. Регистр
может выполнять следующие операции:
· ввод информации параллельным кодом;
· сдвиг информации вправо;
· ввод информации последовательным кодом;
· сдвиг информации влево;
· хранение.
Рис. 45
Регистр имеет два тактовых входа С1 и С2, управляющий вход выбора
режима V2, пять информационных входов: D0 для ввода информации в
последовательном коде и четыре входа D1 – D4 для записи информации в
параллельном коде, а также четыре выхода Q1 – Q4 c каждого разряда
регистра.
Лекция 10
Комбинационные устройства кодеры (шифраторы).
Комбинационные микросхемы выполняют более сложные функции, чем
простые логические элементы. Их входы объединены в функциональные
группы и не являются полностью взаимосвязанными. Например любые два
входа ЛЭ И-НЕ спокойно можно поменять местами, от этого выходной
сигнал не изменится, для комбинационных МС это невозможно, так как у
каждого входа своя функция. Комбинационные микросхемы объединяет с
логическими элементами то, что те и другие не имеют внутренней памяти.
Уровни их выходных сигналов всегда однозначно определяются текущими
уровнями входных сигналов. Каждое изменение входных сигналов
непременно изменяет состояние выходных сигналов. Поэтому логические
элементы иногда также называют комбинационными микросхемами, в
отличие от последовательных (или последовательностных) микросхем,
которые имеют внутреннюю память и управляются не уровнями входных
сигналов, а их последовательностями.
Рассмотрим комбинационные МС. Это шифратор (кодеры) и дешифратор
(декодер).
Шифратор – это устройство, которое преобразует десятичные числа в
двоичную систему счисления, то есть каждому входу может быть
поставлено в соответствие десятичное число, а набор выходных логических
сигналов соответствует определенному двоичному коду. Шифратор
используют, например, для перевода десятичных чисел, в двоичные.
Шифраторы могут быть полным и неполным. Полным называется
шифратор, у которого число входов настолько велико, что используются
все возможные комбинации сигналов на выходе, а неполные – если
используются не все возможные комбинации. Число входов и выходов в
полном шифраторе определяется как n = 2m, где n — число входов, m —
число выходов. Так, для преобразования кода в четырехразрядное
двоичное число достаточно использовать 10 входов, в то время как полное
число возможных входов будет равно 16 (n = 24 = 16), поэтому шифратор
10x4 (10 из 4) будет неполным.
Рассмотрим пример шифратора для преобразования десятиразрядного
единичного кода (от 0 до 9) в двоичный код. При этом сигнал, который
соответствует логической 1, в каждый момент времени подается только на
один вход. Рассмотрим таблицу.
Таб.13
На выходе у1=1 тогда, когда логическая «1» будет или на входе Х1, или
Х3, или Х5, или Х7, или X9, т. е.
y1 = Х 1 + Х 3 + Х 5 + Х 7 + X 9
Аналогично получаем
у2 = Х 2 + Х 3 + Х 6 + X 7
у3 = Х 4 + Х 5 + Х 6 + Х 7
у4 = Х 8 + X 9
На рисунке показана схему такого шифратора, на элементах ИЛИ.
Рис. 46
Шифратор с приоритетом
На практике часто используют шифратор с приоритетом. В этих
шифраторах код двоичного числа соответствует наивысшему номеру входа,
на который подан сигнал «1», т. е. на приоритетный шифратор допускается
подавать сигналы на несколько входов, а он выставляет на выходе код числа,
соответствующего старшему входу. На рисунке показан шифратор с
приоритетом.
Этот шифратор имеет 9 инверсных входов, которые обозначаются PRl, ...,
PR9. PR - обозначает приоритет и четыре инверсных выхода B̅l, ..., B̅4. B означает шину. B̅8 - означает, что 0 на выходе соответствует числу 8. Это
неполный шифратор. Если на всех входах 1, то на всех выходах также 1, что
соответствует числу 0 в так называемом инверсном коде (1111). Если хотя бы
на одном входе логический 0, то состояние выходных сигналов определяется
наибольшим номером входа, на котором имеется логический «0», и не
зависит от сигналов на входах, имеющих меньший номер. Например, если на
PR1 — логический ноль, а на всех остальных входах 1, то получается В̅1 – 0;
В̅2 − 1, В̅3 − 1, В̅4 − 1, это соответствует числу 1. Основное назначение —
преобразование номера источника сигнала в код. Для того чтобы получить
шифратор с большим числом входов, то есть наращивание объединяет МС
шифратора с дополнительными выводами.
Лекция 11
Декодеры (дешифраторы). Применение кодеров и декодеров в технике
автоматизации.
Дешифратором - это комбинационное устройство, преобразующее nразрядный двоичный код в логический сигнал, который появляющийся в том
выходе, десятичный номер которого соответствует двоичному коду. Число
входов и выходов связано соотношением m = 2n, где n — число входов, m —
число выходов. Если в дешифраторе используется неполное число выходов,
то такой дешифратор называется неполным. Например, дешифратор,
который имеет 4 входа и 16 выходов, будет полным, а если бы выходов было
только 10, то он был бы неполным. Рассмотрим дешифратор серии К555. Он
имеет 4 прямых входа А1, ..., А8. A - обозначает адрес. Входы А1, ..., А8 –
называют адресными. Дешифратор имеет 10 инверсных выходов. Y̅0, ..., Y̅9.
Цифры определяют десятичное число, которое соответствует заданному
двоичному числу на входах. Этот дешифратор является неполный. Здесь если
на всех входах — логические «0», то на выходе Y̅0 — логический «0», а на
остальных выходах — логическая «1». Если на А2 — логическая «1», а на
остальных входах — «0», то на Y̅2 будет «0», а на остальных выходах — «1».
Дешифратор находят применение в управляющих системах для выдачи
управляющих воздействий в те или иные цепи в зависимости от комбинации
сигналов на входах. Широко используются для преобразования кодов,
например двоичного или двоично-десятичного в десятичный. На рисунке
приведена схема дешифратора, для перевода показание двоично-десятичного
счетчика с модулем счета 10 в десятичную систему счета.
Рис. 47
Таб. 14
Лекция 12
Сумматоры:
одноразрядные,
полусумматоры,
многоразрядные.
Сумматоры с последовательным и параллельным переносом.
Сумматоры - это узел ЭВМ, который предназначен для арифметического
сложения кодов. В зависимости от используемых логических схем различают
комбинационные и накапливающие. Комбинационный сумматор – это схема,
которая формирует суммы слагаемых, которые подаются одновременно на
входы схемы, и не имеют элементов памяти. Накапливающие сумматоры
имеют память, здесь накапливают результаты суммирования.
По числу входов различают полусумматоры, одно и многоразрядные
(параллельные) сумматоры. В зависимости от того, как организованы
межразрядные переносы, сумматоры делятся на: с последовательным, с
параллельным и групповыми переносами. В зависимости от системы
счисления бывают двоичные, десятичные и прочие сумматоры. Основу всех
сумматоров составляют одноразрядные сумматоры. Сложение n-разрядных
чисел производится с помощью n- одноразрядных сумматоров коммутацией
цепей их переноса.
Таб. 15
A
B
P
S
0
0
0
0
0
1
0
1
1
0
0
1
1
1
1
0
Рассмотрим сложение двух одноразрядных чисел,
для этого посмотрим таблицу истинности, где А и
В значения входных чисел, S –результат
суммирования, Р – значение переноса в старший
разряд. Работа устройства определяется следующим
уравнением:
S = A•B+A•B
P = A•B
S – реализует логические функции «исключающее ИЛИ», то есть
S=A+B. На рисунке показана схема полусумматора.
Рис. 48
Так как полусумматор имеет только два входа, он может использоваться для
суммирования лишь в младшем разряде. При суммирование двух
многоразрядных чисел для каждого разряда (кроме младшего) необходимо
использовать устройство, который имеет дополнительный вход переноса.
Это устройство называется полным сумматором и его можно представить как
объединение двух полусумматоров (РВХ – дополнительный вход переноса).
Сумматор обозначают через SM.
Рис. 49
Соединяя полусумматоры определенным образом и полные сумматоры друг
с другом, получается устройство для выполнения сложения нескольких
разрядов двоичных чисел.
На рисунке представлено устройство для сложения двух трехразрядных
двоичных чисел А2, A1, А0 и В2, В1, B0, где А0 и В0 – младшие разряды
двоичных чисел.
Рис. 50
На выходах S1 – S3 формируется код суммы чисел А2, А1, А0 и В2, В1, В0, а
на выходе Р3 – сигнал переноса в следующую микросхему, так как при
сложении двух трехразрядных двоичных чисел может получиться
четырехразрядное число. Такой сумматор называется параллельным.
В интегральном исполнение выпускают микросхемы одноразрядные, двухразрядные и четырехразрядные двоичные сумматоры.
С
целью
наращивания
разрядности
микросхемы
соединяют
последовательно, здесь выход переноса соединяют непосредственно со
входом переноса микросхем, которые принадлежащим более высоким разрядам.
При суммировании младших разрядов чисел, вход переноса Р0 следует
соединять с общим проводом.
Лекция 13
Цифровые компараторы. Одноразрядный
многоразрядный двоичный компаратор.
двоичный
компаратор,
Цифровые компараторы выполняют сравнения двух чисел, заданных в
двоичном коде. Они определяют равенство двух двоичных чисел А и В с
одинаковым числом разрядов либо неравенства А>В или А<В. Цифровые
компараторы имеют три выхода.
На
рисунке
представлена
«исключающее ИЛИ-НЕ»
схема
одноразрядного
компаратора
Рис. 51
Из схемы следует, если:
А = В, то F = 1, в противном случае, т. е. при А ≠ В, F = 0.
Если А > В, будет А = 1, В = 0, а С = 1,
если А < В, то А = 0, В = 1, а D=1.
Если попарно равны между собой все разряды двух n-разрядных двоичных
чисел, то равны и эти два числа А и В. Если применять цифровой компаратор
для каждого разряда, например, четырехзначных чисел, и определяя значения
F1, F2, F3, F4 логических переменных на выходах компараторов, то равенства
А = В установим в случае, если F = F1 • F2 • F3 • F4 = 1. Если же F = 0, то А ≠
В.
Неравенство
А
>
В
обеспечивается
в
четырех
случаях:
- А4 > В4, или А4 = В4 и А3 > В3, или А4 = В4, А3 = В3 и А2>В2, или
А4 = В4, А3 = В3, А2 = В2 и A1 > В1, (где А4 и В4 — старшие разряды чисел А и
В). Если поменять местами А1 и B1 то выполняться неравенство А < В.
Цифровые компараторы в виде микросхем например К564ИП2 .
Рис. 52
Данная микросхема имеет расширяющие входы А<В, А=В, А>В, это
позволяет наращивать разрядность обоих чисел. Для этого компараторы
соединяют каскадно или параллельно (пирамидально).
Лекция 14
Мультиплексоры, демультиплексоры, коммутация последовательных и
параллельных кодов.
Мультиплексором называют комбинационное устройство, которое
обеспечивает передачу в желаемом порядке цифровой информации,
поступающей по нескольким входам, на один выход. Мультиплексоры
обозначают через MUX, а также через MS. Схемно мультиплексор можно
изобразить в виде коммутатора, обеспечивающего подключение одного из
нескольких входов (их называют информационными) к одному выходу
устройства. Кроме информационных входов имеются также адресные входы,
разрешающие входы. Сигналы на адресных входах определяют, какой
конкретно информационный канал подключен к выходу. Если числом
информационных входов n и числом адресных входов m действует
соотношение n=2m, такой мультиплексор называют полным. Если n<2m,
мультиплексор называют неполным.
Двухвходовой мультиплексор (2→1), представлен на рисунке в виде
коммутатора. Х1, Х2 входы и Y выход.
Рис. 53
Таб. 16
Y = X1 • A̅ + X2 • A
В раскрытом виде мультиплексор имеет вид рисунок.
Рис. 54
Основой схемы являются две схемы совпадения на элементах «И»,
которые при логическом уровне «1» на одном из своих входов повторяют
на выходе то, что есть на другом входе.
Чтобы расширить число входов используют каскадное включение
мультиплексоров.
Мультиплексоры
являются
универсальными
логическими устройствами, на основе которых создают различные
комбинационные и последовательные схемы. Мультиплексоры могут
использоваться в делителях частоты, в триггерных устройствах,
сдвигающих устройствах и т.д. Мультиплексоры также используется для
преобразования параллельного двоичного кода в последовательный. Для
этого достаточно подать на информационные входы мультиплексора
параллельный двоичный код, а сигналы на адресные входы так, чтобы
выходы поочередно подключались входы, начинал с первого и кончая
последнего.
Демультиплексором называют устройство, в котором сигналы с одного
информационного входа, поступают в желаемой последовательности по
нескольким выходам в зависимости от кода на адресных шинах.
Демультиплексоры обозначают через DMX или DMS.
Рассмотрим демультиплексор с двумя выходами, который условно
изображен в виде коммутатора и представлен на рис.
Рис. 55
Таб. 17
Y1 =X•A̅; Y2 = X•A
Рис. 56
Для наращивания числа выходов демультиплексора используют каскадное
включение демультиплексоров. Функции демультиплексоров сходны с
функциями дешифраторов. Дешифратор можно рассматривать как
демультиплексор, то есть у него информационный вход поддерживает
напряжение выходов в активном режиме, а адресные входы выполняют роль
входов дешифратора. Если в дешифраторе КР531ИД14А вход разрешения F
– принять как информационный поскольку он инверсный и подать на него
ноль, а информационные входы дешифратора считать за адресные входы
демультиплексора, то получим демультиплексор 1 → 4. Если использовать
КМОП-технологии можно построить двунаправленные ключи, которые
пропускают ток в обоих направлениях и передавать не только цифровые, но
и аналоговые сигналы. В результате этого можно строить мультиплексорыдемультиплек-соры,
которые
могут
использоваться
либо
как
мультиплексоры, либо как демультиплексоры.
Лекция 15
Формирователи импульсов ( тактильные устройства) и импульсные
генераторы.
Формирование парафазных сигналов.
Генератор импульсов неотъемлемая часть любой цифровой схемы. Его
назначение – создать импульсную последовательность с заданным периодом,
длительностью импульсов и амплитудой. Он может быть построен на
логических элементах НЕ, И-НЕ, ИЛИ-НЕ. Рассмотрим схему генератора
двух логических элементах И-НЕ. Этот элемент выбран для управления
режимом генерации внешним сигналом.
Рис. 64
При подаче логического нуля генератор заторможен, работа запрещена. Это
объясняется тем, что любой ноль на входе элемента И-НЕ однозначно
определяет состояние выхода этого элемента и никакие изменения
невозможны. В точке В присутствует логическая «1», а в точке D– «0». Если
на вход управления подать «1», то состояние выхода первого элемента (точка
В) определяться уровнем напряжения в точке А, а напряжение в точке А
определяется с помощью разряда и разряда конденсатора С через резистор R.
При этом элемент DD1 выполняет функцию НЕ. Напряжение в точке В
напряжение равно уровню логического «0». Тогда в точке D – уровень «1».
Считаем, что напряжение логического «0» - равно 0В, а логической «1» –
3,5В. Тогда можно рассмотреть упрощенные схемы без логических
элементов ( рис.). Если конденсатор разряжен, напряжение в начальный
момент времени в точке А равно напряжению в точке D.
Рис. 65
Напряжение на конденсаторе определяется Uc = q/c, где q - заряд
конденсатора, С – емкость конденсатор. Конденсатор элемент инерционный
и не может изменяться мгновенно. А если заряд изменяется во времени по
мере заряда конденсатора, то напряжение на конденсаторе определяется,
следующей формулой
.
При t=0 интеграл равен 0 и UC=0.
В момент времени t0= 0 на обоих входах DD1 уровень логической «1», что
определяет ноль в точке В. Спустя время конденсатор заряжается через
резистор R, напряжение на конденсаторе увеличивается, а на резисторе
уменьшается и стремится к «0».
Рис. 66
При напряжении переключения элемента (1,4 В) в момент времени t1
конденсатор зарядится до (3,5 – 1,4) = 2,1 В рис (1б).
рис. 1б
рис. 1г
рис. 1в
рис. 1д
Рис. 67
На рис. 1в отражен тот же момент времени t1 после переключения элемента,
в точке А напряжение отрицательно, что соответствует «0». Начинается
момент перезаряда конденсатора (времени t1 - t2). К моменту времени t2
конденсатор зарядится до напряжения переключения (1,4 В) (рис. 1г),
элемент переключится (рис. 1д), а напряжение в точке А равно сумме
напряжения в точке D (3,5 В) и напряжения на заряженном конденсаторе (1,4
В). Далее процесс повторяется на выходе генератора (точка D) появится
последовательность импульсов. Период следования импульсов определяется
временем заряда и разряда конденсатора С через резистор R и
пропорционален RC (T ~ RC).
Формирователи импульсов предназначены для создания импульсов в
нужный момент времени и заданной заранее длительности. Очень часто
возникает возможность формирования короткого импульса по фронту или
срезу другого сигнала любой длительности. Схема такого формирователя
представлена на рис.
Рис. 68
Из анализа этой схемы видно, что сигнал на выходе элемента используется
не мгновенно, а с некоторой задержкой t3.
Одна из схем формирования импульсов заданной длительности приведена
на рис. Эта схема получила название одновибратор или ждущий
мультивибратор.
Рис. 69
Лекция 16
Аналого-цифровые преобразователи, дискретизация по времени и
квантования по уровню. АЦП параллельного типа, АЦП
развертывающего и следящего типа.
Цифроаналоговые (ЦАП) и аналого-цифровые преобразователи (АЦП) являются неотъемлемой частью
автоматических систем контроля, управления и регулирования. Кроме того, поскольку подавляющее
большинство измеряемых физических величин являются аналоговыми, а их обработка, индикация и
регистрация, как правило, осуществляются цифровыми методами, ЦАП и АЦП нашли широкое
применение в автоматических средствах измерений. Так, ЦАП и АЦП входят в состав цифровых
измерительных приборов (вольтметров, осциллографов, анализаторов спектра и т.п.),
программируемых источников питания, дисплеев на электроннолучевых трубках, графопостроителей,
радиолокационных систем, установок для контроля элементов и микросхем, являются важными
компонентами различных преобразователей и генераторов, устройств ввода-вывода информации ЭВМ.
Широкие перспективы применения ЦАП и АЦП открываются в телеметрии и телевидении. Серийный
выпуск малогабаритных и относительно дешевых ЦАП и АЦП даёт возможность еще более широкого
использования методов дискретно-непрерывного преобразования в науке и технике.
АЦП – это устройство предназначенные
аналогового сигнала в цифровые.
для
преобразования
Обратное преобразование осуществляется при помощи цифро-аналогового
преобразователя. В качестве аналоговой величины может быть ток,
напряжение, угловое перемещение и т.д.
АЦП используется в различных измерительных системах, в устройствах
генерации и обработки сигналов, в компьютерных системах для хранения и
обработки цифровых сигналов с определенной программой и т.д.
Аналого-цифровое преобразование более сложное, чем ЦАП-е, и занимает
больше времени. Чтобы преобразовать аналоговый сигнал в цифровой,
производят три операции: дискретизация, квантования и кодирование.
Дискретизация – это преобразование непрерывного аналогового сигнала x(t)
в последовательности его значение x(ti), которые соответствуют некоторым
фиксированным моментам времени ti. Существует равномерная и адаптивная
дискретизация дискретизация. В большинстве случае используется
равномерная дискретизация. Дискретизацию надо осуществлять с таким
периодом, чтобы по полученной последовательности сигналов можно было
бы восстановить сигнал в аналоговой форме с требуемой точностью. Для
этого частота дискретизации должна превышать по меньшей мере в два раза
максимальную частоту в спектре преобразуемого аналогового сигнала x(t).
Дискретизация происходит не мгновенно, а в течение некоторого
промежутка времени, это приводит в конечном итоге к появлению
погрешности. После этого осуществляется квантование и кодирование.
Каждому дискретизированному аналоговому сигналу ставится определенный
уровень квантования. Эти уровни образуются путем разбиения диапазона
изменения аналогового сигнала на участки, каждому из которых
присваивается определенный номер. Эти номера кодируются заранее,
выбранным кодом, показанным на рисунке.
Рис. 70
h – шаг квантования, расстояние между двумя соседними уровнями
квантования. Если шаг квантования постоянный, то квантования является
линейным или равномерным, если изменить шаг квантования то
происходит нелинейное или неравномерное квантование. Характеристика
идеального квантования имеет вид рис.
Рис. 71
Максимальная погрешность квантования равно ± 0,5h (где h – шаг
квантования).
В результате квантования может произойти ошибка, которая называется
погрешностью квантования. Чтобы изменить погрешность квантования
надо увеличить число уровней квантования, то есть число разрядов кода.
Все АЦП можно классифицировать.
1. по признаку измеряемого напряжения
2. по способу осуществления операций дискретизации, квантования и
кодирования.
К первой группы относятся АЦП мгновенных значений напряжения и АЦП
средних значений напряжения (интегрирующие АЦП).
Ко второй группе относятся параллельные,
последовательно-параллельные АЦП.
последовательные
и
Основными характеристиками АЦП является число разрядов, время
преобразования, максимальная частота дискретизации, нелинейность и др.
АЦП с параллельным преобразованием входного аналогового сигнала входное напряжение одновременно сравнивают с n опорными напряжениями и
определяют, между какими двумя опорными напряжениями оно лежит. В
этой схеме результат получают быстро, но схема достаточно сложной.
Рис. 72
Параллельные АЦП являются самыми быстродействующими и работают на
частотах дискретизации до 20. МГц и выше. Схема параллельного АЦП
получается громоздкой, потому что увеличивая число разрядов уровней
квантования на единицу, удваивается число компараторов. Такие
преобразователи широко используются при построении последовательнопараллельных АЦП показана на рис. Эта структура 8-разрядного
двухкаскадного последовательно-параллельного АЦП.
Рис. 73
АЦП работает в три такта. Первый такт - это квантование сигнала, который
поступает на вход АЦП1 и результат квантования поступает на выход в
качестве старших разрядов 27...24. Второй такт - разряды с помощью ЦАП
преобразуются в напряжение, которое сравнивается с входным, и разность
поступает на вход АЦП2. Третий такт - осуществляется преобразование
разности в четыре младших разряда выходного кода. Здесь быстродействие в
три раза меньше, чем аналогичного параллельного, для его построения
требуется и меньшее (в несколько раз) число компараторов. Например, для
параллельного 8-битовый АЦП должен иметь 28 = 256 уровня напряжения,
включая нулевой уровень. Для этого требуется 28 - 1 = 255 компаратора (для
нулевого уровня отдельный компаратор не нужен). Для двухкаскадного
последовательно-параллельного АЦП требуется всего 2 · (24 - 1) = 30.
Количество каскадов в таких АЦП можно увеличить, поэтому их называет
многокаскадными или конвейерными.
АЦП с последовательным преобразованием, который называют АЦП со
следящей связью показан на рисунке.
Рис. 74
Здесь используется ЦАП и реверсивный счетчик, с него сигнал
обеспечивает изменение напряжения на выходе ЦАП. Здесь обеспечивается
примерное равенство напряжений на входе Uвх и на выходе ЦАП −U. Если
Uвх больше напряжения U на выходе ЦАП, счетчик переводится в режим
прямого счета и код на его выходе увеличивается, при этом увеличивается
напряжения на выходе ЦАП. Когда Uвх и U равны счет прекращается и с
выхода реверсивного счетчика снимается код, соответствующий входному
напряжению. Такой АЦП является интегрирующим, так как преобразует не
мгновенные значения входных напряжений, а их средние значения за время
преобразования. Данный АЦП является АЦП следующего типа. Здесь не
нужно обнулять счетчик и отсчет у него начинается от последнего
записанного значения в направление, которое определяется сигналом со
схемы сравнения.
АЦП развертывающего преобразования представляет собой два
последовательно
включенных
преобразователя:
один
преобразует
напряжения в интервал времени, второй – интервал времени в код. На
рисунке показан развертывающий преобразователь.
Рис. 75
На вход компаратора подаются напряжение UX, подлежащее к
преобразованию, компаратор вырабатывает импульсы U1 в момент t1 - начало
линейного напряжения, и U2 в момент t2 , здесь U(t) сравнивается с
напряжением UX. Таким образом выполняется первая ступень
преобразования, то есть преобразование UX в интервал времени T=t2 – t1.
В это время открывается ключ и пропускает импульсы стабилизированной
частоты f0 от генератора этой частоты в счетчик. В счетчике формируется код
(двоичный или десятичный - в зависимости от устройства счетчика), который
поступает в выходной регистр и далее через устройства интерфейса в
компьютер.
Так
как
длительность
интервала
времени
прямо
пропорциональна входному напряжению, количество этих импульсов равно:
N = T • f0 = Kf0Ux.
АЦП «частота – код»
Данный АЦП представляет собой основу для построения цифровых
частотомеров, а также самостоятельных АЦП, которые предназначены для
ввода частоты или сигналов, модулированных по частоте, в компьютер.
АЦП «частота – код» представлены на рисунке.
Рис. 76
Из входного сигнала например (синусоида), формирователь образует
последовательность импульсов, частота которых равна частоте входного
сигнала. Ключ открывается на определенное время, которое задается
генератором
и
делителем
частоты. Делитель
частоты
выполнен
переключаемым, чтобы можно было изменить время измерений Tu в
зависимости от измеряемой частоты и желаемой точности результата.
Счетчик
накапливает
импульсы
прошедшего
через
ключ
в
количестве N=Tu•fx и формирует код, двоичный или десятичный. Двоичный
код передается в регистр и через интерфейс в компьютер.
АЦП «интервал времени – код»
АЦП данного типа применяются для преобразования в код интервала
времени между двумя импульсами или длительности импульсов. Это
преобразование занимает гораздо меньше времени, чем частоты - код.
Рис. 77
t1, t2 - начало и окончание интервала времени, которое подлежит
измерению, формирователь вырабатывает импульсы, они поступают на вход
триггера, и открывает ключ на время Tx=t2-t1. За это время на счетчик
импульсов от делителя частоты и в счетчике формируется код,
который затем передается в выходной регистр и через интерфейсное в
компьютер. Длительность цикла такого АЦП равна длительности
измеряемого интервала времени.
Лекция 17
ЦАП. Схема ЦАП с резисторами соответствующими весовыми
коэффициентом разрядов двоичного кода. Схема ЦАП с структурой R2R.
Преобразование между аналоговыми и цифровыми величинами основная
операция, в вычислительных и управляющих системах, поскольку
физические параметры. Температура, перемещение и напряженность
магнитного поля, являются аналоговыми, а большинство методов обработки,
вычисления и визуального представления информации цифровыми.
ЦАП – устройство для преобразования двоичного кода в аналоговый сигнал
(ток, напряжение или заряд). ЦАП является интерфейсом между
дискретными цифровыми и аналоговыми сигналами. ЦАП применяются в
системах передачи данных, в измерительных приборах и испытательных
устройствах, в синтезаторах напряжения и генераторах сложных функций и
др.
Схема ЦАП можно классифицировать по различным признакам: принципу
действия, виду выходного сигнала, полярности выходного сигнала, опорного
напряжения, элементной базе и др. По принципу действия наибольшее
распространение получили ЦАП следующих видов: со сложением токов, с
делением напряжения и со сложением напряжений.
К основным параметрам ЦАП относятся разрешающая способность,
погрешность нелинейности, погрешность смещения нуля и тд.
Разрешающая способность - это величина, обратная максимальному числу
шагов квантования.
Время установления tуст –времени межу подачей кода на вход до момента,
когда выходной сигнал войдет в заданные пределы, которые определяются
погрешностью.
Погрешность нелинейности – это максимальное отклонение функции
выходного напряжения от идеальной прямой на протяжении всего диапазона
преобразования.
Погрешность смешения нуля – значения, на которое выходной сигнал
смещается относительно нуля, когда выходной код соответствует нулю.
По виду выходного сигнала ЦАП делятся на ЦАГ с токовым выходом и с
выходом по напряжению. По характеру источника опорного напряжения
различают ЦАП с постоянным опорным напряжением и с изменяющимся
опорным напряжением. По полярности выходного сигнала ЦАП делятся на
одно- и двухполяные.
Существуют различные принципы построения ЦАП. На рисунке
представлена схема ЦАП с суммированием веховых токов, то есть токов
пропорциональных весам разрядов управляющего кода по входу
операционного усилителя.
Рис. 78
Ключ S5 – замкнут, тогда когда ключи S1 … S4 (при Uвых=0) разомкнуты. Uo –
опорное напряжение, N – кодовый вход, который представляет собой сумму
кодов. Здесь каждый регистр во входной цепи соответствует определенному
разряду двоичного числа. Этот ЦАП – представляет собой инвертирующий
усилитель на основе операционного усилителя. Если ключ S1 –замкнут то
Uвых=-Uo• (Rос/R) соответствует единицы в первом и нулям в остальных
разрядах. Отсюда следует, что модуль выходного напряжения
пропорционален числу, двоичный код которого определяется состоянием
ключей S1 …S4. Эти токи суммируются, причем токи различных ключей
различны ( имеют разный вес). Отсюда следует их название. Если Si
(i=1,2,3,4) принимает значение 1- ключ замкнут, к 0 если ключ разомкнут.
Недостаток – значительное изменение на ключах и применение регистров,
которые сильно отличаются значениями сопротивлений. Точность этих
сопротивлений вызывает затруднения.
Рассмотрим схему ЦАП на основе резистивной матрицы R-2R (матрицы
постоянного сопротивления). Здесь используются перекидные ключи S1...S4,
каждый из ключей в одном из состояний подключен к общей точке, поэтому
напряжение на ключах невелики.
Рис. 79
Ключ S5 замкнут, когда ключи S1…S4 подключены к общей точке. Во
входной цепи использованы резисторы с двумя различными значениями
сопротивлений. Из анализа видно, что модуль выходного напряжения и для
этой схемы пропорционален двоичному коду, который определяется
состоянием ключей S1…S4.
Если каждый из ключей подключить к общей точки, напряжение
относительно этой общей точки в каждый следующей из точек a…b в 2 раза
больше, чем в предыдущей.
Например напряжение в точке b в раза больше, чем в точке a. Напряжение
Ua, Ub, Uc, Ud в указанных точках определяют следующим образом:
Ud = U0, Uc = U0/2, Ub = U0/4, Ua = U0/8. Допустим, что состояние ключей
изменилось. Тогда напряжение в ключах a…b не изменится, потому что
напряжение между входами операционного усилителя практически равно
нулю. Особенность данной матрицы заключается в том, что при любом
положение ключей S1…S4 входное сопротивление равно R, а входной ток от
источника опорного напряжения всегда равен I0=U0/R. Потом этот ток
последовательно делится в узлах матрицы d,c,b,a по двоичному
Лекция 18
Операционные усилители. Инвертирующие и неинвертирующие
операционные усилители. Линейные и нелинейные схемы на
операционных усилителях.
Он относится к усилителям
постоянного тока с большим коэффициент усиления, имеющий два диффуUвх1
зионных входа и один выход. ОУ
применялись главным образом для
Uвых
выполнения различных операций над
Uвх2
аналоговыми величинами (сложение,
вычитание, интегрирование и т. д.).
Е
Однако, развитие микроэлектроники и
выпуск ОУ в интегральном исполнении позволило использовать ОУ при
построении аппаратуры самого различного назначения: в усилительной
технике, устройствах генерации сигналов синусоидальной и импульсной
форм, в стабилизаторах напряжения, активных фильтрах и т. д.
Один из входов в ОУ называется неинвертирующим. Это Uвх н(+), а
другой инвертирующим. Это Uвх н(-). Идеальный операционный усилитель
имеет высокий коэффициент усиления по напряжению Ки = Uвых/ Uвх ,
большое входное Rвх , малое выходное сопротивление Rвых  0. Такой
ОУ является усилителем постоянного тока, т. е усиливает широкий спектр
частот, вплоть до постоянной составляющей. ОУ имеет дифференциальный
вход Uвых = Ки(Uвх1 – Uвх2).
Основу ОУ составляет дифференциальный каскад, применяемый в
качестве входного усилителя, выходным каскадом ОУ обычно служит
эмиттерный повторитель (ЭП), обеспечивающий требуемую нагрузочную
способность всей схемы (т. е. малое выходное R ОУ). Т. к. коэффициент
усиления по напряжению ЭП близок к 1, то для достижения нужного
значения Ки ОУ в операционных усилителях применяются дополнительные
усилительные каскады, которые включаются между дифференциальным
каскадом и ЭП. Поэтому ОУ подразделяются на двух и трёхкаскадные.
Е
Неинвертирующий ОУ с обратной связью
В зависимости от того, на какой вход ОУ воздействует входной сигнал,
различают три типа ОУ: инвертирующий, неинвертирующий и
дифференциальный.
Для улучшения параметров усилительных устройств применяют ОУ с
обратной связью.
iвх
Uвых
А
5
Uвх
R2
R1
Uвх
Uвых
В
–5
Uoc
Рис.11.1
Т. к. Кu ОС  Кн, передаточная характеристика ОУ с обратной связью
имеет достаточную область линейного усиления.
Uoc = Uвых (R1/(R1 + R2)) = Uвых ,
где  = R1/(R1 + R2)
Uвых = Кu(Uвх – Uoc) = Кu(Uвх –  Uвых)
Кu ОС = Uвых/ Uвх = Кu /(1 + Кu )  Кu
(1 – 3)
Отрицательная ОС уменьшает коэффициент усиления, т. к. на входе
усилителя действует не напряжение Uвх, а меньшее значение Uвх – Uoc. Так
как, в ОУ коэффициент усиления по напряжению Кu очень велико, то из
(1 – 3) при Кu  , получаем:
Кu ОС = 1/  = (R1 + R2) /R1, т. е.
Кu ОС определяется отношением сопротивлений и т. о. введение
обратной отрицательной связи (ООС) позволяет стабилизировать
коэффициент усиления. Если Кu уменьшить, уменьшается значение Uвых и
Uoc, возрастает разница Uвх – Uoc, что приводит к возрастанию Uвых.
Инвертирующий ОУ с обратной связью
R2
iвх
R1
iос
Uк
Uвх
Uвых
Рис.11.2
При подаче сигнала на
инвертирующий
вход
при
усилении изменяется полярность
сигнала на противоположную.
Считаем
на
линейном
участке
передаточной
характеристики ОУ напряжение
между его входами U = 0, тогда
Uвх = iвх R1 = i R1, т. к.
Uвых = iос R2 = – i R2.
Rвх  , iвх = – iос = i.
Коэффициент усиления будет
Кu ОС = Uвых/ Uвх = – R2 /R1
Знак (– ) указывает, что полярности входного и выходного напряжений
противоположны.
Uвых
10
Uвых.max
5
– 0,2 – 0,1
–5
–10
0,1 0,2
Uвх
– Uвых.max
Рис.11.3
Дифференциальный усилитель
Здесь
сигналы
подаются на входы (+) и (–).
Напряжение на выходе ОУ
равно алгебраической сумме
напряжений каждого из
входов.
Rо
R1
Uвх2
R2
Uо
Uвх1
Uвх (+)
Rн
Uвых
R3
Рис.11.4
Uвых = Uвх2 (R3/( R2 + R3)) (1 + Rо/R1) – Uвх1(Rо/R1)
R3/( R2 + R3) = Кн неин.
Rо/R1 = Кин.
В частном случае R2 = R3 и Rо = R1, получим Uвых = Uвх2 – Uвх1, т. е.
осуществляет вычитание входных напряжений.