Filière : Génie Informatique (GI)- S1
Module : Architecture des ordinateurs
et langage machine
Année universitaire : 2020/2021
Elément 1 :
Architecture des ordinateurs
Ecole Supérieure de
Technologie - Kenitra
Univ. Ibn Tofail
Contrôle Continu de la Session d’Automne
(Durée :1h30)
Exercice 1 : (2 Points)
Soit l’architecture d’une machine munie d’un processeur dont le modèle est le suivant :
1. Nommer les différentes parties : 1, 2, 3, 4, 5 et 6.
(1.5 pts)
2. Il s’agit de quel modèle ? Justifier votre réponse.
(1 pt)
Il s’agit du modèle de Von Neumann. Car le processeur communique avec une seule
mémoire (les deux mémoires étaient fusionnées en une seule mémoire).
Pr. KORCHIYNE Redouan
1
Pour bien comprendre :
L'architecture de Von Neumann :
Ces deux mémoires sont reliées au processeur par un bus unique, on a une architecture
Von Neumann. Avec l'architecture Von Neumann, tout se passe comme si les deux
mémoires étaient fusionnées en une seule mémoire. Une adresse bien précise va ainsi
correspondre soit à la mémoire RAM, soit à la mémoire ROM, mais pas aux deux.
Quand une adresse est envoyée sur le bus, les deux mémoires vont la recevoir mais une seule va
répondre.
L'architecture Harvard
Si ces deux mémoires sont reliées au processeur par deux bus séparés, on a une architecture
Harvard. L'avantage de cette architecture est qu'elle permet de charger une instruction et une
Pr. KORCHIYNE Redouan
2
donnée simultanément : une instruction chargée sur le bus relié à la mémoire programme, et une
donnée chargée sur le bus relié à la mémoire de données.
Sur ces architectures, une adresse peut correspondre soit à la ROM, soit à la RAM : le processeur
voit bien deux mémoires séparées.
Exercice 2: (6 Points)
Soit des entiers signés codées sur n bits (en complément à deux).
1. Quelle est la plus grande valeur positive représentable et l’intervalle de ces valeurs ?
La plus grande valeur est : + (2n-1 – 1)  (intervalle : de 0 à +(2n-1 – 1) )
Rappel :
Représentation des nombres entiers relatifs signés :
Pr. KORCHIYNE Redouan
3
Pour coder en binaire les nombres relatifs signés, il faut réserver une partie des codes
binaires disponibles (2n pour un codage sur n bits) aux entiers positifs, et l’autre partie aux
nombres négatifs.
2. Quelle est la plus petite valeur négative représentable et l’intervalle de ces valeurs ?
La plus petite valeur est : - 2n-1  (intervalle : de -1 à - 2n-1)
3. Pour n = 8, déduire les réponses de 1) et 2).
La plus grande valeur est : + (27 – 1) = + 127 (intervalle : de 0 à +127)
La plus petite valeur est : - 27 = - 128 (intervalle : de -1 à -128)
4. Donner le codage de + 20 et de −20. Justifier votre réponse.

Le codage de + 20 :
D’après la table de puissance :
27 = 128 26 = 64
25 = 32
0
0
0
24 = 16
1
23 = 8
0
22 = 4
1
21 = 2
0
20 = 1
0
Alors : + 20 0 0010100
 Le codage de - 20 :
Pour coder un nombre négatif, il faut complémenter le code binaire naturel de sa valeur
absolue et lui ajouter 1 :
Notre cas :
Alors : - 20 1 1101100
Rappel :
 Le nombre de bits doit être défini dans la règle : un nombre négatif n’aura pas le même
code sur 8bits et 12bits
Exemple : -3710 = 1101 10112 = 1111 1101 10112
 Le chiffre binaire de poids fort représente le signe du nombre :
0 = nombre positif ; 1 = nombre négatif
5. Quelles sont les valeurs décimales des nombres signés 01001001 et 11111100 ?
01001001 = 20 + 23 + 26 =1 + 8 + 64 = + 73
11111100 = (Comp à 1 de : (11111100) + 1) = - 4
Pr. KORCHIYNE Redouan
4
6. Additionner 01111000 et 00010100. Comment interpréter le résultat ?
01111000 une valeur positive  120
00010100 une valeur positive 20
On a : 120+20=140
Tandis que : 01111000+00010100=10001100  une valeur négative -116
 Somme de deux valeurs positives donne une valeur négative.
 Il s’agit d’un dépassement de capacité (Overflow)
Exercice 3: (5 Points)
Soit un circuit d’allure suivante :
1. Trouver les deux fonctions de ce circuit C et D.
Les deux fonctions :
2. À partir de ces fonctions, donner les tables de vérité de C et D.
La table de vérité de C :
La table de vérité de D :
3. Faire une conclusion pour ces deux tables.
Pr. KORCHIYNE Redouan
5


Les circuits de la fonction D sont équivalents au circuit de la fonction AND :
Les circuits de la fonction C sont équivalents au circuit de la fonction OU-Exclusive
ou XOR :
Pr. KORCHIYNE Redouan
6
Exercice 4: (7 Points)
La mémoire d’un système à processeur est constituée d’un assemblage de plusieurs circuits
mémoires, comme celui représenté sur la figure ci-dessous. La taille d’une mémoire est exprimée
en Kilos (1Kilo, noté 1K=210=1024(10)).
1. Définir et citer le rôle des proches suivantes : Ai, Dj, CS, WE, OE.
(1 pts)
 Ai : les lignes du bus d’adresse
 Dj : les lignes du bus de données
 CS (Chip Select) : son rôle est de sélectionner un des boitiers : pour un boitier
donné, cette entrée autorise la lecture ou l’écriture.
 WE (Write Enable) : Active l’écriture.
 OE (Output Enable) : Active la lecture.
2. Quelle est la signification des barres sur les broches (CS, WE, OE) ?
(1 pts)
Les barres : signifient que les commandes sont activées en inverse.
3. Déterminer la capacité de ce boîtier en Ko.
(1 pts)
La taille de bus d’adresses ( A0, …, A11) est 12 fils
La taille de bus de données ( A0, …, A7) est 8 fils
La capacité de ce boitier en Ko : C = 212 Mots = 212x8bits = 22 x 210 Octets = 4 Ko
4. Quelle est la taille des mots mémoire ?
(1 pts)
La taille des mots mémoires dépend de la taille de bus de données. Le bus de données a 8
fils (A0, …, A7).
Alors la taille des mots mémoires est 8bits = 1 Octet.
5. En assemblant deux boîtiers de ce type. Comment réaliser (dessin) un espace mémoire de
4K mots de 16 bits ?
(1 pts)
Pr. KORCHIYNE Redouan
7
6. Pour couvrir un espace mémoire de 8K mots de 16 bits en supposant que le bus des
données est de taille de 16 bits.
a. Quelle la capacité de ce nouveau boîtier en bits ?
(1 pts)
10
3
10
4
17
La capacité de ce mémoire : C = 8K mots = 8 x 2 x 16 bits = 2 x 2 x 2 bits = 2 bits.
b. Quelle est la taille de bus d’adresse nécessaire ?
(1 pts)
10
3
10
On a la capacité de ce mémoire : C = 8 x 2 x 16 bits = 2 x 2 x 16 bits
Puisque le bus des données est de taille de 16 bits.
Alors, la capacité devient : C = 213 x 16 bits
On trouve que la taille de bus d’adresse nécessaire est 13 bits.
Pr. KORCHIYNE Redouan
8