Práctica N°4
MANEJO DEL CI SUMADOR ARITMÉTICO BINARIO
Alex De La Torre
Adel5@est.ups.edu.ec
Fabricio Ortiz
fortizt@est.ups.edu.ec
Ing. Luis Tipan. Msc
Departamento de Ingeniería Eléctrica
Universidad Politécnica Salesiana
Quito-Ecuador
Universidad Politécnica Salesiana
Quito-Ecuador
Abstract.- In the present practical practice, he analyzes the
application of the 74LS283 integrated circuit. Which serves to
implement the digital adder-subtractor with the visualization
of said sum by displaying a common type with its respective
decoder type 74LS87 and in turn the display of the negative sign
if the carry is logical 1 will be displayed said sign.
Keywords— Circuito integrado,display, decodificador.
Resumen.- En la presente práctica analizaremos la
aplicación del circuito integrado 74LS283. La cual nos
permitirá implementar el sumador-restador digital con
la visualización de dicha suma mediante display de tipo
ánodo común con su respectivo decodificador tipo
74LS47 y a su vez la visualización del signo negativo si el
acarreo es 1 lógico se visualizara dicho signo.
I.
Este circuito integrado es de tipo Sumador binario
completo de 4 bits, con acarreo. TTL
En electrónica un sumador es un circuito lógico que calcula
la operación suma. Podemos decir que en los computadores
modernos se los encuentra en lo que se denomina Unidad
aritmético lógica (ALU). Generalmente estos CI realizan las
operaciones aritméticas en código binario decimal o BCD
exceso 3, por regla general los sumadores emplean el sistema
binario. En los casos en los que se esté empleando un
complemento a dos para representar números negativos el
sumador se convertirá en un sumador- restador. Las entradas
son A, B, Cin que son las entradas de bits A y B, y Cin es la
entrada de acarreo. Por otra parte, la salida es S y Cout es la
salida de acarreo. El sumador completo de 4 bits es una
concatenación de 4 sumadores binarios completos de 1 bit,
la concatenación se realiza a través de los terminales de
acarreo saliente (Cin) y acarreo entrante (Cout).
INTRODUCCIÓN
E
n la presente practica se procede a realizar la
implementación de un circuito digital en la cual se
ingresara dos números y se visualizara en un display
correspondiente a cada uno de los ingresos de tipo ánodo
común de cada uno de estos ingresos y mediante la
implementación de un CI 74LS283 (sumador completo) se
podrá obtener la suma de estos números ingresados
anteriormente, a través de un diseño de compuertas lógicas
se desarrollará la implementación de la resta binaria
mediante la implementación de complemento A2. Adicional
a este se observara el signo de acarreo si este fuera el caso de
nuestra resta.
II. OBJETIVOS.
Objetivo general.
- Controlar y visualizar con un CI integrado 74LS283
Sumador Aritmético Binario, y mediante el empleo
de decodificador BCD a 7 segmentos la suma-resta
y visualización de dos números de 4 BITS.
III. MARCO TEÓRICO.
3.1 74LS283
Fig. 1 Representación de in CI 74LS283
Como podemos observar en la fig.1 tenemos los diferentes
pines de entrada y salida, sean de ingresos de los numeros A
y B Las salidas de sumatorias de uno a cuatro el acarreo de
ingreso y salida y su respectiva alimentacion al circuito.
Cave mencionar que los pines 4-1-15-11 iran conectados al
decodificador correspondiente.
3. 2 Decodificador 74LS47
El decodificador tiene como objetivo recibir en su entrada el
número que será visualizado en el mediante un display. Este
posee 7 salidas, una para cada segmento. Para un valor de
entrada, cada salida tomara un estado determinado (activada
o desactivada).
La entrada consiste en 4 pines donde el decodificador recibe
los números binarios. Podemos ingresar valores de 0 a 9 en
formato binario.
Entre sus principales características podemos mencionar los
siguientes:
- Producto: Decodificador / demultiplexor.
- Familia lógica 74LS.
- Número de líneas (entrada / salida): 04.07
- Tensión de alimentación - Max: 5,25 V
- Tensión de alimentación - Min: 4,75 V
- Temperatura de trabajo máxima: + 70 C
- Temperatura de trabajo mínima: 0 C
- Número de líneas de entrada: 4
- Número de líneas de salida: 7
Fig. 4 Conexión de un decodificador tipo 74LS47 con un display
ánodo común
3.3 Compuertas EX-OR
Este circuito nos entrega 4 puertas EX-OR para lo cual
debemos brindar 2 entradas por cada compuerta a ser
utilizada. El circuito integrado 7486 uno de los usos que
podemos darle en la práctica es de circuito semi sumador, el
bit de acarreo lo podemos implementar añadiendo en
paralelo con las entradas una puerta AND.
Los pines de alimentación son el pin 14 Vcc y 7 GND.
Fig. 2 representacion de un Decodificador 74LS47
3.3 Display Ánodo común.
El display 7 segmentos es un componente electrónico
utilizado para representar visualmente números y letras, es
de gran utilidad dado su simpleza para implementar en
cualquier
proyecto
electrónico.
Está compuesto por 7 dispositivos lumínicos (Led) que
forman un “8”, de esta forma controlando el encendido y
apagado de cada led, podremos representar el numero o letra
que necesitamos.
En los display de tipo ánodo común el punto de referencia
es Vcc (5v)
Fig. 5 Representación del CI 74LS86
IV. MARCO PROCIDIMENTAL.
4.1 IMPLEMENTACION DEL CIRCUITO
SUMADOR -RESTADOR.
Para la implementación del circuito sumador- restador se
utilizó el software proteus en el cual se realiza la simulación
del circuito, tras varias rectificaciones el circuito final resulta
de la siguiente manera:
Fig. 3 Representación de la conexión de un display tipo anodo
común
correspondiente para realizar l suma con la salida de una
multiplicación a la cual le denominamos signo, el resultado
de esta realizaremos al ingreso del sumador 2 en la cual
obtenemos nuestra suma o resta respectivamente.
4.2 DISEÑO DE SIGNO
Para la obtención del signo implementamos el siguiente
circuito:
Fig. 6 Implementación de la resta
Para la cual su tabla de verdad será la siguiente:
C4
Co
Signo
0
0
0
0
1
1
1
0
0
1
1
0
Donde la ecuación lógica del signo es la siguiente:
Co’C4
Donde C4 representan el carrie, mientras Co representa el
ingreso de la operación en la cual trabajara el circuito
elaborado.
La tabla de verdad del sumador está estructurada de la
siguiente manera:
A
B
Cin
(acarreo
inicial)
S
(sumador)
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
Fig. 7Implementación de la suma
Co
(acarreo
salida)
0
0
0
1
0
1
1
1
La ecuación lógica del sumador nos quedara de la siguiente
manera:
Carrie de salida:
Co=a’bc+abc’+abc’+abc
Co=ab+c(a⊗ 𝑏)
Fig. 8 Implementacion de la resta con visualización del signo
Sumador:
Cabe mencionar que en la implementación de nuestro
circuito se controla mediante un dip switch la operación
con la cual se operara (suma o resta)
Podemos mencionar que en nuestro circuito implementado
se utilizan 4 decoficicadores para visualizar los dígitos
ingresados como el resultado de la operación reliazada,
además de esto utilizaremos las compuertas lógicas x-or
para negar la suma de las entrada entre las valores de B y
la línea que sale de la operación elegida en el dip switch
correspondiente a la operación algebraica elegida. De la
salida de esta operación se procede a ingresar al sumador
74LS283 con los ingresos de el valor de A y a su vez de la
salida de este se ingresara a una compuerta x-or
S=a’b’c+a’bc’+ab’c’+abc
S=c(a’b’+ab)+c’(a’b+ab’)
S=c(a⊗b)’+c’(a⊗b)
S= c⊗(a⊗b)
La tabla de verdad del restador está estructurada de la
siguiente manera:
VIII. REFERENCIAS
[1]
A
B
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
Cin
(acarreo
inicial)
D
(restador)
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
Ci+1
(acarreo
ingreso
compl. a2)
0
1
1
1
0
0
0
1
D= a’b’c+a’bc’+ab’c’+abc
D=c(a’b’+ab)+c’(a’b+ab’)
D=c(a⊗b)’+c’(a⊗b)
D= c⊗(a⊗b)
El acarreo implementando complemento a2
Ci+1=a’b’c+a’bc’+a’bc+abc
Ci+1=a’b+c(a⊗b)’
V. ANÁLISIS Y RESULTADOS.
ANEXOS DEL INFORME.
VI. CONCLUSIONES.
-
-
-
-
-
La implementación del circuito fue una tarea
compleja por lo cual fue necesario rediseñar al
menos tres veces la etapa de resta con resultados
negativos.
El circuito que se utilizó como base presentaba una
falla de lógica poco perceptible y averiguarla tomó
un tiempo considerado.
Debido a la limitación de diseño, hay que recalcar
que en la realidad se vale de microprocesadores y
compuertas más sofisticadas que ayudan a diseñar
el circuito con los mismos fines de manera más
simplificada y práctica.
Para armar el circuito sumador restador utilizamos
la compuerta 74LS283 el cual nos permite obtener
las sumas algebraicas de los números ingresados.
Los circuitos sumadores a pesar de resolver un
problema simple de aritmética, son un elemento
muy útil y base para programar subsiguientes
circuitos de memorias y procesadores numéricos de
datos.
RECOMENDACIONES
VII.
-
-
Debemos revisar que los diferentes
elementos a utilizarse en nuestro circuito
que estén en perfectas condiciones debido
a que si un pin de los mismos esta en malas
condiciones esto afectara en la salida
esperada.
Debemos realizar las conexiones de
manera correcta para que el circuito
implementado funcione en perfectas
condiciones.
[2]
[3]
P. Not, P. Nand, and P. Nor, “Puertas Lógicas
Contenidos.”
U. de Santander, “COMPUERTAS logicas,” Sist.
Gest. Estud., p. 1, 2012.
C. Integrados et al., “Electronica Digital 3
Electronica Digital 3,” pp. 1–8.
IX. ANEXOS.