TEKNISKA HÖGSKOLAN I LINKÖPING
Tentamen i kursen
Datorarkitektur - TDTS 52, 1999-06-01, kl. 09-13
Institutionen
för datavetenskap
Du kan
skriva på svenska eller engelska!
Petru
Eles
Tentamen i kursen
Datorarkitektur - TDTS 52
1999-06-01, kl. 09-13
Hjälpmedel:
Inga.
Poänggränser:
Maximal poäng är 30. Fallstudierna ger maximalt 10 poäng.
För godkänt krävs sammanlagt 22 poäng.
Resultat anslås:
Senast 1999-06-15 på IDAs anslagstavla för tentamensresultat.
Jourhavande lärare:
Petru Eles, tel 28 13 96
Good luck !!!
Tentamen i kursen Datorarkitektur - TDTS 52, 1999-06-01, kl. 09-13
Du kan skriva på svenska eller engelska!
1.
Why is the memory system of a computer organized as a hierarchy?
What are the basic elements of a memory hierarchy? Illustrate with a figure.
(2p)
1.
Varför är minnet i en dator organiserat hierarkiskt?
Vilka är grund elementen i en minneshierarki? Illustrera med hjälp av en figur.
(2p)
2.
2.
3.
3.
4.
4.
5.
5.
Unified caches and separate data and instruction caches: draw a picture for each of the two
alternatives and comment on advantages and disadvantages.
(3p)
Förenade (sammanslagna) cachar och separata data- och instruktionscachar: rita en figur för
varje av de två alternativen och kommentera fördelar och nackdelar.
(3p)
We have studied three techniques for solving data transfer to/from I/O devices: programmed
I/O, interrupt-driven I/O, and direct memory access. How do they work? Compare.
(3p)
Vi har studerat tre tekniker för att hantera dataöverföringen till/från I/O enheter: programmerad I/O, avbrottsdriven I/O, och “direct memory access”. Hur fungerar de? Jämför.
(3p)
Explain how indirect and indexed addressing can be combined: preindexing and postindexing.
(2p)
Förklara hur indirekt och indexerad adressering kan kombineras: preindexing och postindexing.
(2p)
What is a data hazard in a pipelined unit? Illustrate by an example and show how penalties
are produced (consider a 6 stages pipeline). How can this penalty be reduced with the forwarding technique (draw figures which illustrate the pipelined executions without and with
forwarding)?
(3p)
Vad är data hazard i en “pipelined” enhet? Illustrera med ett exempel och visa hur straff skapas (anta en 6 stegs “pipeline”). Hur kan detta straff reduceras med “forwarding technique”
(rita figurer som illustrerar den “pipelinade” exekveringen utan och med “forwarding”)?
(3p)
Tentamen i kursen Datorarkitektur - TDTS 52, 1999-06-01, kl. 09-13
Du kan skriva på svenska eller engelska!
6.
Consider the following sequence:
TARGET
6.
SUB
R4,R3
R4 ← R4 - R3
SUB
#2,R1
R1 ← R1 - 2
BEZ
TARGET
MOVE R1,R6
R1 ← R6
-------------------------
Transform this sequence for a machine with delayed branching.
Show how the original sequence and the transformed one are executed in a six stages pipelined CPU, and illustrate the reduction of the delay (draw a figure which illustrates the corresponding pipelined execution).
(3p)
Seqvensen ovan är given.
Transformera denna sekvens till en maksin med fördröjd branching.
Visa hur den givna och den transformerade sekvensen exekveras i en sex stegs “pipelined”
processor, och illustrera hur fördröjningen reduceras (rita en figur som illustrerar motsvarande “pipelined” exekvering).
(3p)
7.
Dynamic branch prediction with a two-bit scheme. How does it work?
Illustrate with the case of a loop like the one below:
---------------LOOP
------------------------------BNZ LOOP
---------------7.
Dynamisk “branch” förutsägelse med ett två-bitars schema. Hur fungerar det?
Illustrera med en loop som den ovan.
(3p)
8.
8.
The design of RISC architectures is based on certain characteristics of typical programs
which are frequently used. Enumerate at least five such characteristics of programs.
(2p)
Designen av RISC arkitekturer är baserad på karaktärsdrag av typiska program som används
ofta. Räkna upp minst fem sådana karaktärsdrag av programmen.
(2p)
Tentamen i kursen Datorarkitektur - TDTS 52, 1999-06-01, kl. 09-13
Du kan skriva på svenska eller engelska!
9.
Data dependencies:
Enumerate the three types of data dependencies and give an example for each.
(3p)
9.
Databeroende:
Räkna upp tre typer av databeroende och ge ett exempel för varje.
(3p)
10. Explain the following two policies for instruction execution in superscalar architectures:
a) in-order issue with in-order completion;
b) out-of-order issue with out-of-order completion.
(2p)
10. Förklara följande två strategier för instruktions exekvering i en superskalär arkitektur:
a) in-order issue med in-order completion;
b) out-of-order issue med out-of-order completion.
(2p)
11. What is the advantage of a CPU architecture with three internal buses, compared to one with
one single internal bus?
(2p)
11. Vad är det för fördel med en dator arkitektur med tre interna bussar, jämfört med en med en
enda intern buss?
(2p)
12. What is a vector processor? Is it a parallel computer?
Why yes? Why not?
(2p)
12. Vad är en vektor processor? Är det en parallell dator?
Varför? Varför inte?
(2p)