TEKNISKA HÖGSKOLAN I LINKÖPING
Tentamen i kursen
Datorarkitektur - TDTS 52, 1998-06-09, kl. 9-13
Institutionen
för datavetenskap
Du kan
svara på svenska eller engelska!
Petru
Eles
Tentamen i kursen
Datorarkitektur - TDTS 52
1998-06-09, kl. 9-13
Hjälpmedel:
Inga.
Poänggränser:
Maximal poäng är 30. Rapporten om fallstudierna ger maximalt 10 poäng.
För godkänt krävs sammanlagt 22 poäng.
Resultat anslås:
Senast 1998-06-22 på IDAs anslagstavla för tentamensresultat.
Jourhavande lärare:
Petru Eles, tel 28 13 96
Good luck!!!
Tentamen i kursen Datorarkitektur - TDTS 52, 1998-06-09, kl. 9-13
Du kan svara på svenska eller engelska!
1.
1.
2.
2.
3.
3.
4.
a)
b)
Which are the main characteristics of the two mapping algorithms for cashe memories: direct
and associative? Illustrate with a figure for each one. (3p)
Vilka är huvuddragen för de två mappningsalgorithmerna för cacheminnen, direct och
associative. För varje algoritm, illustrera med hjälp av en figur. (3p)
Which is the main disadvantage of programmed I/O? How does interrupt driven I/O solve
this disadvantage? (2p)
Vilken är den huvudsakliga nackdelen med programmerad I/O (programmed I/O)? Hur löser
avbrottsdriven I/O (interrupt driven I/O) detta problem? (2p)
Which is the main idea of memory management with paging? How does it solve memory
fragmentation? (2p)
Vad är den huvudsakliga iden med minneshantering med paging? Hur löser det minnesfragmentering (memory fragmentation)?(2p)
We have identified four types of machine instructions; which are these four types?
Consider the instruction sequence below, executing an input operation followed by two other
instructions. SIN is the address of a control flag associated with a keyboard; DATAIN is the
address of an 8 bit buffer register, associated with the same keyboard; VALUE is the address
of a memory location.
RDWAIT TESTIO SIN
input operation
BEZ
RDWAIT
IN
R1,DATAIN
STORE
R1,VALUE
ADD
#5,R1
}
Specify for each of the 5 instructions of which type it is. (3p)
4.
a)
b)
Vilka fyra olika typer av maskininstruktioner har vi identifierat?
Givet instruktionerna nedan, dessa exekverar en in (input) operation följt av två andra
instruktioner. SIN är adressen till en kontrollflagga för tangentbordet; DATAIN är adressen
till en 8 bitars buffer register för tangenbordet; VALUE är adressen till en plats i minnet.
RDWAIT TESTIO SIN
input operation
BEZ
RDWAIT
IN
R1,DATAIN
STORE
R1,VALUE
ADD
#5,R1
}
För varje av de fem instruktionerna specificera dess typ. (3p)
Tentamen i kursen Datorarkitektur - TDTS 52, 1998-06-09, kl. 9-13
Du kan svara på svenska eller engelska!
5.
5.
6.
6.
7.
7.
8.
8.
The PowerPC has a simple unconditional branch instruction for subroutine call, which saves
the return address into a so called “link register”. What is the disadvantage of this simple solution? How is it solved in other architectures?(2p)
PowerPCn har en enkel ovillkorlig branch instruktion (instruction) för subrutin (subroutine)
anrop, som sparar återhopps adressen (return address) i ett så kallat “link register”. Vad är
det för nackdelar med en sådan enkel lösning? Hur är det löst i andra arkitekturer? (2p)
Explain how indirect and indexed addressing can be combined: preindexing and
postindexing. (2p)
Förklara hur indirekt (indirect) och indexerad (indexed) adressering kan kombineras:
preindexing and postindexing.
Consider a sequence of eight instructions and show how it passes through a four and six
stage pipeline respectively (draw a figure for each of the two situations). How many clock
cycles are needed in each case? In which case is the execution time of the sequence shorter?
Can we conclude that an increasing number of stages always provides increasing
performance? Bring arguments. (Consider that no hazards occur). (3p)
Anta att en sekvens av åtta instruktioner passerar genom en fyra respektive sex stegs pipeline
(rita en figur för båda fallen). Hur många klockcykler behövs i varje fall? I vilket fall får man
den kortaste exekveringstiden? Kan man dra slutsatsen att fler steg i pipelinen ger högre
hastighet (performance). Motivera. (Anta att inga hazards inträffar). (3p)
a)
b)
c)
Describe the strategy for static branch prediction depending on the branch direction.
Describe the strategy for dynamic branch prediction with an one-bit scheme.
Compare how the two approaches work in the case of a loop like the one below:
---------------LOOP- - - - - - - - - - - - - - - ---------------BNZLOOP
---------------(4p)
a)
Beskriv strategin statisk branch prediction som använder branch direction.
b)
Beskriv strategin dynamisk branch prediction som använder en-bits schema
(one-bit scheme).
c)
Jämför hur de båda metoderna fungerar i exemplet nedan:
---------------LOOP- - - - - - - - - - - - - - - ---------------BNZLOOP
---------------(4p)
Tentamen i kursen Datorarkitektur - TDTS 52, 1998-06-09, kl. 9-13
Du kan svara på svenska eller engelska!
9.
9.
What are the main characteristics of RISC architectures? (2p)
Vad är karakteristiskt för en RISC arkitektur?
10.
a) Give an example with output dependency and another one with antidependency. Show how
they can be solved by register renamimg.
b) Which data dependencies have to be considered by a superscalar CPU using:
- in-oder issue with in-order completion?
- out-of-order issue with out-of-order completion?
(3p)
10.
a) Ge ett exempel på output dependency och ett med antidependency. Visa hur de problemen
kan lösas med hjälp av register renamimg.
b) Vilka databeroenden (data dependencies) måste en superskalär (superscalar) CPU ta hänsyn
till om man använder:
- in-oder issue med in-order completion?
- out-of-order issue med out-of-order completion?
(3p)
11. What is the basic idea behind microprogrammed control? (2p)
11. Vilken är den grundläggande idén bakom mikroprogrammerad kontroll (microprogrammed
control)? (2p)
12. Both vector processors and array processors are specialized to operate on vectors. What is
the main difference between them? (2p)
12. Både vektorprocessorer (vector processors) och array processors är specialiserade för
vektorberäkningar. Vilken är den huvudsakliga skillnaden mellan dem? (2p)