Fundamentos de Electrónica (2º GIERM)
Tema 5
Transistores de efecto de campo FET
Índice
1.
Introducción........................................................................................................................................................................... 89
2.
El transistor MOS de efecto de campo MOSFET ...................................................................................................... 90
2.1. Estructura ............................................................................................................................................................................... 90
2.2. El MOSFET como interruptor controlado .................................................................................................................. 90
2.3. Modelos de gran señal y curvas características ...................................................................................................... 91
2.4. Símbolos eléctricos ........................................................................................................................................................... 101
2.5. El MOSFET como fuente de corriente controlada ................................................................................................ 102
2.6. El MOSFET como resistencia variable ....................................................................................................................... 103
2.7. Hojas de características................................................................................................................................................... 104
3.
Polarización del transistor MOSFET ..........................................................................................................................107
3.1. Polarización básica ............................................................................................................................................................ 107
3.2. Polarización por retroalimentación ........................................................................................................................... 110
3.3. Polarización mediante divisor de tensión ............................................................................................................... 111
4.
El transistor de efecto de campo de unión JFET ................................................................................................... 112
4.1. Estructura y símbolos eléctricos ................................................................................................................................. 112
4.2. Modelo de gran señal y curvas características ......................................................................................................112
4.3. Características de saturación ........................................................................................................................................ 117
4.4. Características de catálogo ............................................................................................................................................ 118
5.
Polarización del transistor JFET .................................................................................................................................. 120
5.1. Configuración de polarización fija .............................................................................................................................. 120
5.2. Configuración de autopolarización............................................................................................................................. 122
5.3. Configuración de polarización mediante divisor de tensión ........................................................................... 124
88
Fundamentos de Electrónica (2º GIERM)
1. Introducción
En los transistores de “efecto de campo” la corriente que atraviesa el dispositivo es creada por un determinado
campo eléctrico, y controlada a su vez por un segundo campo eléctrico perpendicular al anterior (de ahí el
nombre de “efecto de campo”). Existen varios tipos de transistores que responden a este modo de
funcionamiento; entre los más comunes están el JFET (Junction Field Effect Transistor) y el MOSFET (MetalOxide-Semiconductor Field Effect Transistor). El transistor MOSFET es, hoy en día, el más utilizado en la
electrónica integrada, con bastante diferencia con respecto al resto, siendo el dispositivo sobre el que se
fundamenta la tecnología CMOS, la más usada en la actual electrónica digital.
A diferencia del BJT, todos los transistores de efecto de campo son dispositivos unipolares, donde la corriente
está formada prácticamente en su totalidad por portadores mayoritarios. Además, pueden ser considerados
como una fuente de corriente controlada por un campo eléctrico (Figura 1). El primero de los campos
eléctricos origina la corriente i2, mientras que la tensión de control V1 proporciona el segundo de los campos.
Figura 1: Modelo eléctrico de fuente de corriente dependiente de tensión.
La importancia de este tipo de transistores radica en que:
-
-
-
Se consiguen altas densidades de integración. Es decir, el transistor MOS puede construirse utilizando
estructuras que ocupan muy poca área, pudiéndose incluir muchos millones de estos dispositivos en
circuitos integrados de varios milímetros cuadrados. Con los actuales procesos de fabricación, las
dimensiones mínimas que pueden tener los dispositivos integrados son inferiores a los 100
nanómetros.
Bajo consumo. El transistor MOS integrado disipa potencias del orden del microwatio. Este hecho
permite que un circuito con miles de estos transistores pueda ser alimentado con baterías portátiles,
sin necesidad de cambiarlas durante largos periodos de tiempo. Un ejemplo son las calculadoras de
bolsillo, alimentadas durante años con la misma pila y con una gran potencia computacional.
Procesos de fabricación baratos. A diferencia de las tecnologías bipolares, y debido a la simplicidad de
la estructura del transistor MOS, la tecnología de fabricación de estos últimos es más barata.
Al finalizar este capítulo, el alumno debe ser capaz de:
-
Explicar las estructuras de ambos transistores, MOSFET y JFET, así como los mecanismos físicos que
intervienen en ellos.
Interpretar las distintas relaciones existentes entre las tensiones aplicadas entre los terminales de un
transistor FET y las corrientes que circulan por él.
Aplicar los diferentes modelos usados para resolver problemas sencillos donde intervengan
transistores FET y BJT, diodos, fuentes y elementos pasivos como resistencia, condensadores, etc....
Utilizar la información incluida en las hojas de catálogos de los transistores FET para la resolución de
problemas y para deducir su comportamiento.
89
Fundamentos de Electrónica (2º GIERM)
2. El transistor MOS de efecto de campo MOSFET
2.1. Estructura
El MOSFET es un transistor de efecto de campo de 4 terminales. Las siglas MOS hacen referencia a la estructura
Metal-Óxido-Semiconductor que caracteriza a este tipo de transistor. La estructura parte de un sustrato tipo
p (o n) sobre el cual se hacen crecer dos pozos de material tipo n (o p) fuertemente dopado, llamados Drenador
y Fuente. Sobre la zona que separa ambos pozos se hace crecer una fina capa de Óxido de Silicio, y sobre ésta
una de metal (generalmente Aluminio).
En la Figura 2a se representa la estructura del dispositivo derivada de un sustrato tipo p mientras que en la
Figura 2b se representa uno con sustrato tipo n. El primero de ellos recibe el nombre de MOSFET de canal n y
el segundo MOSFET de canal p. Los terminales conectados a cada uno de los pozos se denominan “Drenador”
(drain) y “Fuente” (source) y aquellos al sustrato y al metal reciben el nombre de “Sustrato” (bulk) y “Puerta”
(gate).
Fuente
Puerta
G
S
N+
Drenador
D
N+
Fuente
Puerta
S
G
Drenador
P+
D
P+
P
N
B
Sustrato
B
Sustrato
Si (n+)
Al
Si (n)
Al
Si (p)
Si 02
Si (p+)
Si 02
a)
b)
Figura 2: Estructura del transistor MOSFET a) de canal n y b) de canal p.
2.2. El MOSFET como interruptor controlado
Para estudiar el funcionamiento del transistor MOSFET se partirá de un dispositivo de canal n (sustrato p). En
primera aproximación, igual que se planteó para el transistor BJT, el MOSFET puede ser considerado como un
interruptor controlado que bloquea o permite el paso de corriente en función de una señal de mando.
Las muestran a un MOSFET de canal n con una tensión aplicada entre los terminales de drenador y fuente VDS
> 0, con objeto de hacer circular una corriente ID desde el drenador a la fuente. En el terminal de puerta se
aplica una tensión VGS, que actúa como señal de mando para abrir o cerrar el paso a la corriente ID.
Dado que hay dos uniones pn enfrentadas (una de ellas polarizada en inversa), que hacen que el camino entre
drenador y fuente funcione como una resistencia de valor muy alto (Megaohmios) y la corriente de drenador
será nula (ID = 0). Si la tensión VGS es menor que un cierto valor umbral (VGS < VT) entre el drenador y la fuente
no existe canal conductor, la corriente ID es nula, y el transistor actúa como un interruptor abierto (Figura 3a).
Dado que la estructura MOS se asemeja a una capacidad, una tensión de puerta VG positiva respecto a la
fuente inducirá una carga positiva en la capa metálica que hay encima del óxido, y la misma carga, pero
90
Fundamentos de Electrónica (2º GIERM)
negativa, debajo del óxido. Si la tensión VGS es mayor que la umbral (VGS > VT) se conseguirá tener la suficiente
carga negativa (electrones) como para considerar que el semiconductor, justo debajo del óxido, ha cambiado
de carácter p a carácter n. Se dice entonces que en esa zona el material ha entrado en inversión o, lo que es
lo mismo, que se ha creado un canal conductor entre el drenador y la fuente, y el transistor actúa como un
interruptor cerrado (Figura 3b).
Para completar esta aproximación al funcionamiento del MOSFET hay que tener en cuenta varias
consideraciones. En primer lugar, el óxido de silicio es un aislante eléctrico muy potente, por lo que la capa de
óxido que hay debajo de la puerta impide el paso de corriente a través suya (IG = 0). En segundo lugar, las
uniones pn que forman fuente y drenador con el sustrato están siempre polarizadas en inversa, por lo que la
corriente que atraviesa el terminal de sustrato será igualmente nula (IB = 0).
VDS > 0
VDS > 0
VGS < VT
VGS > VT
ID
VBS = 0
G
S
N+
ID
VBS = 0
D
G
S
D
N+
N+
N+
P
P
B
B
a)
b)
Figura 3: Funcionamiento del MOSFET como interruptor a) abierto y b) cerrado.
2.3. Modelos de gran señal y curvas características
La corriente de drenador generada ID depende tanto de la tensión aplicada entre drenador y fuente VDS,
responsable de crear el campo eléctrico que impulse los electrones en sentido inverso, como de la tensión
aplicada entre la puerta y la fuente VGS, encargada de fijar la cantidad de electrones en el canal y su
conductividad. Por tanto, en general se podrá expresar que la corriente de drenador según una función
𝐼 = 𝑓(𝑉 , 𝑉 )
Para deducir el comportamiento cualitativo de un transistor MOSFET de canal n se irán variando
progresivamente las tensiones de puerta y drenador, manteniendo fijas e iguales las de fuente y sustrato en
una primera fase. Mientras que la tensión de puerta VGS sea menor que un cierto valor umbral llamado VT (en
la Figura 4a aparece representada por VGS1 < VT), la carga acumulada debajo del óxido estará formada
prácticamente por iones aceptores cargados negativamente y muy pocos electrones, por lo que no existe
ningún canal conductor formado debajo del óxido. En estas condiciones la corriente que circula entre el
drenador y la fuente es cero, y el transistor se encuentra en corte para cualquier tensión VDS. En una gráfica
ID=ID (VGS, VDS), el estado de corte se representa por la recta horizontal ID=0 (Figura 4b).
91
Fundamentos de Electrónica (2º GIERM)
0 < VDS
0 < VGS1 < Vt
IG
ID
G
S
D
N+
N+
P
Carga + móvil
Carga -- móvil
Carga -- fija
IB
B
a)
b)
Figura 4: a) Polarización del MOSFET con VGS < VT y b) curva I-V.
A partir del instante en el que la tensión VGS alcanza el valor umbral VT aparece un canal conductor formado
por electrones libres, permitiendo el paso de una corriente ID. Se dice que la zona debajo del óxido entra en
inversión al haber más electrones que huecos, y entonces el transistor se encuentra en conducción.
Fijando una determinada tensión VGS2 > VT de forma que garantice que el canal esté formado y el transistor en
conducción, una tensión VDS = 0 no proporcionaría el campo eléctrico necesario para crear una corriente ID.
Esta situación viene reflejada en la Figura 5a donde el canal conductor aparece como una franja azul,
representando así a una estrecha franja con una concentración muy alta de electrones, y en la gráfica de la
Figura 5b por el punto (0,0) de la curva ID=I D(VGS, VDS).
0 = VDS
ID
0 < Vt < VGS2
IG
ID
G
S
N+
D
N+
P
Carga + móvil
Carga -- móvil
Carga -- fija
IB
VGS2 > VT
VDS = 0
B
VGS1 ≤ VT
VDS
a)
b)
Figura 5: a) Polarización del MOSFET con VGS > VT en zona óhmica y b) curva I-V.
Para VDS  0 el canal se comporta como una resistencia y la corriente ID crece linealmente con VDS. Conforme
VDS aumenta, la energía de los electrones en el pozo n+ correspondiente al drenador empieza a disminuir. Esta
disminución hace esta región energéticamente más atractiva para los electrones más cercanos del canal. El
desplazamiento de estos electrones a la región n+ por motivos energéticos, hace que disminuya la
concentración de electrones en el canal en las cercanías del drenador. Esto se muestra en la Figura 6a
mediante una disminución del grosor del canal (banda azul), más acusado cuanto más se acerca al drenador.
Para VDS positivas se observa un aumento cuadrático de la corriente ID, y se dice que el transistor está
funcionando en zona “óhmica” (Figura 6b).
92
Fundamentos de Electrónica (2º GIERM)
0 < VDS < V’DS
ID
0 < Vt < VGS2
IG
ID
G
S
N+
D
VDS
Carga + móvil
N+
P
Carga -- móvil
VGS2 > VT
Carga -- fija
IB
VGS1 ≤ VT
VDS
B
a)
b)
Figura 6: a) Polarización del MOSFET con VGS > VT en zona óhmica y b) curva I-V.
La disminución de la concentración de electrones en el canal continúa mientras VDS sigue aumentando, hasta
que desaparecen por completo en las cercanías del drenador. Se dice entonces que el canal está estrangulado,
y este hecho se refleja en la Figura 7a. La tensión V’DS a la que esto ocurre se deduce fácilmente recordando
que VT representa la tensión umbral, entre la puerta y un punto del canal, que posibilita que aparezcan
electrones en ese punto. Según esto, se tiene que si la tensión entre la puerta y el drenador es:
𝑉
> 𝑉 (𝐻𝑎𝑦 𝑐𝑎𝑛𝑎𝑙 𝑒𝑛 𝐷)
→𝑉
< −𝑉 → 𝑉
+𝑉
<𝑉
−𝑉 →
𝑉
<𝑉
−𝑉
𝑉
< 𝑉 (𝑁𝑜 ℎ𝑎𝑦 𝑐𝑎𝑛𝑎𝑙 𝑒𝑛 𝐷) → 𝑉
> −𝑉 → 𝑉
+𝑉
>𝑉
−𝑉 →
𝑉
>𝑉
−𝑉
Luego para el valor V’DS = VGS – VT se tiene la situación representada en la Figura 7a, correspondiente al instante
de estrangulamiento del canal en las cercanías del drenador.
0 < VDS = V’DS
0 < Vt < VGS2
IG
ID
G
S
N+
D
V’DS
N+
P
Carga + móvil
Carga -- móvil
Carga -- fija
IB
B
a)
b)
Figura 7: a) Polarización del MOSFET con VGS > VT en el punto de estrangulamiento del canal y b) curva I-V.
Si continúa aumentando la tensión de drenador, el punto de estrangulamiento se desplaza hacia la fuente
(Figura 8a). A partir de este instante la tensión que aparece entre los extremos del canal será constante e igual
al valor V’DS. Mientras que la tensión que cae en el canal (V’DS) crea una corriente de arrastre (ID), la tensión
restante (VDS - V’DS) cae en una zona tan resistiva que no contribuye a la creación de corriente. Esta zona de
funcionamiento se denomina “saturación” (Figura 8b).
93
Fundamentos de Electrónica (2º GIERM)
ID
0 < V’DS < VDS
0 < Vt < VGS2
IG
ID
G
S
N+
D
V’DS
VDS-V’DS N+
P
Carga + móvil
Carga -- móvil
Carga -- fija
IB
VGS2 > VT
I’D
B
VGS1 ≤ VT
VDS
V’DS = VGS2 - VT
a)
b)
Figura 8: a) Polarización del MOSFET con VGS > VT en saturación y b) curva I-V.
Por último, un aumento de la tensión de puerta (VGS3 > VGS2) provocará un aumento de la concentración de
electrones en el canal (Figura 9a), de su conductividad y, como consecuencia, un aumento de la corriente de
drenador. Esto se refleja en corrientes más altas cuanto mayor sea la tensión de puerta (Figura 9b).
0 < V’DS < VDS
ID
vDS = vGS -vT
0 < Vt < VGS3
IG
ID
G
S
N
+
V’DS
vGS5 > vGS4
D
VDS-V’DS N+
P
vGS4 > vGS3
Carga + móvil
SATURACI ÓN
vGS3 > vGS2
Carga -- móvil
vGS2 > vT
Carga -- fija
IB
vGS1 ≤ vT
VDS
B
a)
b)
Figura 9: Polarización del MOSFET con VGS > VT en saturación a) y curva I-V b).
En general, un transistor MOSFET se puede tratar según el modelo representado en la Figura 10, con dos
parejas de terminales de entrada y una de salida, y donde el terminal de fuente actúa como referencia.
Figura 10: El transistor MOSFET como modelo bipuerta con terminal de sustrato.
Se necesitan 3 ecuaciones para definir el estado del transistor MOSFET. Atendiendo al comportamiento
explicado anteriormente las ecuaciones serán IG = 0, IB = 0 y ID = f(VDS ,VGS ,VSB), y ya que no se tiene en cuenta
ningún efecto secundario, en estos apuntes se denominarán como ecuaciones simplificadas del MOSFET.
94
Fundamentos de Electrónica (2º GIERM)
Para el MOSFET de canal n se tienen las siguientes ecuaciones de corriente.
-
Características estáticas de entrada:
𝐼 =0
𝐼 =0
-
Característica estática de salida de un MOSFET de canal n:
⎧𝑉
⎪
⎪
⎪
⎪
⎨
⎪𝑉
⎪
⎪
⎪
⎩
≤ 𝑉 (𝐶𝑜𝑟𝑡𝑒)
𝐼 =0
> 𝑉 (𝐶𝑜𝑛𝑑𝑢𝑐𝑐𝑖ó𝑛)
⎧
⎪𝑉
⎪
<𝑉
−𝑉
⎨
⎪
⎪𝑉
⎩
>𝑉
− 𝑉 (𝑆𝑎𝑡𝑢𝑟𝑎𝑐𝑖ó𝑛) 𝐼 =
Óℎ𝑚𝑖𝑐𝑎
𝐼 = 𝐾 · (𝑉
· (𝑉
−𝑉 )·𝑉
−
−𝑉 )
Ecuaciones simplificadas del MOSFET de canal N
Mientras que para el MOSFET de canal p las ecuaciones de corriente son:
-
Características estáticas de entrada:
𝐼 =0
𝐼 =0
-
Característica estática de salida de un MOSFET de canal p:
⎧𝑉
⎪
⎪
⎪
⎪
⎨
⎪𝑉
⎪
⎪
⎪
⎩
≥ 𝑉 (𝐶𝑜𝑟𝑡𝑒)
𝐼 =0
< 𝑉 (𝐶𝑜𝑛𝑑𝑢𝑐𝑐𝑖ó𝑛)
⎧
⎪𝑉
⎪
>𝑉
−𝑉
⎨
⎪
⎪𝑉
⎩
<𝑉
− 𝑉 (𝑆𝑎𝑡𝑢𝑟𝑎𝑐𝑖ó𝑛) 𝐼 = −
Óℎ𝑚𝑖𝑐𝑎
𝐼 = −𝐾 · (𝑉
· (𝑉
−𝑉 )·𝑉
−
−𝑉 )
Ecuaciones simplificadas del MOSFET de canal P
Donde
-
𝐾 =𝜇 𝐶
y 𝐾 =𝜇 𝐶
son los parámetros de transconductancia de cada transistor.
-
n y n la movilidad de electrones y huecos.
COX la capacidad del óxido.
W y L la anchura y longitud del canal conductor.
95
Fundamentos de Electrónica (2º GIERM)
Modulación de la longitud de canal
Al cociente entre la anchura y la longitud del canal W/L se le denomina “relación de aspecto”. A los transistores
con una relación de aspecto baja se les llama “transistores de canal largo” mientras que los que tienen una
relación de aspecto alta son “transistores de canal corto”. El parámetro W/L tiene gran importancia a la hora
de diseñar transistores en un circuito integrado, puesto que con una misma combinación de tensiones se
consiguen transistores con corrientes ID muy diferentes sin más que variar sus relaciones de aspecto. En
algunos textos el parámetro Kn, llamado “parámetro de transconductancia”, no incluye el cociente W/L, por lo
que en ese caso la relación de aspecto debe aparecer explícitamente en la ecuación de la corriente ID.
Dado que en saturación el canal se acorta cuanto mayor es la tensión VDS, en la ecuación de la corriente de
drenador habría que sustituir el parámetro L por la longitud efectiva L’, quedando la ecuación (1).
𝐼 =
𝜇 𝐶
2
𝑊
· (𝑉
𝐿′
−𝑉 )
(1)
Según esto, cuanto mayor sea la tensión VDS más pequeña será la longitud L’ (Figura 11a), haciendo que se
cumpla que ID (sat) > ID max. Este fenómeno, llamado “efecto de modulación de la longitud de canal”, y será más
importante para transistores de canal corto que para transistores de canal largo. La Figura 11b muestra el
efecto de la modulación sobre la zona de saturación de la curva de corriente ID de un transistor MOSFET.
0 < V’DS < VDS
0 < Vt < VGS2
IG
ID
G
S
N+
D
L’
L
P
N+
Carga + móvil
Carga -- móvil
Carga -- fija
IB
B
a)
b)
Figura 11: a) Acortamiento del canal del MOSFET en saturación y b) efecto sobre la corriente ID.
Una forma alternativa de expresar la ecuación anterior se consigue restaurando el valor L para la longitud del
canal y usando el parámetro  (positivo en canal n y negativo en canal p), llamado “parámetro de modulación
de la longitud de canal”, para indicar la dependencia de la corriente de saturación con VDS.
𝜇 𝐶 𝑊
(2)
· (𝑉 − 𝑉 ) (1 + 𝜆𝑉 )
2 𝐿
La ecuación (2) conserva el parámetro de transconductancia original Kn e introduce el nuevo parámetro de
modulación de longitud de canal , con lo que se aprecia más claramente la dependencia de la corriente de
saturación con la tensión VDS.
𝐼 =
𝐼 =
𝐾
· (𝑉
2
− 𝑉 ) (1 + 𝜆𝑉 )
(3)
96
Fundamentos de Electrónica (2º GIERM)
Efecto sustrato
Hasta ahora se ha comentado el comportamiento del canal conductor y de la corriente de drenador frente a
las variaciones de tensiones VDS y VGS, cuando los terminales de sustrato y fuente están eléctricamente
conectados, es decir VSB = 0. Sin embargo, la existencia de una tensión VSB neta tiene una cierta influencia
sobre la corriente de drenador ID, por lo que su efecto debe ser estudiado. En el caso de que el sustrato se
conecte a una tensión diferente que la fuente (VSB > 0) se produce una disminución de la concentración de
electrones del canal en toda su longitud (Figura 12a).
0 < V’DS < VDS
VSB > 0
0 < Vt < VGS3
IG
ID
G
S
N+
V’DS
D
VDS-V’DS N+
P
IB
B
a)
b)
Figura 12: a) Polarización del sustrato respecto a la fuente (VSB > 0) y b) efecto sobre la corriente ID.
Dado que el sustrato del transistor que se está tratando es de carácter p y que la fuente es de carácter n, la
única combinación de tensiones que garantiza el correcto funcionamiento del dispositivo es aquella en la que
VSB sea positivo. En efecto, una tensión VSB negativa polarizaría directamente la unión pn existente entre fuente
y sustrato, provocando una corriente neta IB, y un funcionamiento no deseado del transistor.
La región N+ de la fuente resulta ser más atractiva energéticamente para los electrones que la circundan, entre
los cuales están los del canal. El resultado es un desplazamiento de los electrones del canal desde el canal
hasta la fuente, y por tanto una disminución del nivel de inversión del canal, representado en la Figura 12b
por una disminución del área verde bajo el óxido.
En la práctica, la situación expresada anteriormente como resultado de aplicar una tensión VSB > 0, y
representada en la Figura 12b, se refleja matemáticamente mediante un aumento de la tensión umbral del
transistor. La consecuencia es la disminución de la corriente de drenador con respecto a la situación en la que
VSB = 0. Matemáticamente este efecto se refleja en el aumento de la tensión umbral VT del transistor.
La expresión que permite obtener el valor de la tensión umbral se muestra en la ecuación (4).
𝑉 =𝑉
+𝜙
+𝛾 ϕ
+𝑉
(4)
+𝑉
− ϕ
(5)
Una forma alternativa de expresarla aparece en (5).
𝑉 =𝑉
+𝛾
ϕ
Donde VTo es la tensión umbral en ausencia de efecto sustrato (VSB = 0) y se calcula como,
𝑉
=𝑉
+𝜙
+𝛾 ϕ
(6)
97
Fundamentos de Electrónica (2º GIERM)
Siendo
-
VFB (Tensión de banda plana).
Ho (Umbral de inversión fuerte).
 (Parámetro de sustrato, positivo en canal n y negativo en canal p).
parámetros que serán definidos más adelante. Considerando los valores típicos de los parámetros 𝜙 y , una
tensión VSB = 1 V aumenta la tensión umbral en 0,23 V, mientras que para una tensión VSB = 5 V el aumento es
de 0,76 V. Aunque el incremento de VT se va ralentizando (VSB está afectado por una raíz y el coeficiente ), su
efecto sobre la corriente puede ser significativo ya que en saturación la tensión umbral está incluida en un
término cuadrático.
Transistores de enriquecimiento y empobrecimiento
En el ejemplo estudiado hasta ahora el canal conductor se forma actuando sobre el terminal de puerta del
transistor. Si el dispositivo es de canal n es necesario aplicar una tensión VGS > VT, siendo VT positiva, mientras
que para uno de canal p debe aplicarse una tensión VGS < VT, con VT negativa.
Puede ocurrir que en el proceso de fabricación se introduzca un fuerte dopado n justo debajo del óxido, y el
material del canal sería tipo n, encontrándose el canal conductor ya formado sin necesidad de aplicar ninguna
tensión en la puerta. En este caso, con una tensión VGS = 0 el transistor estaría en conducción, por lo que la
tensión umbral VT sería negativa para un transistor de canal n, y positiva para uno de canal p.
Cuando el canal viene formado de fábrica la estructura MOS se denomina de empobrecimiento, mientras que
en caso contrario se denomina de enriquecimiento.
Teniendo en cuenta en cuenta el efecto de modulación de la longitud de canal y el efecto sustrato, se llega a
lo que se denominan como ecuaciones completas del MOSFET. Para el de canal n se tiene,
-
Características estáticas de entrada:
𝐼 =0
𝐼 =0
-
Característica estática de salida de un MOSFET de canal n:
⎧𝑉
⎪
⎪
⎪
⎪
⎨
⎪𝑉
⎪
⎪
⎪
⎩
≤ 𝑉 (𝐶𝑜𝑟𝑡𝑒)
𝐼 =0
> 𝑉 (𝐶𝑜𝑛𝑑𝑢𝑐𝑐𝑖ó𝑛)
⎧
⎪𝑉
⎪
<𝑉
−𝑉
⎨
⎪
⎪𝑉
⎩
>𝑉
− 𝑉 (𝑆𝑎𝑡𝑢𝑟𝑎𝑐𝑖ó𝑛) 𝐼 =
Óℎ𝑚𝑖𝑐𝑎
𝐼 = 𝐾 · (𝑉
· (𝑉
−𝑉 )·𝑉
−
− 𝑉 ) (1 + 𝜆𝑉 )
Ecuaciones completas del MOSFET de canal N
98
Fundamentos de Electrónica (2º GIERM)
Con
𝐾 =𝜇 𝐶
𝑊
𝐿
𝑉 =𝑉
+𝛾
ϕ
+𝑉
− ϕ
𝑉
=𝑉
+𝜙
+𝛾 ϕ
(7)
En la Figura 13 se representa una gráfica correspondiente a la característica estática de salida ID = f(VDS, VGS,
VBS) de un transistor MOSFET de canal n, como un conjunto de curvas parametrizada con la tensión VGS, y
donde el efecto de la tensión VBS se ejerce a través de la tensión umbral VT.
Sobre estas curvas se definen las 3 zonas de funcionamiento del transistor (Corte, Óhmica y Saturación) dadas
por las ecuaciones anteriores. Dado que el transistor no puede disipar más potencia que una determinada
Pmax, y que las uniones pn no pueden superar la tensión de ruptura, la zona permitida de funcionamiento estará
por debajo de la curva ID = Pmax/VDS y a la izquierda de la tensión VDS max.
Por otra parte, la tensión aplicada en la puerta debe estar limitada por un cierto valor máximo VGS max de
manera que no provoque la ruptura del aislamiento del óxido. Por último, la corriente de drenador estará
limitada superiormente por un cierto valor ID max.
Por todo lo anterior, la característica estática de salida del MOSFET estará definida por la ecuación ID = f(VDS,
VGS, VBS) del modelo completo anterior, y limitada por los parámetros:
-
Máxima tensión de drenador-fuente VDS max
Máxima tensión de puerta-fuente VGS max
Tensión umbral de puerta-fuente VT
Corriente de drenador máxima ID max
Potencia máxima disipada Pmax
Figura 13: Características estáticas de salida de un transistor MOSFET de canal n.
Mientras que para el transistor MOSFET de canal P se tendrán,
99
Fundamentos de Electrónica (2º GIERM)
-
Características estáticas de entrada:
𝐼 =0
𝐼 =0
-
Característica estática de salida de un MOSFET de canal n:
⎧𝑉
⎪
⎪
⎪
⎪
⎨
⎪𝑉
⎪
⎪
⎪
⎩
≥ 𝑉 (𝐶𝑜𝑟𝑡𝑒)
𝐼 =0
< 𝑉 (𝐶𝑜𝑛𝑑𝑢𝑐𝑐𝑖ó𝑛)
⎧
⎪𝑉
⎪
>𝑉
−𝑉
⎨
⎪
⎪𝑉
⎩
<𝑉
− 𝑉 (𝑆𝑎𝑡𝑢𝑟𝑎𝑐𝑖ó𝑛) 𝐼 = −
Óℎ𝑚𝑖𝑐𝑎
𝐼 = −𝐾 · (𝑉
· (𝑉
−𝑉 )·𝑉
−
− 𝑉 ) (1 + 𝜆𝑉 )
Ecuaciones completas del MOSFET de canal P
Con
𝐾 =𝜇 𝐶
𝑊
𝐿
𝑉 =𝑉
+𝛾
|ϕ
+ 𝑉 | − |ϕ
|
𝑉
=𝑉
+𝜙
+ 𝛾 |ϕ
|
(8)
El signo negativo de la corriente de drenador en el transistor de canal p indica que la corriente real entrará por
la fuente y saldrá por el drenador. En la Figura 14 se muestra la característica estática de salida |ID| = f(|VDS|,
VGS, VBS) de un transistor MOSFET de canal p con la zonas de funcionamiento permitido.
Figura 14: Características estáticas de salida del transistor JFET de canal n y de canal p.
Se observa que, al contrario que en el transistor de canal n, la zona de corte está definida por tensiones VGS
mayores que la tensión umbral (VGS > VT). Además, la corriente de drenador ID se hace más grande cuanto más
negativa es la tensión VGS.
100
Fundamentos de Electrónica (2º GIERM)
2.4. Símbolos eléctricos
Existen 4 tipos de transistores MOSFET, según sean de canal n o de canal p, de enriquecimiento o de
empobrecimiento. La Figura 15 muestra los símbolos correspondientes a los 4 diferentes transistores, así como
las referencias de tensión y corriente en cada uno de ellos.
Canal N
enriquecimiento
Canal N
empobrecimiento
Canal P
enriquecimiento
Canal P
empobrecimiento
Figura 15: Símbolos genéricos y referencias del transistor MOSFET.
El MOSFET es un transistor de 4 terminales (D, S, B y G) por lo que se definen 3 caídas de tensión respecto al
terminal de fuente (VGS, VDS y VBS). Estas tensiones, junto con las corrientes de puerta IG, de sustrato IB y de
drenador ID determinan completamente el estado de funcionamiento del dispositivo.
Observando el símbolo se puede discriminar entre dispositivo de empobrecimiento y enriquecimiento, así en
los primeros aparece el segmento que representa el canal dibujado con trazo continuo, mientras que en los
segundos aparece discontinuo. Por otra parte, el sentido de la flecha del terminal de sustrato apunta siempre
a la zona con más electrones (zona n), por lo que la flecha irá del canal al sustrato en los transistores de canal
p y de sustrato a canal en los de canal n.
En la mayoría de los transistores discretos el fabricante nos proporciona el dispositivo con los terminales de
fuente y sustrato ya cortocircuitados y los símbolos utilizados son los representados en la Figura 16.
ID
IG
G
VGS
Canal N
enriquecimiento
D VDS
ID
IB
S
Canal N
empobrecimiento
IG
G
VGS
D VDS
IB
S
Canal P
enriquecimiento
Canal P
empobrecimiento
Figura 16: Símbolos y referencias del transistor MOSFET de 3 terminales.
Por último, en algunos circuitos integrados el sustrato de todos los transistores de canal n se conecta
directamente a la tensión más baja del circuito, habitualmente GND, mientras que el sustrato de todos los
transistores de canal p se conectan a la tensión más alta VCC. En estos diseños, como es el caso de los circuitos
realizados con tecnología integrada CMOS digital, tampoco existe posibilidad de conexión del sustrato y el
símbolo utilizado se representa en la Figura 17.
101
Fundamentos de Electrónica (2º GIERM)
ID
ID
D
G
IG
VGS
ID
D
G
VDS
IG
S
VGS
Canal N
enriquecimiento
ID
D
G
VDS
S
Canal N
empobrecimiento
IG
VGS
D
G
VDS
S
Canal P
enriquecimiento
IG
VGS
VDS
S
Canal P
empobrecimiento
Figura 17: Símbolos y referencias del transistor MOSFET en un circuito integrado CMOS digital.
2.5. El MOSFET como fuente de corriente controlada
Cuando el transistor trabaja en zona de saturación, y en caso de considerar despreciable el efecto de
modulación de canal, se obtiene una expresión que liga la corriente de drenador exclusivamente con la tensión
de puerta VGS (ecuaciones (9) y (10)) . La curva característica del transistor se puede simplificar, y en ese caso
recibe el nombre de “característica de saturación”.
𝐾
(9)
para el transistor de canal n
· (𝑉 − 𝑉 )
2
𝐾
(10)
para el transistor de canal p
|𝐼 | =
· (𝑉 − 𝑉 )
2
En la Figura 18 se muestra el proceso para obtener la curva representativa de la característica de saturación ID
= f(VGS) de un transistor MOSFET, a partir de su característica estática de salida ID = f(VDS, VGS). Para ello basta
con trazar las líneas horizontales a partir de las corrientes de saturación correspondientes a diferentes
tensiones de puerta VGS, y trasladar al eje X cada uno de estos valores de tensión.
𝐼 =
La curva de la Figura 18 corresponde a un MOSFET de canal n y enriquecimiento con tensión umbral VT = 2 V,
en la que la corriente aumenta cuanto más positiva es la tensión de puerta VGS (curva con pendiente positiva),
y es nula para tensiones VGS menores que 2V (la curva corta con el semieje X positivo).
Figura 18: Característica de saturación de un transistor MOSFET de canal n con Kn = 5 mA/V2 y VT = 2 V.
102
Fundamentos de Electrónica (2º GIERM)
iD
|iD|
≤
vG
S- v
T
v DS
T
vD
-v
S≥
v GS
vGS
vT
vGS
vT
Canal N
Canal N
Canal P
Canal P
enriquecimiento
empobrecimiento
enriquecimiento
empobrecimiento
Figura 19: Características de saturación de los 4 tipos de transistores MOSFET.
La Figura 19 muestra las características de saturación para los 4 tipos diferentes de transistores MOSFET,
donde se observa la variación de las pendientes con el tipo de dopado del canal (positiva para canal n y
negativa para canal p) y de las tensiones umbrales. La tensión umbral VT tendrá un valor positivo en el
transistor de canal n de enriquecimiento y de canal p de empobrecimiento y negativo en los otros dos. Como
consecuencia, los transistores de empobrecimiento tendrán una corriente positiva cuando la tensión en la
puerta sea cero (ID > 0 si VGS = 0), mientras que para los de enriquecimiento será nula (ID = 0 si VGS = 0).
Cuando existe efecto sustrato se produce un aumento del valor de la tensión umbral proporcional a VSB1/2, y
como consecuencia una disminución de la corriente de drenador. En la Figura 20 se muestra el desplazamiento
de la característica de saturación de un MOSFET de enriquecimiento de canal n cuando la tensión umbral pasa
de un valor VT0 a otro VT1, disminuyendo la corriente de drenador desde un determinado valor ID0 a otro más
pequeño ID1.
iD
ID0
ID1
vT0
vT1 vGS1
vGS
Figura 20: Consecuencias del efecto sustrato sobre la corriente del dispositivo.
2.6. El MOSFET como resistencia variable
Para tensiones VDS pequeñas, las curvas de la característica estática de la Figura 13 y Figura 14 de la muestran
una relación lineal entre la corriente ID y la tensión VDS. Una vez fijada una tensión VGS, el valor de la
conductividad del canal RDS será uno determinado, el transistor MOSFET funcionará como una resistencia, y
su corriente vendrá dada por la ecuación (11).
103
Fundamentos de Electrónica (2º GIERM)
𝐼 = 𝐾 · (𝑉
−𝑉 )·𝑉
𝐼 = 𝐾 · [(𝑉
−𝑉 )·𝑉 ]
con
−
𝑉
que para VDS pequeñas queda como
2

𝑅
=
𝐼 =
𝑉
𝑅
1
[𝐾 · (𝑉 − 𝑉 )]
(11)
(12)
2.7. Hojas de características
A continuación, se comentan las características de catálogo que ofrece el fabricante NXP Semiconductors para
el transistor MOSFET de enriquecimiento de canal n 2N7002.
Entre la información general que el fabricante suministra sobre el producto suele estar:
-
Tipo de dispositivo (N-channel enhancement Field-Effect transistor).
Número de referencia que identifica el tipo concreto de transistor del que se trata (2N7002).
Características cualitativas del dispositivo
Tipo de aplicación a la que suele ir destinado (driver y conmutaciones de alta velocidad).
En este caso aparece un cuadro de selección rápida con algunas características que puedan servirnos para
descartar o seleccionarlo en una primera aproximación, como son los valores de tensión, corriente, potencia
y resistencia de canal máximas soportadas por el dispositivo. Así, este dispositivo está diseñado para
aplicaciones con poca potencia disipada donde las tensiones no excedan los 60 V y las corrientes manejadas
no alcancen los 300 mA.
En la sección 2 se muestra una imagen con el aspecto del dispositivo, pudiéndose observar que es de montaje
superficial, característica que aparece algo más abajo, y dispone de sólo 3 terminales. El transistor incluye un
diodo de libre circulación en paralelo para facilitar el apagado cuando es usado como interruptor. Por último,
el fabricante informa que utiliza la tecnología Trench (Zanja) para elaborar este tipo de transistores,
consiguiendo mejorar ciertas características del transistor.
104
Fundamentos de Electrónica (2º GIERM)
La tabla de valores límites muestra los valores máximos de un conjunto más amplio de parámetros del
dispositivo. Entre ellos están los comentados anteriormente en la Figura 15, tales como las tensiones,
drenador-fuente VDS, drenador-puerta VDG y puerta-fuente VGS, esta última tanto en continua como en modo
pulsado. También aparecen la corriente de drenador ID, la potencia máxima capaz de disipar el transistor Ptot,
y el rango de temperaturas de la unión en condiciones de funcionamiento y de almacenamiento del
dispositivo.
105
Fundamentos de Electrónica (2º GIERM)
Entre las características eléctricas, cabe destacar máxima tensión de drenador-fuente denotada aquí como
V(BR) DSS, el margen en el que se puede encontrar la tensión umbral VGS th dependiendo del dispositivo concreto
que se elija, corrientes residuales de drenador IDSS en condiciones de corte y puerta IGSS en ausencia de tensión
en el canal (VDS = 0), así como algunos valores de resistencia de canal RDS on en el estado de conducción. A
veces, la información eléctrica aparece separada en tablas de condiciones de apagado y de encendido, y en
esta última suelen suministrar la corriente ID para una tensión VGS determinada, lo cual permite calcular el
parámetro de transconductancia K de la ecuación de la corriente del transistor.
106
Fundamentos de Electrónica (2º GIERM)
Entre las curvas más interesantes que ofrece este fabricante están diferentes trozos de la característica
estática, como el límite superior la zona de funcionamiento seguro del transistor, o sea, la corriente máxima
de drenador para diferentes tensiones VDS y en diferentes condiciones de funcionamiento (señal continua o
pulsada), la de la característica estática en la zona óhmica para diferentes tensiones VGS, y la de la característica
de saturación en función de la tensión VGS para diferentes temperaturas.
3. Polarización del transistor MOSFET
Existen varias redes de polarización compuestas por resistencias y fuentes de tensión que se encargan de fijar
las tensiones y corrientes del dispositivo. A diferencia del BJT, el cálculo de la polarización del MOSFET se ve
facilitado por la ausencia de corriente de puerta (IG = 0), si bien es cierto que las ecuaciones implicadas son
más complejas.
3.1. Polarización básica
La red más sencilla que se puede usar para polarizar a un transistor MOSFET de canal n utiliza un par de fuentes
para fijar las tensiones VGS y VDS. La intersección de la curva de corriente correspondiente a la VGS seleccionada
y la recta de carga correspondiente proporcionará el punto de polarización en la característica estática del
transistor.
107
Fundamentos de Electrónica (2º GIERM)
Figura 21: Polarización básica de un transistor MOSFET de enriquecimiento.
Suponiendo que la tensión aplicada en la puerta es mayor que la tensión umbral (Vi > VT), el transistor estaría
en conducción. Ya que la tensión VDS viene fijada directamente por el valor constante VCC, la recta de carga
será una vertical que corte al eje X en el punto (VCC, 0). Dependiendo del valor de ambas fuentes se tendrán
varias posibilidades.
-
-
Con la tensión de puerta Vi = Vi2 se obtiene la misma corriente de drenador ID2, tanto para el valor
de fuente VCC = VCC1 como VCC = VCC2, ya que en ambos casos el punto de polarización se encuentra
en la zona de saturación, donde la corriente depende exclusivamente de la tensión VGS.
Con la tensión de puerta Vi = Vi4 y la de drenador VCC = VCC1 la corriente de drenador es ID4,
mientras que con VCC = VCC2 será I’D4. En el este último el transistor sigue en zona de saturación
mientras que en el primero está en zona óhmica, donde la corriente también depende de la
tensión de drenador VDS y una variación de la fuente VCC influye en el valor de ID.
Los valores Vi y VCC estarán limitados de forma directa por los parámetros VDS max y VGS max del transistor, e
indirectamente por la potencia máxima que puede disipar Pmax. Así, la corriente I’D4 debe cumplir que,
𝐼
<
𝑃
𝑉
(13)
En el caso de que el transistor fuese de empobrecimiento la tensión umbral sería negativa, y una tensión de
puerta nula (Vi = 0) ya proporcionaría una corriente de drenador positiva. Bastaría con conectar la puerta a
tierra en el montaje de la Figura 21 para conseguir que el transistor condujese, aunque si se quiere regular
convenientemente la corriente ID sería necesario utilizar la fuente Vi.
Cuando el transistor es un MOSFET de canal p la red podría ser la misma, con la salvedad de que las fuentes Vi
y VCC tendrían valores negativos. La misma gráfica podría utilizarse sin más que considerar los valores absolutos
de las tensiones VDS y VGS, así como de la corriente ID. Siguiendo estas consideraciones, las curvas representadas
en la Figura 22 corresponden a los valores de tensión |VGS| = -Vi1, |VGS| = -Vi2, |VGS| = -Vi3 y |VGS| = -Vi4, y a las
rectas de carga |VDS| = -VCC1 y |VDS| = -VCC1.
108
Fundamentos de Electrónica (2º GIERM)
Figura 22: Polarización básica de un transistor MOSFET de enriquecimiento.
Una opción alternativa es redibujar el esquema eléctrico del transistor de canal p de forma que las tensiones
y corrientes tengan la misma orientación que en los transistores n. Las fuentes VCC y Vi volverían a ser positivas,
y si se eligen las referencias de tensión VSD, VSG y de corriente de drenador saliente entrante por la fuente la
curvas quedarían como en la Figura 23.
En el estado de corte se cumpliría
𝑉
>𝑉
(14)
Un cambio en la referencia de tensión VGS también altera el valor de la tensión umbral. Así, con la nueva
referencia VSG.
La nueva condición de corte sería
𝑉
< −𝑉
(15)
Por lo que habría que considerar las tensiones umbrales con el signo cambiado. Tratando de esta forma a los
transistores MOSFET de canal p, el de enriquecimiento tendría una tensión umbral positiva y el de
empobrecimiento la tendría negativa, exactamente igual que los transistores de canal n.
Con estas referencias de tensión y corriente, y con la tensión umbral cambiada de signo podrían establecerse
unas ecuaciones alternativas para la característica estática de salida del transistor MOSFET de canal p.
Figura 23: Polarización básica de un transistor MOSFET de enriquecimiento.
109
Fundamentos de Electrónica (2º GIERM)
-
Característica estática de salida de un MOSFET de canal n:
⎧𝑉
⎪
⎪
⎪
⎪
⎨
⎪𝑉
⎪
⎪
⎪
⎩
≤ 𝑉 (𝐶𝑜𝑟𝑡𝑒)
> 𝑉 (𝐶𝑜𝑛𝑑𝑢𝑐𝑐𝑖ó𝑛)
𝐼 =0
⎧
⎪𝑉
⎪
<𝑉
−𝑉
⎨
⎪
⎪𝑉
⎩
>𝑉
− 𝑉 (𝑆𝑎𝑡𝑢𝑟𝑎𝑐𝑖ó𝑛) 𝐼 =
Óℎ𝑚𝑖𝑐𝑎
𝐼 = 𝐾 · (𝑉
· (𝑉
−𝑉 )·𝑉
−
− 𝑉 ) (1 + 𝜆𝑉 )
Tomando ahora las tensiones umbrales como positivas en el caso de enriquecimiento y negativa en el de
empobrecimiento (igual que el transistor de canal n). Igualmente, el parámetro  sería positivo con estas
ecuaciones.
3.2. Polarización por retroalimentación
En esta configuración los terminales de drenador y puerta están conectados a través de una resistencia Rg
(Figura 24). Como la corriente de puerta es nula, la caída de tensión en ésta también lo será, y las tensiones
de ambos terminales acabarán siendo las mismas (VDS = VGS).
Figura 24: Polarización por retroalimentación de un transistor MOSFET de enriquecimiento.
Considerando que el transistor se encuentra en saturación, el valor de la corriente de drenador dependerá
tanto de los parámetros de eléctricos del transistor como de los del circuito (Vcc y Rd). El punto de polarización
del transistor viene dado por la intersección de la característica de saturación y de la recta de carga del circuito.
𝐼 =
𝑉
𝐾
· (𝑉
2
=𝑉
−𝑉 )
−𝑅 ·𝐼
110
Fundamentos de Electrónica (2º GIERM)
Figura 25: Resultado de la polarización fija de un JFET.
El punto de corte de la recta de carga con el eje horizontal se produce con una tensión VGS = VCC, mientras
que el corte con el eje vertical se corresponde con ID = Vcc/Rd (Figura 25). Mediante la variación de los
parámetros Vcc y Rd se consigue modificar la recta de carga del circuito y, por tanto, la corriente de drenador
ID y las tensiones VGS y VDS del transistor.
3.3. Polarización mediante divisor de tensión
En esta configuración, la tensión de puerta se obtiene mediante el divisor de tensión formada por Vcc y las
resistencias R1 y R2 (Figura 26). El valor de la tensión de puerta VG es
𝑉𝑔 =
𝑅1
·𝑉
𝑅1 + 𝑅2
Figura 26: Circuito de polarización por divisor de tensión de un MOSFET de enriquecimiento.
𝑅1
·𝑉 −𝑅 ·𝐼
𝑅1 + 𝑅2
Las curvas correspondientes a la característica de saturación del transistor y a la recta de carga del circuito
tendrán la misma forma que el caso anterior, pero los puntos de corte de ésta última con el eje horizontal y el
vertical se corresponderán con VGS = Vg y ID = Vg/Rs respectivamente.
La tensión de fuente vendrá dada por
𝑉𝑠 = 𝑅 · 𝐼
y la VGS por
𝑉𝑔𝑠 =
111
Fundamentos de Electrónica (2º GIERM)
4. El transistor de efecto de campo de unión JFET
El transistor JFET es el otro miembro importante de la familia de transistores de “efecto de campo”. Las siglas
JFET se corresponden a Junction Field Effect Transistor, o lo que es lo mismo, Transistor de efecto de campo
de unión.
4.1. Estructura y símbolos eléctricos
En la Figura 27 se representa la estructura de un dispositivo compuesto por un semiconductor dopado con
carácter n, longitud L y sección A, así como dos zonas con un fuerte dopado complementario, en este caso p+.
De esta forma, en el transistor se puede distinguir tanto un canal conductor como dos uniones pn.
L
+
P
A
D
S
N
H
G
Figura 27: Estructura del transistor JFET de canal n.
Los terminales que conectados en los extremos del canal se denominan “drenador” (drain) y “fuente” (source).
Las dos zonas p+ se conectan externamente a un terminal llamado “puerta” (gate).
Además del transistor JFET de canal n existe el JFET complementario de canal p, siendo este último mucho
menos usado. Los símbolos de ambos transistores se muestran en la Figura 28.
D
G
D
G
S
canal n
S
canal p
Figura 28: Símbolos eléctricos de un transistor JFET de canal n y otro de canal p.
4.2. Modelo de gran señal y curvas características
Para entender el funcionamiento del JFET se conectará la fuente a una tensión positiva constante, mientras
que la puerta se dejará a tensión cero. La tensión de drenador adoptará un valor positivo tal que vD > vS.
Con las tensiones elegidas anteriormente se tendrá una unión pn inversamente polarizada para todos los
puntos del canal. La Figura 29a muestra el efecto de dicha polarización inversa. Al estar la zona p mucho más
dopada que la zona n, la región de carga espacial se extenderá prácticamente en su totalidad por el canal (zona
punteada). Además, como vDG > vSG, la polarización inversa del canal respecto a la puerta será mucho más
112
Fundamentos de Electrónica (2º GIERM)
fuerte cerca del drenador que de la fuente. Debido a esto, en la Figura 29 la zona de carga espacial resulta ser
más ancha cuanto más cerca está del drenador.
Por otra parte, la tensión vDS > 0 provocará una corriente iD que atravesará el canal, entrando por el terminal
de drenador y saliendo por el terminal de fuente. La corriente por la puerta, iG, será nula ya que ésta forma
parte de una unión polarizada en inversa, vGD < 0 y vGS < 0.
Partiendo de una tensión de drenador nula (VDS = 0) se observará que la corriente ID aumentará al hacerlo la
tensión VDS. Para pequeños valores de vDS la zona de carga espacial será despreciable frente a la sección del
canal A. La sección y la resistencia del canal pueden ser consideradas constantes en primera aproximación.
Por tanto, la corriente conservará una dependencia lineal con la tensión (ID = VDS/RDS) al igual que ocurre con
una resistencia convencional (Figura 29b).
iD
D
iD
x=0
S
VSG
VDG
VD
x=L
VS
G
iG = 0
x
vDS
a)
b)
Figura 29: Funcionamiento del transistor JFET en zona lineal.
Conforme la tensión vDS va aumentando, la disminución de la sección del canal se hace apreciable (Figura 30a),
por lo que su resistencia (RDS) comenzará a aumentar de forma apreciable. La corriente dejará de ser lineal con
la tensión tal como aparece en la Figura 30b.
iD
D
VDS
iD
VD
S
VS
G
vDS
a)
b)
Figura 30: Ensanchamiento de la zona da carga espacial de un transistor JFET de canal n.
113
Fundamentos de Electrónica (2º GIERM)
Para cierto valor vDS = v’DS la extensión de la zona de carga espacial cercana al drenador alcanza el valor A/2,
entrando en contacto ambas zonas (Figura 31). Se dice entonces que la sección del canal está estrangulada.
La tensión entre el punto del canal donde se produce el estrangulamiento (muy cercano al drenador)
corresponderá a un cierto valor VP, que se puede obtener a partir de las relaciones entre potenciales y campos
en la región de carga espacial de una unión pn.
𝑉 −𝑉 =
1
𝑥 +𝑥
2
𝜉 =
(16)
·𝜉
𝑞𝑁 𝑥
𝜀
En estas relaciones, V0 será el potencial de contacto, 0 el valor máximo del campo eléctrico, xp y xn las
extensiones de la zona de carga espacial en la zona p+ y n respectivamente, Na el dopado de la zona p+ y s la
permitividad eléctrica del material. En este caso xp = A/2 y xn ~ 0, al estar la zona p+ fuertemente dopada.
iD
D
VDS = V'DS
A/2
i’D
S
V'DS = VP+VGS
VD
VP
VGS
VS
G
v’DS
vDS
a)
b)
Figura 31: Estrangulamiento del canal n de un transistor JFET.
Tal y como se observa en la Figura 31a, la tensión entre el drenador y la fuente en ese instante resulta ser v’DS
= VP + vGS. Es decir, fijadas las tensiones de fuente vS y de puerta vG, la tensión vDS a la que se consigue el
estrangulamiento del canal viene dada por la expresión anterior.
Si la tensión vDS continúa aumentando, la polarización inversa del canal respecto a la puerta será más fuerte,
y las condiciones de estrangulamiento se van acercando a la fuente. Como se muestra en la Figura 32a, la
tensión entre el punto de estrangulamiento y la fuente sigue valiendo v’DS = VP + vGS .
La corriente iD permanecerá constante en primera aproximación al ser también constante la tensión entre los
extremos del canal conductor. La tensión restante vDS – v’DS caerá en una zona de carga espacial (sin portadores
libres), y por lo tanto no contribuye a la formación de corriente. En la característica estática (Figura 32b) puede
observarse como a partir del valor v’DS, la corriente permanecerá constante.
En esta curva se pueden diferenciar 3 zonas; la primera será la zona óhmica o lineal, para pequeños valores
vDS, donde la corriente es proporcional a dicha tensión, la segunda, una zona de transición, donde la corriente
pierde esta linealidad obteniéndose valores menores, y la última, una zona de saturación, en la cual la
corriente permanece prácticamente constante e independiente de vDS.
114
Fundamentos de Electrónica (2º GIERM)
iD
1 - lineal
2 - transición
3 - satur ación
VDS > V'DS
D
S
VDS - V'DS
VD
vGS1 < 0
i’D
VP+VGS
VP
VGS
VS
G
V’DS
1
a)
2
3
vDS
b)
Figura 32: Funcionamiento del transistor JFET en zona de saturación.
Sin embargo, en saturación hay un acortamiento del canal efectivo, por lo que la resistencia del canal
conductor disminuirá ligeramente. Lo que en primera aproximación resultaría ser una recta horizontal, en
realidad se muestra como una recta con una suave pendiente, que pone en evidencia la dependencia real de
la corriente iD respecto a la tensión vDS. Este fenómeno se denomina “modulación de la longitud de canal”.
La curva anterior ha sido obtenida de forma cualitativa variando la tensión vD, mientras permanecían
constantes las tensiones vG y vS, y en concreto siendo vG = 0 V. Ahora se estudiará cómo afecta una variación
de la tensión de puerta manteniendo constante las otras tensiones.
La única modificación admisible sería aquella que mantuviese nula la corriente de puerta, y esto se consigue
conservando la polarización inversa en la unión pn. Si la tensión vG disminuye, esto último se cumple. En este
caso vGS se hará más negativo y se profundiza aún más en la polarización inversa de la unión (Figura 33a). Como
consecuencia de esto, la zona de carga espacial será más extensa y, por tanto, la sección efectiva del canal
será más pequeña. En definitiva, una disminución de la tensión de puerta, o lo que es lo mismo vGS más
negativa, aumentará la resistencia del canal y disminuirá la corriente iD.
iD
VGS
D
vGS0 = 0
S
VD
VS
G
VG
vGS1 < vGS0
vGS2 < vGS1
vGS3 < vGS2
vGS4 ≤ - vP
vDS
a)
b)
Figura 33: Influencia de la tensión de puerta sobre las curvas I-V de un transistor JFET de canal n.
115
Fundamentos de Electrónica (2º GIERM)
En la Figura 33b se puede observar cómo se obtienen curvas correspondientes a corrientes menores conforme
la tensión vGS se hace más negativa. El estado de corte, iD =0 para cualquier vDS, se obtiene cuando se alcanza
el estrangulamiento en la zona del canal más cercana a la fuente. En ese instante el dispositivo se queda sin
canal conductor, pasando a ser todo una zona de carga espacial sin portadores libres. La condición de
estrangulamiento en la fuente implica vSG = VP, que en la característica estática se traduce a vGS = -VP. Si la
tensión vG aumenta, se conservará la polarización inversa de la unión pn mientras se cumpla que vGS < 0.
Por último, las curvas de corrientes aumentarán bruscamente cuando la tensión VD sea lo suficientemente
grande para provocar la ruptura de la unión con la puerta polarizada en inversa. En ese caso se observaría
tanto un aumento importante en la corriente de drenador iD como la aparición de una corriente saliente por
la puerta iG < 0.
Las ecuaciones del modelo de gran señal que se corresponde con el funcionamiento descrito anteriormente
se muestran a continuación.
-
Característica estática de entrada:
𝐼 =0
-
Característica estática de salida de un JFET de canal n:
⎧𝑉
⎪
⎪
⎪
⎪
⎨
⎪𝑉
⎪
⎪
⎪
⎩
≤ − 𝑉 (𝐶𝑜𝑟𝑡𝑒)
𝐼 =0
⎧𝑉
⎪
⎪
> − 𝑉 (𝐶𝑜𝑛𝑑𝑢𝑐𝑐𝑖ó𝑛)
⎨
⎪𝑉
⎪
⎩
<𝑉
+𝑉
Óℎ𝑚𝑖𝑐𝑎
𝐼 = 𝐺 (𝑉 ) · 𝑉
>𝑉
+ 𝑉 (𝑆𝑎𝑡𝑢𝑟𝑎𝑐𝑖ó𝑛) 𝐼 = 𝐼
· 1+
(1 + 𝜆𝑉 )
La primera característica refleja la ausencia de corriente de puerta en condiciones normales de operación del
transistor, mientras que la segunda es más compleja y muestra las tres zonas permitidas de funcionamiento
descritas anteriormente.
El transistor se comporta en zona óhmica como una conductancia (resistencia) controlada por la tensión VGS.
La pendiente de las curvas en esta zona disminuye cuanto más negativa es la tensión aplicada entre puerta y
fuente. Una primera aproximación de la resistencia que ofrece el canal conductor viene dada por la siguiente
ecuación, donde R0 es la resistencia con VGS = 0 V y rd es la resistencia para un valor determinado de VGS.
𝑟 =
1
=
𝐺
𝑟
1+
𝑉
(17)
𝑉
El JFET en zona óhmica es usado en aplicaciones donde se requiere una resistencia controlada por tensión,
como es el caso del control automático de ganancia en amplificadores.
El comportamiento del transistor en la zona de saturación viene determinado por la Ecuación de Shockley y
muestra en primera aproximación una relación cuadrática entre la tensión VGS y la corriente de drenador ID.
116
Fundamentos de Electrónica (2º GIERM)
𝐼 =𝐼
· 1+
𝑉
𝑉
Óh
mi
ca
El término de modulación de la longitud de canal VDS suele ser mucho menor que la unidad en la mayoría de
los dispositivos, por lo que las curvas en la región de saturación se convierten en rectas horizontales.
Figura 34: Característica simplificada de un transistor JFET de canal n con IDSS = 10 mA y VP = 8 V.
En la Figura 34 Se representan las curvas características correspondientes a un transistor de canal n con
corriente máxima de saturación IDSS = 10 mA y tensión de estrangulamiento VP = 8 V, donde la región de
saturación se ha simplificado eliminando la influencia de la modulación de la longitud de canal.
La ecuación en saturación puede ser modificada de la siguiente forma.
𝐼 =𝐼
· 1+
𝑉
𝑉
=
𝐼
𝑉
· (𝑉 + 𝑉 ) =
𝐾
· (𝑉
2
−𝑉 )
(18)
Que tiene la misma forma que la ecuación de saturación de un transistor MOSFET siempre y cuando se defina
el parámetro de transconductancia K = 2·IDSS / VP2 y la tensión umbral VT = - VP. De hecho, el JFET de canal n
puede ser considerado como un MOSFET de empobrecimiento de canal n, ya que para el primero VP es positiva
y para el segundo VT es negativa.
4.3. Características de saturación
En la mayoría de las aplicaciones se polariza el transistor en la zona de saturación, por lo que la corriente ID
dependerá únicamente de la tensión de puerta-fuente VGS, resultando la curva de la Figura 35.
117
Fundamentos de Electrónica (2º GIERM)
Figura 35: Característica de saturación de un transistor JFET de canal n con IDSS = 10 mA y VP = 8 V.
4.4. Características de catálogo
Las hojas características de un transistor JFET presentan una estructura muy similar a la del resto de
dispositivos, con una primera página de información general, seguida de las tablas de valores límites,
parámetros eléctricos y curvas características. A continuación, se muestra la característica de catálogo que
ofrece el fabricante NXP Semiconductors para el transistor JFET de canal n BFR 30-31.
118
Fundamentos de Electrónica (2º GIERM)
En cuanto a los valores límites, hay que destacar que las características de funcionamiento del JFET están
limitadas por la máxima tensión VDS que se le puede aplicar entre los extremos, así como la máxima tensión
negativa VGS que garantiza que la unión pn en inversa no alcance las condiciones de ruptura.
Además, existen restricciones en corrientes de drenador, potencia disipada y temperaturas de
almacenamiento y de funcionamiento de la unión. En el caso excepcional de que la puerta se polarizase en
directa aparecería una corriente IG, que debería estar limitada por el valor proporcionado en la tabla.
Entre los parámetros eléctricos más destacados están la corriente de saturación IDSS y la tensión puerta-fuente
VGS que produce el corte del dispositivo, y que coincide con el parámetro VP. También da información sobre la
pequeña corriente de fuga que sale por la puerta debido a la polarización inversa de la unión.
Todos los parámetros anteriores se ofrecen en unas condiciones de polarización y temperatura determinadas.
Para obtener información de estos parámetros en otras condiciones hay que acudir a las tablas que aparecen
a continuación. En las dos figuras siguientes se muestran la característica de saturación y la característica
estática de salida del transistor.
119
Fundamentos de Electrónica (2º GIERM)
Por último, se incluyen datos sobre la resistencia térmica que ofrece el encapsulado del transistor.
5. Polarización del transistor JFET
Los circuitos de polarización del JFET son los encargados de establecer un conjunto de tensiones VGS, VDS y de
corrientes IG, ID en el transistor. Si el circuito de polarización proporciona unas corrientes y tensiones que
garantizan que VDS > VGS + VP (zona de saturación), entonces la corriente de drenador ID y la tensión VGS estarán
relacionadas de forma unívoca por la ecuación de Schockley.
5.1. Configuración de polarización fija
Existen diversos tipos de configuraciones utilizadas para polarizar el transistor JFET. La más sencilla de todos
es la conocida por configuración de “Polarización Fija”. En ella se fijan directamente las tensiones de puerta
VG y fuente VS mediante fuentes de tensiones independientes, de forma que la tensión VGS es conocida desde
un primer momento. La Figura 24 muestra un circuito con este tipo de configuración.
120
Fundamentos de Electrónica (2º GIERM)
Figura 36: Circuito de polarización fija de un transistor JFET.
Dado que la corriente de puerta es nula, la tensión de la resistencia Rg es cero y la tensión en la puerta del
transistor resulta ser VG = - V1. Al estar conectada la fuente directamente a tierra su tensión será VS = 0V, por
lo que la tensión puerta-fuente será VGS = - V1.
Si partimos de la suposición de que el transistor se encuentra en saturación, el valor de la corriente de
drenador dependerá exclusivamente de la tensión de la fuente V1 y de los parámetros de funcionamiento del
transistor, mientras que en la tensión VDS influirá también la tensión VCC y la resistencia de drenador RD.
𝐼 =𝐼
𝑉
· 1+
=𝑉
−𝑉
𝑉
−𝑅 ·𝐼
Figura 37: Resultado de la polarización fija de un JFET.
Dado que la tensión VGS es constante e igual a – V1, el punto de funcionamiento del transistor A se puede
representar gráficamente en este caso como la intersección de la característica de saturación con una recta
vertical en VGS = - V1 (Figura 24). Los resultados anteriores serán válidos mientras se cumpla que el transistor
esté en saturación. Es decir,
𝑉
>𝑉
+𝑉
121
Fundamentos de Electrónica (2º GIERM)
O lo que es lo mismo:
𝑉
−𝑅 ·𝐼
· 1+
−𝑉
𝑉
> −𝑉 + 𝑉
Como se aprecia en la Figura 38, un aumento del valor de tensión de la fuente V1 produciría una disminución
de la corriente de drenador ID, obteniéndose un nuevo punto de funcionamiento (B).
Figura 38: Resultado de un aumento de tensión V1 en la polarización fija de un JFET.
En ese caso, las condiciones de saturación se acentuarían, ya que el término izquierdo de la desigualdad
aumentaría al aumentar la tensión VDS, mientras que el término derecho disminuiría al hacerse VGS más
negativo.
Razonando de forma similar se deduce que una disminución del valor de tensión de la fuente V1 produciría un
aumento de la corriente de drenador ID y, como consecuencia, una disminución de la tensión VDS. La máxima
corriente IDSS se alcanzaría con VGS = 0 V, pero puede darse el caso de que la máxima corriente admisible sea
menor que ese valor, porque deje de cumplirse las condiciones de saturación del dispositivo. Esto ocurrirá
para una tensión V1 tal que
𝑉
𝑉
−𝑅 ·𝐼
=𝑉
· 1+
+𝑉
−𝑉
𝑉
= −𝑉 + 𝑉
Cualquier cambio en el resto de los parámetros del circuito (RD, VCC) no afectan directamente al punto de
funcionamiento del transistor siempre y cuando se siga manteniendo la condición de saturación.
5.2. Configuración de autopolarización
En esta configuración el terminal de puerta se conecta a tierra y VG = 0 V. La conexión de la fuente a tierra se
hace mediante una resistencia RS por lo que, gracias a la corriente ID que la atraviesa, hace aparecer en el
terminal de fuente una tensión positiva, VS > 0. De esta forma no es necesario una fuente adicional para
conseguir una tensión VGS negativa.
122
Fundamentos de Electrónica (2º GIERM)
Figura 39: Circuito de autopolarización de un transistor JFET.
Analizando la malla de la izquierda, y teniendo en cuenta que IG = 0, se obtiene la siguiente relación
𝑉
=−𝑅 ·𝐼
Por otra parte, se sigue cumpliendo que
𝐼 =𝐼
· 1+
𝑉
𝑉
Es decir que VGS e ID están unívocamente relacionadas mediante las ecuaciones anteriores. Esta relación se
representa gráficamente en la Figura 40, donde la curva de saturación corta en el punto A a la recta
𝐼 =− 1 𝑅 ·𝑉
Figura 40: Resultado de la autopolarización de un JFET.
El punto de funcionamiento A puede ser modificado variando la resistencia RS, de forma que un aumento de
su valor lo desplaza hacia el punto B, disminuyendo la corriente del transistor ID y aumentando su tensión VGS
(Figura 41).
123
Fundamentos de Electrónica (2º GIERM)
Figura 41: Resultado de un aumento de la resistencia de fuente RS en la autopolarización de un JFET.
5.3. Configuración de polarización mediante divisor de tensión
Esta configuración deriva de la anterior a partir de la cual se ha conectado el terminal de puerta a un divisor
resistivo de tensión alimentado por la misma fuente Vcc (Figura 26). El valor de la tensión de puerta VG es
𝑉1 =
𝑅1
·𝑉
𝑅1 + 𝑅2
Figura 42: Circuito de polarización de un transistor JFET mediante divisor de tensión.
Mientras que para la tensión entre puerta y fuente VGS se tiene
𝑉
= 𝑉1 − 𝑉 = 𝑉1 − 𝑅 · 𝐼
La Figura 43 muestra el corte de la nueva recta, dada por la ecuación
𝐼 =− 1 𝑅 ·𝑉
+ 1 𝑅 · 𝑉1
124
Fundamentos de Electrónica (2º GIERM)
Figura 43: Resultado de la polarización de un JFET mediante divisor de tensión.
Donde los puntos de corte de la recta con los ejes X e Y tienen las coordenadas (V1 , 0) y (0 , 𝑉1 𝑅 ).
En este caso hay varias alternativas para modificar el punto de funcionamiento A ya que tanto una variación
de la resistencia RS como de las resistencias del divisor de tensión R1 y R2, o la tensión de alimentación Vcc
influye directamente en el punto de polarización.
En la Figura 44 se muestra el efecto de un aumento de la resistencia de fuente RS en el comportamiento del
transistor. Como en el caso anterior, la consecuencia directa es la disminución de la pendiente de la recta, y
por tanto la disminución de la corriente de polarización IDQ y el aumento de la tensión de polarización VGSQ.
Figura 44: Resultado de un aumento de la resistencia de fuente RS en la polarización de un JFET mediante
divisor de tensión.
Por otra parte, la variación de las resistencias R1, R2 o de la tensión Vcc afecta exclusivamente al punto de
corte con el eje X (0 , V1). En la Figura 45 se muestra cómo influye el desplazamiento de este punto sobre el
estado de polarización del transistor. La disminución de la tensión de puerta V1 mostrada en la figura puede
ser el resultado de una disminución de R1, un aumento de R2, o de una disminución de la tensión de
alimentación Vcc, tal y como se deduce de la ecuación.
𝑉1 =
𝑅1
·𝑉
𝑅1 + 𝑅2
125
Fundamentos de Electrónica (2º GIERM)
Figura 45: Resultado de una disminución de la tensión de puerta V1 en la polarización de un JFET mediante
divisor de tensión.
126