АО “Ўзбекистон темир йўллари”
Ташкентский институт инженеров железнодорожного транспорта
Расчет и проектирование передающего (приемного) устройства системы телемеханики с
защитной от искажения приказа
Методические указания
к выполнению курсового проекта
для бакалавров по направления
5 311 000  Технологик жараёнлар ва ишлаб чиқаришни автоматлаштириш ва бошқариш (темир
йўл транспортида)
5 311 000  Касб таълими (5311000- Технологик жараёнлар ва ишлаб чиқаришни
автоматлаштириш ва бошқариш (темир йўл транспортида))
Ташкент– 2015
УДК 656.25
В методических указаниях изложены порядок выполнения курсового проекта по дисциплине ТДУ.
Проектом предусматривается расчет и проектирование передающего (приемного) устройства системы
телемеханики с защитной от искажения приказа. Методические указания предназначены для студентов
3 курса института инженеров железнодорожного транспорта по направлению «Технологик жараёнлар
ва ишлаб чиқаришни автоматлаштириш ва бошқариш (темир йўл транспортида».
Указания рекомендованы приказом Учебно-методической комиссии Ташкентского института
инженеров железнодорожного транспорта.
Составители:
Ш.Р.Хорунов  к.т.н., доцент;
O.Т. Алиев – ассистент.
Рецензенты:
А.Ф. Шпак Первый заместитель начальника ИВЦ
АО «Ўзбекистон темир йўллари», к.т.н.;
В.Г. Строков  к.т.н., доцент.
2
© Тошкентский институт инженеров железнодорожного транспорта, 2015 г.
Введение
Теория дискретных устройств является сравнительна молодой и быстро развивающейся отраслей
науки. Ее появление в 30-х годах нашего столетия связано с усложнением и совершенствованием
релейных систем управления, когда возникло необходимость в их математических описаниях. Большое
влияние на развитие теории дискретных устройств оказало создание электронных вычислительных
машин (ЭВМ).
Устройства железнодорожной автоматики и телемеханики в основном относятся к классу
дискретных. Отрасль науки и техники об автоматически действующих устройствах и системах
называется автоматикой. Для выполнения тех же функций на больших расстояниях, требующих для их
преодоления специальных средств, применяют устройства телемеханики. Телемеханика – отрасль науки
и техники, охватывающая теорию и технические средства контроля и управления объектами и на
расстоянии с применением специальных преобразователей сигналов для эффективного использования
каналов связи.
Все системы автоматики и телемеханики, являются системами переработки, передачи,
воспроизведения, хранения, доставки информации для управления некоторыми технологическими
процессами.
В современных системах железнодорожной автоматики и телемеханики для переработки
информации используют дискретные сигналы, в связи, с чем эти системы являются дискретными,
особенно в той части, которая связана с обработкой управляющей информации.
Задачей курсового проекта является разработка дискретного передающего и приемного устройства
системы телемеханики.
1. Система телеуправления и телесигнализации
1.1. Основные узлы телемеханических систем
Управление объектом и контроль его работы на больших расстояниях требующих для их
преодоления специальных средств осуществляются с помощью устройств телемеханики.
В случае, когда расстояние между распорядительными и исполнительными пунктами велико и в
связи с этим возникает необходимость уменьшить число каналов связи, применяют телемеханический
способ управления объектами. Для этого передаваемый сигнал зашифровывают и посылают в линейную
цепь в закодированном виде, представляющим систему импульсов, обладающих определенными
признаками. На приемном пункте эти импульсы воспринимают специальные устройства, которые
расшифровывают и приводят в действие управляемый объект или изменяют состояние индикаторного
прибора.
Каждая телемеханическая система состоит из отдельных узлов, которые выполняют те или иные
функции по передаче или приему кодов. К функциональным узлам телемеханических систем (рис.1)
относят следующие узлы:
3
П – пусковой, служащий для восприятия сигналов пуска кодовых устройств при переводе
управляющих рукояток или изменении положения объектов, образования шифраторных цепей, а также
хранения и обеспечения их передачи после освобождения линейной цепи;
Г – генератор импульсов, вырабатывающий импульсы тока, используемые для передачи приказов;
Р – распределительный, преобразующий задания в серию последовательных импульсов тока и
наоборот;
Ш – шифраторный, придающий импульсам кода определенные признаки в соответствии с
передаваемым приказом;
Л – линейный, предназначенный для восприятия импульсов кода;
Д – дешифраторный, осуществляющий дешифрирование принятого кода и передачу воздействия
исполнительным устройствам;
З – защитный, предназначенный для проверки правильности генерирования кодов на передающей
стороне и отсутствия искажения приказов, зафиксированных на приемной стороне.
1.2.Структурные схемы передающих и приемных устройств
Передающее устройство должно осуществлять передачу дискретных сигналов соответствующих
заданным параметрам контролируемых объектов в линию связи. Для этого выше указанную
информацию необходимо переработать. Процесс переработки осуществляется различными
дискретными устройствами, которые в совокупности определяют передающее устройство. А именно
шифратор, преобразователь кодов, счетчик, мультиплексор и т.п.
Передающее устройство состоит из нескольких функциональных узлов:
Рис.2. Структурная схема передающего устройства
- шифратор CD, он выдает на выходную шину определенную кодовую (операцию) комбинацию в
соответствии с передаваемым приказом, а именно – с номером контролируемого объекта;
- преобразователь кодов x/y, он преобразует двоичный код в помехозащитный;
- блок памяти RG, предназначен для хранения кодовых комбинаций;
- схема запуска и остановки работы устройства C3O;
- генератор тактовых импульсов G, он вырабатывает стабильную последовательность импульсов
прямоугольной формы для переключения счетчика;
4
- счетчик CT, он падает синхронизирующий сигнал на вход мультиплексора;
- мультиплексор MS, он преобразует параллельные во времени импульсы в последовательные;
- контрольная схема KC, она проверяет правильность генерирования кодов.
Структурная схема передающего устройства представлена на рис. 2.
Структурная схема приемного устройства состоит из следующих блоков:
П – приемник, служащий для восприятия передаваемых сигналов;
ДМ – демультиплексор, предназначенный для осуществления преобразования последовательных
кодов в параллельные.
Б.П. – блок памяти, служащий для временного запоминания кодовых комбинаций;
П.К. – преобразователь кодов, осуществляют преобразование помехозащищенных кодов в
двоичный;
ДШ – дешифратор, предназначенный для расшифровки двоичного кода;
Г – генератор тактовых импульсов;
СЧ – счетчик, предназначенный для считывания импульсов и управления работой
демультиплексора;
З и О – схемы запуска и остановки устройства;
КБ – контрольный блок, служит для проверки переданного кода.
Структурная схема приемного устройства представлена на рис. 3.
Рис.3. Структурная схема приемного устройства
1.3.Исходные данные и основные требования на разработку проекта
Согласно заданию студент должен разработать дискретное передающее или приемное устройства
систем ТМ для передачи 8-10 элементов сигнала в диапазоне 0-31 десятичных цифр. Предлагаемые
диапазоны знаков и цифр ограничивают только объем и сложность проектируемой схемы. Диапазон
цифр от 0 до 15 предопределяет для шифрации 4 информационных двоичных разряда, диапазон от 0 до
31-5.
Осуществляется синтез шифратора на заданное количество цифр (фрагмент). В зависимости от
диапазона заданных информационных знаков определяется количество выходов шифратора 4 или 5. В
целом синтез шифратора проводится по правилам синтеза комбинационных схем.
Для обеспечения защиты от помех при передаче сигналов в линии связи используются
помехозащитные коды, задаваемые по вариантам.
1.
Код Хемминга;
2.
Код Бауэра;
3.
Код с контролем на четность;
4.
Код с контролем на нечетность;
5.
Равновесный код;
6.
Пятиразрядный код Грея;
7.
Корреляционный код (код с удвоением элементов);
8.
Код с числом единиц кратных трем (7;2);
9.
Пятиразрядный дополнительный код на все сочетания;
5
10.
Пятиразрядный инверсный код.
Вариант помехозащищенного кода указывается в задании. С учетом различного количества
информационных знаков двоичного кода после шифратора (4 или 5) количество вариантов 1-14, как
минимум удваивается.
Производится перерасчет двоичных информационных сигналов, снимаемых с шифратора в
двоичные помехозащитные сигналы в соответствии с заданием.
По правилам синтеза комбинационных схем осуществляется синтез преобразователя кодов из
двоичного в помехозащитный.
Проектируется блок памяти или регистр на заданном типе триггеров.
Проводится синтез мультиплексора (управляемого коммутатора). В зависимости от количества
элементов помехозащитного сигнала определяется необходимое число информационных и
управляющих входов.
Синтез проводится по правилам синтеза комбинационных схем. С учетом количества передаваемых
знаков осуществляется синтез счетчика импульсов по модулю, определенному при расчете
мультиплексора.
Синтез проводится по правилам синтеза многотактных (конечных) автоматов и схем.
Далее осуществляется синтез генератора тактовых импульсов, запускаемого при нажатии любой
кнопки передаваемой десятичной цифры, осуществляющего управление работой счетчика и выходного
блока.
В заключении решаются вопросы синхронизации и отчистки регистра, запуска и окончания работы
всех блоков устройства.
Каждый студент решает эти вопросы индивидуально с помощью преподавателя.
Приемное устройство системы ТМ состоит практически из аналогичных блоков.
Вместо шифратора и мультиплексора устанавливается дешифратор и демультиплексор, синтез
которых, как комбинационных схем, не отличается от общего порядка синтеза.
Основным отличием разработки приемного устройства от передающего является
последовательность прохождения и преобразования сигнала от входа к выходу, что определяет порядок
и последовательность разработки блоков студентами.
Законченная работа должна быть оформлена в формате А4, содержащий 25-30 стр. рукописного
текста и расчетов.
Схемы должны быть вычерчены на миллиметровой бумаге и сброшюрованы.
Общий объем графического материала не должен превышать 2-х листов формата А2.
Таблица 1.
Варианты для разработки проектирования передающих и приемных устройств
Генерато Элементы
Входные
Десятичные
р
памяти
Помехозащищенный
(выходн
№ номера
тактовых ГТИ БП Сч.
Устройство
код
ые)
объектов
импульс
И
блоки
ов
1
1,3,6,8,9,21,28 Равновесный
М2
RS
D
JK
И
приемный
,30
2
2,4,5,8,9,16,20 Хэмминга
М4
RS
JK D
И
Передающ
,31
ее
3
3,5,8,14,18,21, Бауэра
М2
JK
RS D
И
Приемный
29,30
4
4,6,7,12,13,18, Код с контролем на М4
RS
D
JK
И
23,26
четность
5
5,8,9,11,13,17, Код с контролем на М2
JK
D
RS
И
Передающ
24,27
нечетность
ее
6
6,11,15,17,
Пятиразрядный код М4
D
RS JK
И
Приемный
19,24,28,30
Грея
7
7,11,15,18,
Корреляционный
М2
RS
JK D
И
передающе
24,26,28,31
код (код с
е
удвоением
элементов)
6
8
8,10,12,15,
17,21,23,27
9
9,13,15,19,
23,25,29,31
10
10,14,16,19,22
,27,29,30
11,14,16,17,19
,23,27,29
12,16,18,22,
25,28,30,31
13,15,18,19,20
,25,28,29
14,18,19,22,24
,26,28,31
15,17,18,22,23
,25,28,30
16,18,20,22,24
,26,28,30
2,5,7,9,15,
18,22,28
11
12
13
14
15
16
17
JK
RS
D
И
Приемный
М2
D
JK
RS
И
Передающ
ее
М4
RS
JK
D
И
Приемный
М2
RS
D
JK
И
Хэмминга
М4
JK
RS
D
И
передающе
е
Приемный
Бауэра
М2
RS
D
JK
И
Код с контролем на
четность
Код с контролем на
нечетность
Пятиразрядный код
Грея
Корреляционный
код (код с
удвоением
элементов)
Код с числом
единиц кратных
трем
Пятиразрядный
дополнительный код
на все сочетания
Пятиразрядный
инверсный код
М4
JK
D
RS
И
М2
D
JK
RS
И
М4
D
RS
JK
И
D
JK
И
Передающ
ее
М2
RS
Передающ
ее
Приемный
передающе
е
Приемный
JK
RS
D
И
передающе
е
М2
D
JK
RS
И
Приемный
М4
RS
D
JK
И
Передающ
ее
Равновесный
М2
JK
RS
D
И
Приемный
6,14,17,19,
23,26,27,31
Хэмминга
М4
D
JK
RS
И
Приемный
1,5,9,10,14,17,
26,29
3,5,8,13,15,21,
25,28
5,7,11,15,
18,25,28,30
Бауэра
М2
RS
D
JK
И
Код с контролем на
четность
Код с контролем на
нечетность
М4
RS
JK
D
И
Передающ
ее
Приемный
М2
JK
RS
D
И
5,7,11,13,18,2
3,25,27
19
2,4,8,13,17,19,
22,25
20
7,11,15,19,
22,27,29,31
21
3,7,11,16,
17,24,28,30
22
23
25
М4
М4
18
24
Код с числом
единиц кратных
трем
Пятиразрядный
дополнительный код
на все сочетания
Пятиразрядный
инверсный код
Равновесный
передающе
е
2. Кодирование сообщений
2.1. Способы кодообразования.
Двоичные и помехозащитные коды
Кодирование – это процесс преобразования дискретных сообщений (информации) в определенное
сочетание символов, т.е. замена элементов одной знаковой системы. Закон или правила, по которому
осуществляется указанное преобразование называется кодом. Основой каждого кода является кодовая
таблица, в которой в символической форме устанавливается соответствие между символами сообщения
и кодовыми комбинациями.
7
Существуют коды неизбыточные и избыточные (помехозащищенные). Коэффициент избыточности
R характеризует «цену» обнаружения или исправления ошибки:
R  1  (log 2 S p log 2 S 0 ) , где
S 0 - все множества кодовых комбинаций; S p - используемые комбинации.
Для того чтобы представить сообщения в форме, пригодной для его передачи по данному каналу,
необходимо использовать кодирование. На практике кодирование сообщений представляет собой
процедуру взаимно однозначного отождествления сообщений с сигналами избыточного множества.
Таким образом процесс кодирования распадается на операции выбора из множества  (n ) некоторого
подмножества  (  ) , содержащего N сигналов, и операцию взаимно однозначного сопоставления
сообщений отобранным сигналом. Вот это подмножество сложных сигналов  (  ) , выбранных для
передачи сообщений, и есть код. То есть код можно определить как универсальный способ отображения
информации, не только при ее передаче, но и при хранении и обработке, виде соответствий между
элементами сообщений и сигналами, с помощью которых эти элементы можно зафиксировать. Из
множества характеристик кодов основными принято считать: основание кода (чаще всего двоичное);
длину кода (разрядность); способ комбинирования; правило сопоставления сообщений кодовым
комбинациям; способы формирования алфавита кода (импульсные признаки); способ передачи
(разделения) элементарных сигналов.
В десятичной системе счисления основанием является число 10 и используется 10 цифр для записи
чисел. Людою десятичное число можно представить в виде суммы степеней числа 10 с
соответствующими коэффициентами. Например: 605=6102 + 0101 + 5100 . (100=1).
В устройствах АТ и Вт широко используется двоичная системе счисления и основанием при этом
является число 2, а коэффициентами является 0 и 1.
Например: 1101=123 +122 +0 21 +120=13
10111=124 +023 +122 +1 21 +120=16+0+4+2+1=23
Десятичные числе переводят в двоичные путем последовательного деления десятичного числе на 2
до тех пор, пока частное от деления не станет равным 1. Это единица с остатком, образующимся при
делении и дают двоичное число. Например: перевод число 29 перевести в двоичную систему.
Делимое
29
14
7
3
Делитель
2
2
2
2
Частное
14
7
3
1
Остаток
1
0
1
1
В итоге получаем 11101, которое записываем так: сначала последняя единице частного, а затем все
остатки начиная снизу (в обратном порядке).
Десятичное
число
0
1
2
3
4
5
6
7
8
Двоичная
система
0
01
10
11
100
101
110
111
1000
Десятичное
число
9
10
11
12
13
14
15
16
17
8
Двоичная
система
1001
1010
1011
1100
1101
1110
1111
10000
10001
При сложении единиц одного и того же разряда, в данном разряде получается ноль и образуется
перенос единицы в соседний старший разряд. 1+1=10 .
При вычитании, если из нуля вычитается единице, то делается заем в ближайшем старшем разряде
с единицей. 101=1 .
Сложение
Вычитан
ие
100101,01

1+
10011,011
111000,10
1100,1101
1011,1110
0,1111
0
При составлении программ (для ЭВМ) удобнее применять восьмеричную 8 систему счисления, так
как запись получается в 3 раза короче, чем по двоичной системе (23= 8). Для записи чисел в
восьмеричной системе использует цифры: 0, 1, 2, 3, 4, 5, 6, 7.
Десятичное значения восьмеричного числа определятся так же, как и двоичного, с учетом того что
основанием системы является число 8.
Например: А=147(8)=182 +481+780=103(10)
Десятичные числа переводится в восьмеричную последовательным делением на 8 и выписыванием
в обратной последовательности частного (последнего) и остатка. Пример: А=189 (10) перевести в
восьмеричную.
В ЭВМ и АТ наряду с двоичными, используется также двоично-десятичные числа (коды). Двоичнодесятичное представление чисел – это замена каждой десятичной цифры ее четырёхразрядным кодом
двоичным. Например:
Прямой, обратный и дополнительные коды
Для обозначение знака числа в ЭВМ применяют символы: 0-для «+чисел»; 1-для «-чисел». Для
представления чисел в ЭВМ применяют специальные двоичные коды: прямой, обратный и
дополнительный.
1.
Прямой код числе.
+
-
8
8
1000
01000
8
11000
пр
пр
2.
Обратный код числе.
Обратный код положительного числа идентичен прямому коду этого числа. В обратном коде
отрицательного числа записывается инверсное значение двоичного эквивалента этого числа:
+
21 = 10101
21об = 010101
9
21об = 101010
-
3.
Допольнительной код числе.
Дополнительной код положительного числе идентичен прямому коду числе. Дополнительный код
отрицательного числе образуется путем прибавления единицы к младшему разряду обратного кода
этого числе.
13пр
+
01101
13об
+
01101
13доп
+
01101
=
=
=
13пр = 1
1101
13об = 1
0010
13доп = 1
0011
-
1 0010
+
____ 1_
1 0011
Для выполнения операций над числами в ЭВМ использует дополнительной код. После выполнения
операций, числа представляют в прямых кодах. Пример: сложить числа +5 и -7.
+5доп=00101, -7доп=11001 ; +5+(-7)=-2
00101
11001
11110 = 2доп
+
Для преобразования дополнительного кода отрицательного числе в прямой, знаковый разряду не
изменяется, остальные инвертируются и далее к младшему разряду прибавляется единица.
-2пр=10010
2.2. Принципы построения помехозащищенных кодов с
обнаружением и коррекцией ошибок
Процесс преобразования сообщений в комбинации дискретных сигналов называют кодированием, а
правило, по которому осуществляется это преобразование называется кодом.
Коды разработанным для ДУ А и Т.
Код Грея (рефлексный)
«10» «2»
0 000
1 001
«Грея»
000
001
2 010
011
3
4
5
6
7
010
110
111
101
100
011
100
101
110
111
Получение кода
Грея
101

10 1
111
В коде Грея соседние комбинации различаются только в одном разряду. Преобразование двоичного
кода в код Грея производится суммированием по mod 2 данной комбинации двоичного кода с такой те,
но сдвинутой в право на один разряду. При сложении младший разряд суммы отбрасывается количество
кодовых комбинаций (емкость) кода Грея, также как и кода все сочетания равно:
N=C0n + C1n + C2n + ... Cmn + ... + Cnn = 2n ,
10
где: Cmn =n!/m!(n-m)!, m – число единиц, n – длине кодового слове. Кодовое расстояние между
комбинации, равно числу единиц при сложении их по mod2 и равно dmin=1 и эти коды не обладают
какими – либо защитными свойствами. Например: 101111=010
2.3. Принципы построения кодов с обнаружением ошибок
1. Код с проверкой на четность
К любому двоичному коду, состоящему из k информационный разрядов, добавляется один
контрольный символ (разряд) m (0 или 1) из условия получения чётного количества единиц в
комбинации. Количество разрядов всего: n=k+1.
Емкость кода N=2n-1 (контрольный разряд не в счёт). Избыточность кода И=n-k/k=m/k=1/k.
Например избыточность 5-ти разрядного кода И=1/5
Кодовое расстояние d2
«
10»
«2»
0
000
1
001
2
010
3
011
4
100
5
101
6
110
7
111
«чётн
»
000
0
001
1
010
1
011
0
100
1
101
0
110
0
111
1
2. Код с постоянным весом
Его кодовые комбинации содержат постоянного число единиц. Емкость кода N= Cmn =n!/m!(n-m)!
Кодовое расстояние d2. Код обнаруживает все одиночные ошибки и однонаправленные кратные. Не
обнаруживается двойные ошибки типа «смещение» кода 10 и одновременно 01.
3. Распределительный код. (nC1)
В этом коде в любой кодовой комбинации содержится только одна единица. Емкость кода N= C1n
=n. Кодовое расстояние d=2. например при n=5: 00001, 00010, 00100, 01000, 10000. Очень простая
схемная реализация.
4.
Код с числом единиц кратным 3
Данный код образуется из кода на все сочетание путем добавления к k информационных разрядам
двух контрольных разрядов m=2, так чтобы общее количество единиц в кодовой комбинации было
кратно 3.
k
M
N=k+m
11
0001
0010
0011
0101
0111
11
11
10
10
00
000111
001011
001110
010110
011100
Емкость кода N=2n-2. Кодовое расстояние d2. Код обнаруживает все одиночные ошибки и любое
четное количество однонаправленных ошибок.
Не обнаруживается ошибки типа «смещение» и ошибки кратном 3.
5. Код с удвоением элементов (корреляционный)
В этом коде каждый элемент двоичного кода на все сочетание, передается двумя символами,
причем 1 преобразуется в 10, а 0 преобразуется в 01. Например, вместо комбинации 1001 будет
предаваться комбинация 10010110.
Емкость кода N=2n/2 . Кодовое расстояние d2. Код весьма помехоустойчивый, т-к , обнаруживается
все ошибки, кроме смещений в парных элементах. Избыточность кода большая (И=1).
6. Инверсный код (код Бауэра)
В этом коде к исходной n-разрядной комбинации добавляется еще n-разрядов по правилу: если в
исходной комбинации содержится четное числе единиц, то добавляемая комбинация повторяет
исходную: а если в исходной комбинации содержится нечетное числа единиц, то добавляемые
комбинация инвертируют (т.е. 1 заменяется 0, а 0 на 1). Например, если исходная комбинация 1001, то
вместо нее будет передоватся комбинация 10011001; если исходная комбинация 1101, то вместо нее
будет передана 1101 0010.
Емкость кода Бауэра N=2n/2 . При приеме кодовых комбинаций осуществляется сложение по mod 2
информационной части (исходной комбинации) и контрольный (добавки). При отсутствии искажений
получает либо все 0 либо все 1. Кодовое расстояние кода Бауэра d2 и зависит от длины исходной
кодовой комбинации. Избыточность кода большая (И=1).
7. Коды Хэмминга
В качества исходного берется код на все сочетания с к информационными символами к которому
добавляется m-контрольных символов. Длина кодового слова n=k+m. Так как общее количество
искажений n-разрядного кода будет n+1 (включая и передачу неискаженного кода), а с помощью m
контрольных символов можно описать 2m событий, то должно быть выполнено условие 2mn+1=k+m+1.
Исходе из этого неравенства число контрольных символов m в зависимости от числа информационных
символов k представлено в таблице:
K
m
1 2 3 4 5 6 7 8 9 10 11 12 13 14
233344444 4 4 5 5 5
Контрольные символы размещаются в кодовых комбинациях на местах, десятичный номер которых
определяются по закону 2i, где i=0,1,2,3 .... , то есть позиции (импульсы) 1,2,4,8,16 и т.д.
Например 9-ти элементная комбинация кода Хэмминга может иметь вид: m1 m2 k1 m3 k2 k3 k4 m4 k5 ,
т.е. информационных разряды размещаются контрольных.
Определение значение контрольных символов
Рассмотрим комбинацию 22(10)=10110(2). Для него требуется 4 контрольных символа (разряда). Так
как контрольные символа размешаются в 1,2,4 и 8 разрядах, то информационные размещаем в 3,5,6,7,9
разрядах. Разместим комбинацию в таблице.
Десятичные номера
1
2
3
12
4
5
6
7
8
9
разрядов
Двоичные
номера
0
0
0
0
0
0
0
1
1
разрядов
001 010 011 100 101 110 111 000 001
Буквенное
а
а
а
а
а
а
а
а
а
обозначение разряда
1
2
3
4
5
6
7
8
9
Исходный
не
избыточный
код
1
0
1
1
0




(информации, символы)
Комбинация
кода
0
1
1
0
0
1
1
0
0
Хэмминге
Составим контрольные суммы Si по mod 2 тех значений разрядов, двоичные номера которых
имеют единицу на i-м месте справа. Суммы Si составим так, чтобы в каждую из них входи лить один
контрольный разряд.
Так как в 1-м разряде справа единица содержится в 1,3,5,7 и 9-м двоичных номерах, то сумма Si
будет: S1= а1 + а3 + а5 + а7+ а9
Во втором разряде справа единицы содержатся во 2,3,6,7 двоичных номерах и сумме Si будет:
S2= а2 + а3 + а6 + а7.
Аналогично имеем: S3=а4 + а5 + а6 + а7
S4= а8 + а9
Значение контрольных разрядов принимаем такими, чтобы контрольные суммы Si по mod 2 были
равны 0 (четное число единиц в сумме). Тогда имеем:
S1= а1+1+0+1+0, значение S1 по mod 2 равно 0 только тогда, когда а1=0.
Аналогично: S2= а2+1+1+1 и а2=1
S3= а4+0+1+1 и а4=0
S4= а8+0 и а8=0
Внося в таблицу значения разрядов а: получим комбинацию кода Хэмминга. Таким образом
комбинация кода на все сочетания 10110(2)=22(10) преобразуется в коде Хэмминга 22(10)10110(2)011001100(х).
При приеме кода Хэмминга проверяется, что все контрольные суммы S1,
S2, S3, S4 по mod 2
равны 0. Код Хэмминга позволяет исправить одну или обнаружить две ошибки без исправления их.
В целом корректирующая способность коде зависит от расстояние. При d=1 – ошибка не
обнаруживается. При d=2 – обнаруживается одиночные ошибки. При d=3 – исправляется одиночные
или обнаруживается двойные ошибки.
В общее случае d=r+s+1 и rs,
где d – кодовое расстояние
r – число обнаруживаемых ошибок
s – число исправляемых ошибок.
Так, для обнаружения двух и исправление одной ошибок необходимо чтобы d=2+1+1=4
3. Синтез специальных комбинационных схем
В общем виде синтез комбинационного дискретного устройства заключается в построении
принципиальной схемы по заданному словесному описанию алгоритма работы.
3.1. Общая методика синтеза комбинационных схем
Под специальными комбинационными схемами подразумевается самостоятельные узлы,
выполняющие определенные функции. Это сумматоры, шифраторы, дешифраторы, преобразователи
кодов, мультиплексоры, демультиплексоры и др.
Синтез специальных комбинационных схем – это процесс построения структуры выше
перечисленных самостоятельных узлов, которая реализует заданные условия работы. В зависимости от
конкретного назначения различные специальные комбинационные схемы имеют отдельные
специфические особенности, но в целом общий порядок синтеза состоит из нескольких этапов:
13
1. представление задания на разработку дискретного устройства в виде таблицы истинности;
2. составление по таблице истинности переключательной функции схемы;
3. минимизация переключательной функции;
4. составление по минимизированной формуле структурной схемы устройства;
5. построение реальной схемы дискретного устройства на заданном типе элементов.
Рассмотрим эти этапы подробнее:
1 этап. Представление задания в виде таблицы истинности производится на основе анализа логики
разрабатываемого дискретного устройства. К каждому набору входных переменных ставятся
соответствующие значения выходных переменных.
2 этап. Формулу переключательной функции (ПФ) схемы по таблице истинности (ТИ) составляют в
виде совершенной дизъюнктивной или конъюнктивной нормальной формы (СДНФ или СКНФ).
Например, для составления ПФ в виде СДНФ из ТИ выбираются только те наборы входных
переменных, при которых заданная функция принимает значение «1». Указанные наборы
представляются в виде конституентов «1» и объединяются между собой дизъюнкцией.
3 этап. Минимизация производится одним из методов (непосредственного упрощения, Квайна-МакКласки, с помощью карт Карно).
Минимизация ФАЛ методом Квайна и Мак-Класки
Метод Квайна и Мак-Класки при минимизации функций алгебры логики, по этому методу
последовательно выполняют два этапа преобразования выражения функции: на первом переходят от
канонической формы к сокращенной, на втором — от сокращенной формы логического выражения к
минимальной.
Для формирования простых импликант и получения сокращенной ДНФ все конституанты
минимизируемой ФАЛ n переменных записывают в виде их двоичных номеров. Последние разбивают
по числу m единиц, содержащихся в их коде, на группы. Количество единиц m называют индексом двоичного числа. В m-ю группу войдут все номера, имеющие в своей двоичной записи ровно m единиц.
Группы двоичных номеров с одинаковым индексом располагают в столбец, разделяя их
горизонтальной чертой в порядке возрастания индекса m. Далее выполняют следующие операции:
попарно сравнивают двоичные номера всех членов группы с индексом m с членами группы, имеющей
индекс m+1 если сравниваемые двоичные коды различаются только в одном разряде, в первый столбец
остатков записывают код с прочерком на месте этого разряда, двоичные коды номеров, участвующих в
операции склеивания, отличают условным знаком, например V. Указанные операции повторяют для
всех групп последовательно в порядке возрастания m. Все не отмеченные знаком V двоичные номера
соответствуют простым импликантам.
К полученному первому столбцу остатков с укороченными двоичными номерами вновь применяют
рассмотренные операции и формируют второй столбец остатков. Склеиванию подлежат только те
укороченные двоичные номера, которые содержат прочерки в одних и тех же разрядах и различаются
значением только одного разряда. Во втором столбце остатков сокращенные двоичные номера будут
содержать уже два прочерка.
Процесс формирования сокращенных двоичных кодов продолжается до тех пор, пока имеется
возможность склеивания.
Пример. ФАЛ задана числовым способом:
f={3, 4, 5, 7. 9, 11, 12, 13} x1, x2, x3, x4.
Перейдя к двоичным эквивалентам десятичных номеров конституант, упорядочив их в группы по
числу единиц и проведя операции сравнения и склеивания в соответствии с описанной выше методикой, получим:
14
Дальнейший процесс склеивания импликант, не отмеченных знаком дизъюнкции, невозможен. Эти
импликанты являются простыми, обозначим их буквами А, В, С, D, E, F. Сокращенная ДНФ минимизируемой функции имеет вид f=A\/B\/C\/D\/E\/F. Дальнейшее упрощение логического выражения
достигается исключением' из него лишних членов.
Для составления тупиковых форм из простых импликант и получения минимальной формы
используют импликантную таблицу, которую называют также таблицей покрытий. Ее строки
соответствуют простым импликантам, а графы — конституантам функции (членам ДСНФ). Столбцы
членов ДСНФ, при склеивании которых образована данная импликанта, отмечают метками X. Говорят,
что данная импликанта покрывает (поглощает) данную конституенту. Рассматриваемой функции
соответствует импликантная таблица (табл. 2).
Таблица 2
Если в каком-либо из столбцов составленной таблицы имеется только одна метка, простую
импликанту, стоящую в соответствующей строке, называют существенной, и метку обводят кружком.
Существенная импликанта не может быть исключена, так как без нее не будет получено покрытие всего
множества конституент функции.
Совокупность существенных импликант называют ядром функции. После выделения
существенных импликант из рассмотрения исключают (вычеркивают) те столбцы импликантной
таблицы, которые соответствуют конституентам, поглощаемым существенными импликантами.
Для получения минимальной формы достаточно из импликант, не входящих в ядро, выбрать такое
минимальное число их, которое включает в себя метки во всех оставшихся столбцах. При нескольких
возможных вариантах такого выбора предпочтение отдается варианту покрытия с минимальным
суммарным числом переменных в простых импликантах, образующих покрытие.
Для рассматриваемой функции импликанты А и D совместно покрывают все оставшиеся
конституенты. Таким образом, МДНФ имеет вид
f  ( x1 ,..., x4 )  F  A  D  x2 x3  x1 x3 x4  x1 x2 x4 .
15
Минимальная ДНФ может быть найдена по импликантной таблице с использованием
алгебраического способа. Для каждой конституенты, не поглощаемой ядром функции, записывают
дизъюнкцию обозначений тех импликант, которые ее покрывают. Составляют произведение этих
дизъюнкций которое называют функцией покрытий. Произведение раскрывают по правилам алгебры
логики и записывают в дизъюнктивной нормальной форме. Каждый член этой формы соответствует
неизбыточному набору импликант, покрывающих все конституенты заданной функции. Дизъюнкции
импликант, соответствующих каждому набору совместно с ядром функции, дают тупиковые формы
функции.
В соответствии с табл. 2. можно написать
  ( A  B)( A  C )( D  E )( B  D)  ( A  BC )( D  BE )  AD  DBC  ABE  BCE .
Таблица 3
Получились четыре тупиковых ДНФ, из которых одна минимальная, состоящая из импликант Л, D
и существенной импликанты F.
При применении метода Квайна и Мак-Класки для получения минимальной конъюнктивной
нормальной формы (МКНФ) ФАЛ имеются следующие особенности: исходной формой ФАЛ является
КСНФ; пары склеиваемых членов имеют вид а\/х и а\/ x , члены КСНФ представляют собой дизъюнкции
переменных, которые имеют инверсные значения по сравнению с их значениями в наборах, на которых
функция равна 0.
Для функции φ, заданной таблицей истинности, применяя алгоритм нахождения сокращенной формы, падучим:
Сокращенная КНФ
  ( x1  x3 )( х2  x3 )( x1  x2 )
Переход к минимальной форме осуществляется с использованием импликантной таблицы (табл. 3).
Таблица 4
16
Все столбцы таблицы перекрываются существенными импликантами, следовательно, член х 1\/ x3
лишний и МКНФ функции
  ( x2  x3 )( x1  x2 )
Минимизация ФАЛ с помощью карт Карно
Метод минимизации ФАЛ с использованием карт Карно применяют при числе переменных не
более пяти. Он основан на табличном представлении значений функций. Упрощение функции
табличным методом начинается с записи в клетки карты значений функции при соответствующих
наборах переменных. Для заполнения карты не требуется предварительно записывать функцию в ДСНФ
или КСНФ, достаточно знать наборы переменных, которым соответствуют единичные и нулевые
значения функции.
Если исходная функция задана в виде какой-либо формулы, наборы, на которых функция равна 1,
определяют методом перебора переменных, при этом обеспечивается развертывание формулы в ДСНФ.
В заполненной карте Карно наглядно отображаются соседние конституенты: им соответствуют 1,
расположенные в соседних клетках. Все клетки, содержащие 1, объединяются в замкнутые области,
каждая область должна представлять собой прямоугольник с числом клеток 2, 4, 8. Области могут
пересекаться, и одни и те же клетки могут входить в разные области. Соседними клетками являются не
только клетки, расположенные рядом по горизонтали и вертикали, но и клетки, находящиеся на противоположных границах карты.
При охвате клеток замкнутыми областями следует стремиться к минимальному числу областей,
каждая из которых содержала бы возможно большее число клеток. Каждый член МДН Ф составляют
лишь из тех переменных, которые для соответствующей области имеют одно значение: без инверсии
или с инверсией. Если переменная для одной клетки области имеет значение без инверсии, а для другой
клетки этой области — с инверсией, она в соответствующем члене МДНФ не присутствует.
Рассмотрим пример минимизации функции трех или четырех переменных, заданных
соответственно картами Карно (рис. 4).
Минимальные ДНФ функций:
f ( x1 , х2 , x3 )  x1 x3  x2 x3
f ( x1 , х2 , х3 , x4 )  x3 x4  x2 x4  x1 x3 x4
Для получения минимальной конъюнктивной нормальной формы функции замкнутыми областями
охватываются клетки с нулевыми значениями функции и при записи членов МКНФ берутся инверсные
значения переменных с неизменным значением в пределах соответствующих областей. Так, для
функций, заданных таблицами, приведенными на рис. 1, получим:
f ( x1 , х2 , x3 )  ( x2  x3 )( x1  x3 )
f ( x1 , х2 , х3 , x4 )  ( x3  x4 )( x2  x3  х4 )( x1  x2  x4 )
17
Рис. 4. Карты Карно функции алгебры логики трех (а) и четырех (б) переменных
Метод карт Карно широко применяют при минимизации функции алгебры логики небольшого
числа переменных.
4 этап. Анализируя полученные формулы строим схему в базисе И, ИЛИ, НЕ.
5 этап. Реальная схема ДУ должна быть пересчитана и составлена на заданной тип логических
элементов.
3.2. Синтез шифратора и дешифратора
Устройство, преобразующее сигнал логической 1 на одном из входов в соответствующую
кодовую комбинацию на выходных шинах, называют шифратором (кодером). Шифраторы используют,
например, в устройствах ввода информации в цифровые системы. В таких устройствах при нажатии
выбранной клавиши подается сигнал на определенный вход шифратора и на его выходе возникает
двоичное число, соответствующее данной клавише. Пусть требуется построить шифратор для
представления десятичных чисел в двоичной системе счисления. На основании табл. 2, в которой
приведено соответствие между значениями переменных на входе и выходе, получим следующие
логические выражения:
z1  x1  x3  x5  x7  x9 ;
z 4  x 4  x5  x 6  x 7 ;
z 2  x 2  x3  x 6  x 7 ;
z8  x8  x9 .
Система логических выражений для шифратора, выполненного на элементах И-НЕ, имеет вид:
z1  x1  x3  x5  x7  x9  x1 x3 x5 x7 x9  x1 | x3 | x5 | x7 | x9 ;
z 2  х 2 | х3 | х 6 | х 7 ;
z 4  х 4 | х5 | х 6 | х 7 ;
z 8  х8 | х 9 .
Рис. 5. Условные обозначения шифратора
18
Рис. 6. Условные обозначения дешифратора
Устройство, распознающее различные кодовые комбинации, называют дешифратором (декодером)
(рис. 6). Сигналы четырехэлементной комбинации подаются на входы дешифратора. В зависимости от
вида кодовой комбинации на входе сигнал логической 1 появится только на одном определенном
выходе, а на всех других будет сигнал логического 0.
Таким образом, каждой кодовой комбинации на входе соответствует свой выход, и если учесть, что
число возможных четырехэлементных кодовых комбинаций 24, максимальное число выходов
дешифратора будет 16. Рассмотрим построение дешифратора для определения десятичного номера
числа, представленного в двоичном четырехэлементном коде. Соответствия между двоичными и десятичными числами приведены в табл. 1. Все значения выходных переменных определяются
следующими логическими выражениями:
z 0  х8 х4 х2 х1 ;
z1  х8 х4 х2 х1 ;
z 2  х8 х4 х2 х1 ;
z 3  х8 х4 х2 х1 ;
……………………….………………..
z15  х8 х4 х2 х1 .
z14  х8 х4 х2 х1 ;
При использовании элементов И-НЕ на выходе получаются инверсные значения переменных:
z1  х8 | х4 | х2 | х1 ;
z 0  х8 | х4 | х2 | х1 ;
z 2  х8 | х4 | х2 | х1 ;
z 3  х8 | х4 | х2 | х1 ;
……………………………….………………..
z14  х8 | х4 | х2 | х1 ;
z15  х8 | х4 | х2 | х1 .
Десятич
ное число
8
0
1
2
3
4
Таблица 5
Десятич
z ное число
Двоичный код
z
z
z
4
0
0
0
0
0
2
0
0
0
0
1
1
0
0
1
1
0
Десятичное число
z
z
z
8
0
1
0
1
0
5
6
7
8
9
4
0
0
0
1
1
2
1
1
1
0
0
z
1
0
1
1
0
0
1
0
1
0
1
3.3. Преобразователь кодов
3.3.1 Назначение и выполняемые функции
Преобразователь – это устройство, преобразующее один код в другой. В приемном устройстве он
преобразует помехозащищенный код в двоичный, а в передающем устройстве преобразователь кодов
19
преобразует двоичный код в помехозащитный. На рисунке - 7 представлено условное обозначение
преобразователя кодов.
Рис.7. Условное обозначение преобразователя кодов
3.3.2 Расчет и проектирование преобразователя кодов
Прежде всего, определяется количество входов и выходов преобразователя кодов. В приемном
устройстве число входов преобразователя равно числу входов дешифратора, а передающем устройстве
равно числу выходов шифратора.
Преобразование одного кода в другой можно осуществлять последовательным соединением
дешифратора и шифратора. В этом случае m-элементная кодовая комбинация преобразуется
дешифратором в сигнал логической 1 на соответствующем выходе, а шифратор из этого сигнала
формирует требуемую n-элементную комбинацию.
Таблицa 6
Код Грея
Код 421
Код
Код Грея
421
1
х
х
х
2
3
1
2
3
1
2
3
1
2
3
0
0
0
0
0
0
1
1
0
1
0
1
0
0
0
0
0
0
1
1
0
1
1
0
1
1
1
1
0
0
1
1
0
1
0
1
1
1
1
1
1
1
0
0
z
z
z
х
х
х
z
z
z
0
1
1
0
Еще один метод построения кодопреобразователя основан на использовании комбинационного
устройства с многими выходами и входами. Рассмотрим этот метод на примере преобразования
двоичного кода в код Грея. В табл. 6 приведено соответствие комбинаций обоих кодов. Двоичное число
в коде Грея записывается по следующему принципу. Если в старшем соседнем по отношению к данному разряде двоичного числа стоит 0, в данном разряде кода Грея сохраняется цифра, записанная в
двоичном коде, если же 1, цифра меняется на обратную. Каждая из выходных переменных z1, z2, z3
является функцией входных переменных х1, x2, х3.
Рис.8. Карты Карно и схема преобразователя двоичного кода в код Грея
20
Для получения логических выражений выходные переменные z2 и z3 представим таблицами
истинности в форме карт Карно (рис. 8,а). Из
табл. 6 следует, что z1= х1. После минимизации
получим:
z 2  x1 x2  x1 x2 ;
z 3  x 2 x3  x 2 x3 .
По полученным выражениям строим схему (рис 8,б).
Приведем следующий пример: преобразователь нашем примере преобразует код с контролем на
нечетность (помехозащищенный) в двоичный код на все сочетания. Входами преобразователя, в
примере, являются выходы блока памяти, а выходы преобразователя - есть входы дешифратора.
Количество входов равно число разрядов помехозащищенного кода, т.е. равно 7, а количество выходов
6.
Составляем таблицу истинности (ТИ):
6
Х
х
х
х
х
х
х
z
z
z
z
z
5
4
3
2
1
0
6
5
4
3
2
1
0
0
0
0
0
0
1
1
0
0
1
1
1
1
0
0
1
1
0
0
0
1
0
0
0
1
0
0
1
0
0
1
1
0
0
1
0
1
1
1
0
0
0
1
1
1
0
1
1
1
0
0
0
1
1
1
0
0
0
0
0
0
1
1
0
0
1
1
1
1
0
0
1
1
0
0
0
1
0
0
0
1
0
0
1
0
0
1
1
0
0
1
0
1
1
1
z
0
0
0
1
1
1
0
1
Вычислим переключательные функции (функции выходов) по ТИ в виде СДНФ. Для этого из ТИ
выберем только те наборы входных переменных, при которых заданная функция принимает значение 1.
Эти наборе представим в виде конституентов «1» и объединим их дизъюнкцией. Имеем:
z1  x0 x1 x2 x3 x4 x5 x6  x0 x1 x2 x3 x4 x5 x6  x0 x1 x2 x3 x4 x5 x6  x0 x1 x2 x3 x4 x5 x6 ;
z8  x0 x1 x2 x3 x4 x5 x6  x0 x1 x2 x3 x4 x5 x6 .
Минимизацию произвести нельзя.
Структурная схема преобразователя представлена на рис.9.
21
Рис.9. Преобразователь
3.4. Мультиплексор и демультиплексор
3.4.1 Назначение и выполняемые функции
Мультиплексор (управляемый коммутатор) предназначен для преобразования параллельных во
времени импульсов в последовательные. Мультиплексор имеет две группы входов: информационные
входы; адресные входы. Выход у мультиплексора один.
Мультиплексоры. Схему с одним выходом Q, k, управляющими входами А1, А2, ..., Аk, n=2k-1,
информационными входами D1, D2, …., Dn и входом С для подачи синхронизирующего сигнала (рис.
10) называют мультиплексором (коммутатором).
Набор переменных, поступающих на управляющие входы, задает двоичное число Ni вида х1, х2, х3,
..., xk. При подаче сигнала на вход С выходная переменная мультиплексора Q повторяет переменную
информационного входа DNi, с номером Ni задаваемым двоичным кодом на управляющих входах. При
отсутствии синхронизирующего сигнала (С=0) связь между информационными входами и выходом
отсутствует (Q — 0).
22
Рис. 10. Условное обозначение (а) и схема мультиплексора (б)
Функционирование мультиплексора определяется табл. 7. По табл. 7 можно записать логическое
выражение для выхода Q:
Q  D0 A1 A2  D1 A1 A2  D2 A1 A2  D3 A1 A3 C.
По полученному логическому выражению построена схема (рис. 8, б).
Таблица 7
Адресн
Вход
Вы
ые выходы синхход
ронизации
А
А
С
Q
1
2
~
0
0
1
1
~
0
1
0
1
0
1
1
1
1
0
D0
D1
D2
D3
При необходимости коммутации n направлений в одно и наличии мультиплексоров с n входами
каждому направлению присваивают свой номер от 0 до n. Кодовые комбинации номеров поступают на
управляющие входы мультиплексора, а сигналы коммутируемых линий — на информационные входы,
причем линия с номером Ni подается на вход Ni. Если число входов мультиплексора больше числа
коммутируемых линий, часть входов со старшими номерами не будет использоваться. На
неиспользуемые входы подается константа 0.
Если требуется построить устройство с числом входов, большим, чем имеется в одном
мультиплексоре, осуществляют каскадное включение мультиплексоров. На рис. 11 приведена схема
каскадной коммутации с 14 направлений в одно на мультиплексорах с восьмью и четырьмя входами. В
первом каскаде коммутируются линии с номерами от 0 до 7 и от 8 до 13 двумя восьмивходовыми
мультиплексорами, в одном из которых используется только шесть входов; Затем группа из двух
выходных линий первого каскада коммутируется микросхемой мультиплексора с четырьмя входами.
23
Рис. 11. Схема каскадной коммутации
Рис. 12. Схемы реализации функция алгебры логики трех переменных на мультиплексорах с тремя
(а) и двумя (б) управляющими входами
Мультиплексоры могут быть использованы для реализации логических выражений. Функция
алгебры логики k переменных может быть реализована одной микросхемой мультиплексора с k
управляющими и 2k-1 информационными входами. В этом случае на информационные входы подаются
константы 1 или 0 в зависимости от значения ФАЛ при соответствующем наборе переменных,
подаваемых на управляющие входы. На рис. 12. приведена схема реализации функции z3.
Функция трех переменных может быть реализована мультиплексором с двумя управляющими
входами, если две из этих переменных подать на управляющие входы, а третью — на информационные.
В этом случае заданную ФАЛ необходимо разложить по переменным, поступаемым на управляющие
входы. Пусть, например, задана функция
f  x1 x2  x2 x3  x1 x2 x.3 .
Раскладывая ее по х1 и х2, получим:
f  x1 x2 F0  x1 x2 F1  x1 x2 F2  x1 x2 F3 ;
F0=1;
F1= x3 ;
F2= x3 ;
F3= x3 .
Схема реализации заданной функции приведена на рис. 8,б. Аналогичным способом на одной
микросхеме мультиплексора с k управляющими входами можно реализовать любую ФАЛ k+1
переменных.
Если число управляющих входов ky значительно меньше числа переменных k, на информационные
входы подаются функции Fi переменных k—ky. Для реализации каждой из этих функций требуется своя
24
схема. Функции Fi находятся в результате разложения исходной ФАЛ по ky переменным. Следует иметь
в виду, что на управляющие входы муль-типлексора могут быть поданы разные группы переменных.
Разлагая ФАЛ по разным группам переменных, можно получить различные по сложности схемы. Число
вариантов разложения велико. В дальнейшем будем полагать, что разложение осуществляется по
старшим переменным.
Пример 1. Построить на мультиплексорах с двумя управляющими входами схему, реализующую
ФАЛ,
f  x1 x2 х5 х6  х1 x3 x5  x1 x2 x.3 х4  х1 х2 х5 х6 .
Разложив f по x1 и х2, получим
f  x1 x2 ( х5 х6  х3 х5 )  х1 x2 ( х3 x5 )  x1 x2 (0)  х1 х2 ( x.3 х4  х5 х6 ) .
Для реализации ФАЛ F0  x3 x5  x5 x6 и F3  x3 x4  x5 x6 будем осуществлять разложение F0 по x3 и
x5, a F3 — по x3 и х4:
F0  x3 x5 (0)  х3 x5 ( x6 )  х3 х5 (0)  х3 х5 (1);
F3  x3 x 4 (1)  х3 х 4 ( x5 x6 )  х3 х 4 ( х5 х6 )  х3 х 4 ( х5 х6 ) .
Схема на мультиплексорах с двумя управляющими входами, реализующая заданную ФАЛ,
приведена на рис. 13.
На основании изло-женного можно сформулировать алгоритм для
реализации ФАЛ на мультиплексорах (МП).
Рис. 13. Схема реализации функции алгебры логики на четырехвходовых мультиплексорах
Демультиплексоры - эти устройства выполняют функции, противоположные мультиплексорам. У
демультиплексора один вход и много выходов (рис. 14). Вход подключается к выходу, имеющему
заданный адрес.
Рис. 14. Условное обозначение демультиплексора
25
Рис. 15. Схема коммутации с несколькими входами и выходами
С использованием мультиплексоров и демультиплексоров можно строить схемы коммутации с n
направлений в m. В схеме, приведенной на рис. 6, по заданным адресам любой из входов может быть
подключен к любому из выходов. Число выходов увеличивают каскадным включением
демультиплексоров. К каждому выходу демультиплексора первого каскада может быть подключен
демультиплексор второго каскада.
Демультиплексор может использоваться как дешифратор. В этом случае на вход демультиплексора
подается константа D=1, а на адресные входы — принимаемая кодовая комбинация. В зависимости от
значения переменных на адресных входах логическая 1 будет лишь на одном из
выходов
демультиплексора.
Таблица 8
Адресн
Выходы
ые выходы
А
А
z
z
z
z
1
2
0
0
1
1
0
0
1
0
1
1
D
0
0
0
2
0
D
0
0
3
0
0
D
0
0
0
0
D
Пример: Составляем ТИ и по ней определяем формулы переключательных функций.
А А А D
1
2
3
0
0
0
D
D0  A1 A2 A3 D
D
D1  A1 A2 A3 D
D
D2  A1 A2 A3 D
D
D3  A1 A2 A3 D
D
D4  A1 A2 A3 D
D
D5  A1 A2 A3 D
D
D6  A1 A2 A3 D
0
0
0
1
1
0
1
0
2
0
1
1
3
1
0
0
4
1
0
1
5
1
1
0
6
26
Рис.16. Структурная схема DMS
4. Синтез схем многотактных конеяных автоматов
4.1. Синтез генератора
Конечный автомат, т.е. автомат с конечным числом состояний, задается шестью множествами:
  ( A, S ,V , s0 ,  (a, s), (a, s)) , где
  a1 , a2 ,..., a N  - входной алфавит
S  s0 , s1 , s 2 ,..., s R  - внутренний алфавит
V  v1 , v2 ,..., vM  - выходной алфавит
 ( a, s ) - функция переходов;  (a, s) - функция выходов; s0 – начальное состояние автомата.
Рис.17. Абстрактная модель КА.
Функция переходов и выходов могут быть заданы табличным, графическим или аналитическим
способам.
Для построение структурной схеме необходимо:
1.
Приписать каждой букве аi входного алфавита А, совокупность значений сигналов х1, х2, .
. ., хn (хi  {0, 1}) физических входов. Это называется кодированием входных сигналов.
2.
Приписать к каждой букве vi выходного алфавита V совокупность значений физических
выходов z1, z2,…,zm (zi=0,1) Этот этап называется кодированием выходных сигналов.
3.
Определить количество и тип элементов памяти ЭП.
4.
Приписать каждому состоянию si заданного абстрактного автомата, совокупность
состояний (значений) ЭП y1, y2, . . ., yr (yi  {0, 1}).
27
5.
Найти переключательные функции, т.е. функции включения ЭП y1, y2, . . ., yr и функции
выходов z1, z2,…,zm, описывающие работу логических схем и определяющие структуру
комбинационной части автомата.
Генератор предназначен для формирования стабильной последовательности импульсов
прямоугольной формы. Количество внутренних состояний генератора обозначается через М, например
М2, М4 и т.д. Пример: генератор тактовых импульсов должен выдавать последовательность импульсов
по М4, т.е. автомат имеет четыре состояние. Зададим алгоритм функционирования КА с помощью
графов в абстрактной форме.
Данный абстрактный автомат задан
(представлен) на трех множествах:
  a1 , a2 ;
V  1 ,2 ;
S  s0 , s1 , s2 , s3 
Заданный граф переходов генератора
соответствует графу автомата Мура у
которого выходные сигналы на данный
момент времени определяются только
внутренними состояниями автомата.
Рис.18. Граф переходов генератора
По графу определим:
1. Количество физических входов ”n” автомата, необходимых для представления N входных букв
определяем из условия: N  2 n . Так как N  2(a1 и a2 ), то n  1.
Выберем вариант кодирования входного сигнала Х в соответствии с таблицей 9.
2. Количество физических выходов ”m” автомата необходимых для представления М выходных
букв, определяется из условия: М  2 m . Так как M  2(v1 и v2 ), то достаточно иметь один выход m  1 .
Вариант кодирования выходов приведен в таблице 10.
3. Количество элементов памяти ”r”, необходимых для представления R внутренних состояний,
определяется из условия: R  2 r . Так как, R  4( s0 , s1 , s2 , s3 ), то минимальное число элементов памяти
будет r  2 .
Тип элементов памяти по заданию: RS – триггеры.
4. Выберем вариант кодирования внутренних состояний КА в соответствии с таблицей 11.
Таблица 9
Таблица 10
Таблица 11
А
Х
V
Z
S
y
y
1
а
0
1
а
2
v
0
1
1
2
s
0
0
s
0
1
s
1
1
s
1
0
0
v
1
2
1
2
3
5. По графу автомата с учетом таблиц 1, 2, 3 строим каноническую таблицу включения, которая
определяет все возможные комбинации воздействий входным сигналов на внутренние состояния КА.
Здесь следует иметь в виду, что в соответствии с таблицами 1, 2, 3 : Х={0, 1} – входной алфавит
28
реального; Z={0, 1} выходной алфавит реального КА; y={y1, y2} – внутренний алфавит состояний
реального КА.
Каноническая таблице включений (полная кодированная таблица переходов ТП) представлена на
представлена на таблице 12.
X (t )
Y1 (t )
Y2 (t )
Y1 (t  1) Y2 (t  1)
Z (t  1)
Таблица 12.
R1
S1
R2
S2
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
1
0
0
1
1
0
0
0
0
0
0
1
1
0
0
0
0
0
1
1
0
0
~
~
1
1
~
0
0
1
~
1
1
~
0
0
1
~
0
0
0
0
1
~
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
1
~
0
Первые три столбца X (t ), Y1 (t ), Y2 (t ) заполняются так, чтобы каждому значению входного сигнала
X (t ) соответствовали бы все значения внутренних состояний на данный момент времени. Столбцы
[ Y1 (t  1) , Y2 (t  1) ] заполняются в зависимости от схемы графа с указанием закодированного значения
состояний КА на момент времени (t  1) . Например, при воздействии на S 0 (0,0) входной буквы a1 (0) ,
автомат согласно графу переходов при (t  1) остается в прежнем состоянии S 0 (0,0) и формирует ту же
выходную букву 1 (0) . При воздействии на S1 (0,1) входной буквы a1 (0) , автомат переходит в
состояние S 0 (0,0) и формирует выходную букву 1 (0) . При воздействии же на S 0 входного сигнала
a2 (1) автомат в следующий такт времени (t  1) переходит в состояние S1 (0,1) и формирует выходной
сигнал 2 (1) и т.д.
Состояние выхода Z (t  1) определяется также с учетом таблицы кодирования выходных сигналов
табл.10. Столбцы 7,8 и 9,10 заполняются в соответствии с работой первого ( R1 , S1 ) и второго ( R2 , S 2 )
триггера согласно таблице 5 следующим образом:
Для первого триггера в момент времени t Y1 (t )  0 , а в следующий момент времени Y1 (t  1)  0 , то
переход 0  0 для триггера RS соответствует значениям сигналов на R  ~ , на S – 0 и т.д.
Для второго триггера, если в момент времени t Y2 (t )  1, а в следующий момент времени
(t  1) Y2 (t  1)  0 , то переход 1  0 соответствует значениям сигналов на R  1 , на S – 0 и т.д.
Q
Переход
t t+1
0→0
0→1
1→1
1→0
Q
J
R
~
0
0
1
S
0
1
~
0
Таблица 13
t t+1 K
0→0
0→1
~
1→1
1→0
~
0
1
~
0
~
1
6. По канонической таблице 4 включения определяем СДНФ схем функционирования автомата.
Для определения схемы включения первого триггера в форме СДНФ надо объединить
дизъюнкцией конституенты единицы тех наборов значений X (t ), Y1 (t ), Y2 (t ) , для которых сначала вход
R, а затем вход S принимают значение 1 (принимаем где нужно значение ~ за 1). Аналогично
29
определяются функции включения второго триггера, (значение ~ принимается за 1 в тех случаях, когда
данная операция позволяет минимизировать полученную СДНФ). При этом, однако, следует иметь в
виду, что для RS триггеров функции YR и YS не должны одновременно быть равными 1.
Имеем триггеров:
R1  xy1 y2  xy1 y 2  xy1 y 2  x y1 y 2
S1  x y1 y 2  xy1 y 2
R2  x y1 y2  xy1 y2  xy1 y2  xy1 y 2
S 2  x y1 y 2  x y1 y 2
Здесь, например, в функции R1 x y1 y 2 соответствует ~ в таблице 12 и она включена с целью
минимизации функции R1 . После минимизации получаем:
R1  x y1  x y 2
S1  xy2
S 2  x y1
Схема включения выхода автомата (Z) определяется на наборах Y1 (t  1) ; Y2 (t  1) , для которых
R2  x y 2  xy1
Z (t  1) равен 1.   y1 y2  y1 y2  y2 . Структурная схема генератора представлена на рис.21.
Рис.19. Генератор тактовых импульсов
4.2. Синтез счетчика
Каждый счетчик имеет конечное число состояний и может фиксировать только определенное число
N активных импульсов (сигналов). После поступления на вход последнего N – ного сигнала счетчик
возвращается в исходное состояние, после чего начинается новый цикл его работы. Для фиксации N
сигналов счетчик должен иметь N внутренних состояний.
1). Число внутренних состояний в нашем случае N=7, так как количество информационных
выходов демультиплексора n=7 и счетчик должен считать только до 7.
Рис.20. Граф переходов.
Рис.21. Кодированный граф (диаграмма) переходов
Количество элементов памяти (триггеров) определяем из условия: R  2 r и 7  2 3 и r  3 - число
триггеров. Количество физических выходов, необходимых для представления М выходных букв
30
определяется из условия M  2 m 7  2 m и m=3 (количество адресных шин DMS). Поскольку модель
нашего счетчика удовлетворяет условию: 2 r 1  R  2 r и 2 2  7  2 3 , то для его построения требуется
индивидуальное управление каждым триггером. При этом удобно использовать двухступенчатые
синхронные JK – триггеры, что соответствует на наш пример. Однако это условие (JK – триггеры) –
необязательное. Счетчик можно синтезировать по аналогии с тактовым генератором или же методом
несколько отличным, который и рассматривается ниже.
Граф переходов нашего счетчика имеет вид (рис.22.)
Кодированный граф (диаграмма) переходов счетчика на трех триггерах представлен на рис.20.
2) Составим далее кодированную таблицу переходов ТП, содержащую 2 r клеток. Каждая клетка
соответствует состоянию системы из r – триггеров. В клетках, соответствующих состояниям не
использованным для кодирования диаграммы переходов проставляется знак неопределенности (~), а в
остальных клетках – коды тех состояний, в которые осуществляется переход по диаграмме состояний из
состояния, отвечающего данной клетке. Например, по диаграмма состояний, из состояния АВС=110
идет переход в 000, а из состояния АВС=011, переход в 100 и т.д., согласно диаграмме переходов.
Таблица 14
1
1
1
0
1
0
В
0
С
0
А
1
00
0
11
~
0
10
0
00
0
1
1
01
1
10
0
01
Таблица переходов кодирования
В примере младшему разряду двоичного кода соответствует триггер С, затем идут старшие – В и А.
Триггер С переключается всякий раз, когда сигнал на его входе изменяет свое значение с 0 на 1, т.е.
0→1.
Триггер В изменяет свое состояние в моменты переключения триггера С из состояния 1 в
состоянию 0, т.е. 1→0. Аналогично работает триггер А в зависимости от состояния триггера В.
Таблица 15
А В С
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
В исходном состоянии в счетчике записано двоичное число 000
(все триггеры находятся в исходном состоянии). При поступлении
первого активного сигнала («1») на вход счетчика, переключается
триггер С, что соответствует записи 1 в младший разряд. В
дальнейшем при поступлении каждого нового активного импульса
(«1») на вход счетчика, двоичное число будет увеличиваться на 1
(табл.15.). При поступлении последнего сигнала счетчик
возвращается в исходное состояние.
3) По таблице переходов 14. составляем карты Карно. Задающие функции воздействия (включения)
на входы J и K триггеров.
При составлении карт Карно используем таблицу 16.
определяющую значение входных сигналов JK – триггера
при его переходе из одного состояния в другое.
31
Таблица 16
Пере
Вх
ход
оды
J
0→0
0
0→1
1
1→1
~
1→0
~
K
~
~
0
1
Карты Карно для триггеров АВС.
Верхний левый элемент карты соответствует состоянию счетчика АВС=000. По таблице переходов
определяем, что из данного состояния счетчик переходит в состояние АВС=100. Состояние триггера А
изменяется с 0 на 1, т.е. 0→1. Этому изменению состояния триггера соответствует значение входных
сигналов JK=1~. Поэтому их записывают в верхний левый элемент карты Карно триггера А. Состояние
триггеров В и С меняются так: 0→0, т.е. не изменяются, что соответствует JK=0~. Эти значения также
записывают в верхний левый элемент карт Карно для триггеров В и С. Аналогично заполняют
остальные клетки.
В том случае, если счетчик имеет 4 триггера, то составляются четыре карты Карно по 2 4  16
клеток:
Эти карты заполняются также как карты с 8 клетками.
4) Минимизируем карту Карно по JK входам. Для проведения минимизации: 1) Все единицы
должны быть объединены прямоугольными контурами; 2) во всех клетках контура должны быть «1»; 3)
контуры могут накладываться друг на друга; 4) число клеток в контуре кратно 2; 5) выбирать контуры с
наибольшим числом клеток.
По составленным контурам записываем аналитические выражения. Они включают в себе те
переменные, которые полностью перекрывают контура.
В пример имеем:
Для триггера А: J A  abc  abc  a(bc  bc)  a
K A  abc
Для триггера В: J B  bc
KB  a
Для триггера А: J C  a  abc  a  bc
K C  bc  ac  c(b  a)
Структурная схема представлена на рис.22.
32
Рис.22. Структурная схема счетчика
5. Блок памяти
Блок памяти включается между преобразователем кодов и демультиплексором. Он предназначен
для удержание на некоторое время сигналов поступающих от депультиплексора и затем одновременной
выдачи их на их вход преобразователя.
В качестве элементов памяти ЭП применяют триггеры. Триггер представляет собой устройства
двумя устойчивыми состояниями, обозначаемыми через 1 и 0. Он удобен для обработки двоичной
информации.
Двум устойчивым состояниям триггера соответствуют значения входных сигналов логического 0
или 1.
Записанная в триггере информация сохраняется до тех пор пока не измениться состояние триггере.
Изменение информации производится переводом триггера из одного устойчивого состояния в другое
при помощи входного сигнала.
RS – триггер имеет два состояния обозначаемых через 1 и 0, два входа S и R и два выхода Q и Q .
Сигнал логической 1 на входе S переводит триггер в состояние 1 (включает его), а на входе R – в
состояние 0 (выключает его). При нахождении ЭП в состоянии 1 на его выходе Q, называемом прямым,
имеется сигнал логической 1, а на выходе Q , называемом инверсным, присутствует сигнал логического
0. Если ЭП находится в состоянием 0, то не инверсным выходе Q появляется сигнал логической 1.
Комбинация входных сигналов S=R=1 является запрещенной, так как состояние выходов в этом
случае является неопределенным. Работа RS триггера поясняется при помощи таблицы.
Время t
Предыдущая
информация
Выходы
Q
Q
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
Записываемая
информация
Входы
R
S
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
Время (t+1)
Результат после
тактов импульсов
Выходы
Q
Q
0
1
1
0
0
1
Рис.23. Условное
*
*
обозначение
1
0
RS - триггера
1
0
0
1
*
*
33
Синхронный RS – триггер имеет дополнительный вход С для синхронизирующего (тактового)
импульса. Если на входе С=0, то сигналы на входах S и R не оказывают влияние на состояние триггера.
При С=1, состояние триггера определяется согласно таблице 1.
Количество триггеров (ЭП) в блоке памяти определяется количеством выходов демультиплексора и
равно количеству входов преобразователя, т.е. 7. Блок памяти может состоять из 2-х каскадов ЭП:
первый каскад на RS – триггерах асинхронных (без входа С) служит для запоминания значений кодовых
сигналов (элементов) последовательно поступающих с линии связи через демультиплексор. Выходы Q
асинхронных триггеров первого каскада соединяются со входами S синхронных триггеров второго
каскада. ЭП второго каскада после прохождения через демультиплексор последнего импульса кодовой
комбинации поступающей с линии связи (в данном случае это будет 7-й импульс соответствующий
набору адресных шин DMS - А1 А2  3 ), воспринимают по синхроимпульсу (тактовому импульсу)
значение выходов Q ЭП первого каскада, т.е. фактически значения импульсов кодовой комбинации
поступающей с линии связи. Тем самым обеспечивается параллельная (одновременная) подача на
входы преобразователя импульсов кода. Установка ЭП обоих каскадов в исходное состояние 0, для
приема следующей кодовой комбинации, производится одновременно на следующем такте работы
схемы через ИЛИ – НЕ подачей 000 со счетчика на восьмом такте.
К выходам DMS
S Т
C
R
R 1
R 2
S Т
C
R
R 7
А1
А2
А3
А1
А2
А3
Рис.24.
Q
S Т
C
R
S Т
S Т
а
"сброс"
Q
К входам преобразователя
Q
S Т
&
1
1
Структурная схема блока памяти.
6. Контрольная схема
Частота пути разработки специальных комбинационных схем (шифраторов, сумматоров,
преобразователей кодов и др) могут возникнуть ошибки, что приведёт к дальнейшей передачи заранее
искажённой информации. Для избежание неправильностей при проектирование устройств используется
так называемая контрольная схема. Задача этой схемы состоит в том, чтобы распознать и выдать
искажённый сигнал. На выходе контрольной схемы подключаем лампочку, и если сигнал без помех, то
лампочка горит, если же с помехами, то нет. Примем условное обозначение контрольной схемы,
показанное на рисунке.
34
При подаче на входы контрольной схемы комбинации преобразователя кода (т.к контрольная схема
проверяет правильность работы шифратора и преобразователя кодов) без искажений, на выходе должна
появиться ложная единица. Число входов контрольной схемы равно количеству разрядов
преобразователя кодов.
7. Схема запуска и синхронизации
Схема запуска работает следующим образом: считаем, что генератор приемного устройства
работает синхронно и синфазно с генератором передающего устройства. Какой бы сигнал не поступил с
линии через элемент И на вход J триггера JK всегда поступает 1. На вход К триггера подаем 0. В
результате на выходе Q триггера имеем 1.
В начальный момент времени счетчик в нуле. Генератор начинает подавать импульсы. Сигналы от
счетчика поступают на демультиплексор на его адресные шины, которые производят коммутацию входе
D демультиплексора с соответствующими выходами.
После того как счетчик отсчитал 7 тактов и DMS полностью отработал, необходимо остановить
генератор. Если посмотреть на граф счетчика, то последнее седьмое состояние – это 110. Следовательно
необходимо остановить работу генератора тогда, когда счетчик будет в состоянии 000. Для этого со
счетчика выводим на элемент ИЛИ-НЕ 3 шины. На выходе этого элемента 1 будет лишь в единственном
случае. Её (единицу) мы посылаем на вход К триггера JK. В состоянии J=1, K=1 на входах триггера, он
осуществляет инверсию предыдущего состояния, т.е. переключается и на его выходе появляется 0. В
результате генератор прекращает работу и счетчик останавливается.
Для сброса блока памяти (триггеров) в исходное состояние, т.е. обнулить память, на входы R
триггеров через дифференциальную цепочку подается кратковременный импульс – «1».
Для подачи синхроимпульса во второй каскад блока памяти (если БП двухкаскадный) используется
последняя кодовая комбинация, выдаваемая счетчиком (110), которая подается через ИЛИ на вход С
триггеров. В результате триггера второго каскада на время первого такта генератора, переключаются
(ИЛИ нет) в зависимости от состояний асинхронных триггеров первого каскада, т.е. повторяют их
состоянии и на преобразователь кодов ПК подается параллельная кодовая комбинация
помехозащитного кода, поступившего с линии связи. Обнуление триггеров второго каскада
производится
подачей
000
на
входы
С
и
R
в
следующем
такте.
35
Рис.25. Функциональная схема приемного устройства и схема запуска.
Литература
1. Сапожников В. В. и др. Теоретические основы железнодорожной автоматики и телемеханики М.: УМК МПС России, 2008.
2. Хорунов Ш.Р. Теория дискретных устройств. Методические указания к выполнению
лабораторных работ по дисциплине «Теория дискретных устройств железнодорожной автоматики и
телемеханики» для студентов 2 и 3 курсов. Ташкент, 2014..
3. O’ljayev E. “Mikroprotsessorlar va mikro EXM asoslari”. – Toshkent: O’qituvchi, 2012.
4. Рахметов Г.Р., Хорунов Ш.Р. Дискрет =урилмалар назарияси маърузалар матни. Тошкент, 2004й.
5 Сапожников В. В., Кравцов Ю. А., Сапожников Вл. В. Теория дискретных устройств
железнодорожной автоматики, телемеханики и связи. -М.: УМК МПС России, 2001.
6. Хорунов Ш.Р.,Аметова Э.К. Temir yo’l avtomatika va telemexanika diskret qurilmalarning
nazariyasi "Temir y o’l avtomatika va telemexanika diskret qurilmalarning nazariyasi" fanidan laboratoriya
ishlarini bajarish bo’yicha uslubiy ko’rsatmalar.Toshkent - 2015 y.
7. Anil K. Maini. Digital Electronics:Principles, Devices and Applications.
©2007JohnWiley&Sons, Ltd. ISBN: 978-0-470-03214-5
ПРИЛОЖЕНИЕ
Ташкентский институт
Кафедра «Автоматика и телемеханика
инженеров железнодорожного
на железнодорожном транспорте»
транспорта
Задание
На курсовой проект по дисциплине ТДУ (Теория дискретных устройств) «Расчет и проектирование
передающего (приемного) устройства системы телемеханики с защитной от искажения приказа »
Студент________________________________________________группы______________
1. Исходные данные
1.1.
Структурная схема устройства _________________________________________
1.2.
Десятичные номера контролируемых объектов ___________________________
1.3.
Помехозащищенный код используемый для передачи сообщения ____________
1.4.
Генератор тактовых импульсов _________________________________________
1.5.
Техническая реализация отдельных блоков:
(де) шифратор
-функциональная схема
Преобразователь кодов
-функциональная схема
Блок памяти
-на триггерах
36
(де) мультиплексор
Счетчик импульсов
Контрольный блок
Генератор
тактовых
импульсов
Выходной (входной) блок
Схема
запуска,
синхронизации и остановки
работы устройств
-функциональная схема
-на триггерах
-функциональная схема
-на триггерах
-на логических элементах
-по решению
проектировщика
2. Содержание отчета
2.1.
Структурная схема устройства.
2.2.
Расчет и разработка основных блоков устройства:
- определение выполняемых функций, расчет всех состояний ДУ;
- формирование задания на синтез каждого блока;
- синтез ДУ с памятью;
- решение вопросов запуска, остановки и синхронизации работы устройства.
2.3. Разработка полной функциональной схемы передающего (или приемного) устройства.
3. Литература
1. Сапожников В. В. и др. Теоретические основы железнодорожной автоматики и телемеханики М.: УМК МПС России, 2008.
2. Хорунов Ш.Р. Теория дискретных устройств. Методические указания к выполнению
лабораторных работ по дисциплине «Теория дискретных устройств железнодорожной автоматики и
телемеханики» для студентов 2 и 3 курсов. Ташкент, 2014..
3. O’ljayev E. “Mikroprotsessorlar va mikro EXM asoslari”. – Toshkent: O’qituvchi, 2012.
4. Рахметов Г.Р., Хорунов Ш.Р. Дискрет =урилмалар назарияси маърузалар матни. Тошкент, 2004й.
5 Сапожников В. В., Кравцов Ю. А., Сапожников Вл. В. Теория дискретных устройств
железнодорожной автоматики, телемеханики и связи. -М.: УМК МПС России, 2001.
6. Хорунов Ш.Р.,Аметова Э.К. Temir yo’l avtomatika va telemexanika diskret qurilmalarning
nazariyasi "Temir y o’l avtomatika va telemexanika diskret qurilmalarning nazariyasi" fanidan laboratoriya
ishlarini bajarish bo’yicha uslubiy ko’rsatmalar.Toshkent - 2015 y.
7. Anil K. Maini. Digital Electronics:Principles, Devices and Applications.
©2007JohnWiley&Sons, Ltd. ISBN: 978-0-470-03214-5
Задание выдано _______________
Подпись _________________
(преподавателя)
Срок сдачи проекта ____________
Согласовано: Зав.каф. «Автоматика и телемеханика на ж.д.транспорте» _____________
Содержание
Введение…………………………………………………………..…………….3
2. Система телеуправления и телесигнализации………….….……………...3
1.1. Основные узлы телемеханических систем …………….…………….3
1.2.Структурные схемы передающих и приемных устройств…….……..4
1.3.Исходные данные и основные требования на разработку проекта….6
2. Кодирование сообщений……………………………………………………9
2.1. Способы кодообразования. Двоичные и помехозащитные коды…...9
2.2. Принципы построения помехозащищенных кодов с обнаружением
и коррекцией ошибок………………………………………………...13
2.3. Принципы построения кодов с обнаружением ошибок……………13
3. Синтез специальных комбинационных схем……………………………..17
37
3.1. Общая методика синтеза комбинационных схем…………………...17
3.2. Синтез шифратора и дешифратора…………………………………..23
3.3. Преобразователь кодов……………………………………………….25
3.4. Мультиплексор и демультиплексор…………….……………...……28
4. Синтез схем многотактных конеяных автоматов………………………...34
4.1. Синтез генератора…………………………………………………….34
4.2. Синтез счетчика…………………………………………………….…38
5. Блок памяти…………………………………………………………………41
6. Контрольная схема…………………………………………………………43
7. Схема запуска и синхронизации…………………………………………..44
Литература…………………………………………………………………..46
Приложение....................................................................................................47
Нашрга рухсат этилди
Муҳаррир:
Ҳажми
б.т.
Қоғоз бичими 60х84 1/16
Адади
Буюртма №
________________________________________________________________
ТошТЙМИ босмахонасида чоп этилди. Тошкент, Одилхўжаев кўчаси, 1.
38