第３０１回群馬大学アナログ集積回路研究会
Rev. 1 2017.11.13
パワーMOSFETの基礎
松田順一
群馬大学
2016年06月23日（木） 14:20〜17:30
群馬大学理工学部（桐生キャンパス）総合研究棟５０２号室
1
概要
• 材料特性
• 真性キャリア密度、P-N接合ビルトイン（拡散）電位、抵抗、移動度、抵抗率、インパクト・イオン化、ブレークダウン電圧、
理想特性オン抵抗とブレークダウン電圧の関係
• MOSFET基本電気特性
• しきい値電圧、電流式とチャネル抵抗
• パワーMOSFETのオン抵抗
• VD（Vertical Diffused）-MOSFETのオン抵抗、U-MOSFETのオン抵抗
• パワーMOSFETの容量
• VD-MOSFETの容量、U-MOSFETの容量
• スイッチング特性
• ゲート電荷、ターンオン特性、特性ゲート電荷とFOM値、ターンオン過渡特性、ターンオフ過渡特性、スイッチング損失
• 過渡変化によるターンオンとSOA（Safe Operating Area）
• 容量性ターンオン、バイポーラ・ターンオン、セカンド・ブレークダウン、リバース・リカバリーによるターンオン、SOA
• 温度特性（しきい値電圧と特性オン抵抗）
• 4H-SiCパワーMOSFET
• VD-MOSFET、シールド型VD-MOSFET、シールド型U-MOSFET
参考文献 B. Jayant Baliga, “Fundamentals of Power Semiconductor Devices,” Springer Science + Business Media, 2008
2
真性キャリア密度
1E+19
真性キャリア密度
1E+13
2 kT
Siの真性キャリア密度
3 2  ( 7.02103 ) T
ni  3.87 10 T e
16
-3
ni (cm-3)
ni  np  N C NV e  EG
(cm )
4H-SiCの真性キャリア密度
1E+07
1E+01
4H-SiC
1E-05
1E-11
3 2  ( 2.0810 4 ) T
ni  1.70 10 T e
16
Si
-3
(cm )
300
400
500
600
700
Temperature (K)
真性キャリア密度の温度依存性
ni: 真性キャリア密度(cm-3)
NC: 伝導帯中の状態密度(cm-3)
EG: バンドギャップ・エネルギー(J)
n: 電子密度(cm-3)
NV: 価電子帯中の状態密度(cm-3)
k: ボルツマン定数(1.38×10-23J/K)
p: 正孔密度(cm-3)
T: 絶対温度(K)
3
P-N接合ビルトイン（拡散）電位
3.5
Zero-Bias Depletion Width (μm)
Built-in Potential (V)
4.0
4H-SiC
3.0
2.5
2.0
N A  1 1016 cm 3
1.5
1.0
N D  11019 cm 3
Si
0.5
0.0
200
300
400
500
600
700
800
1E+01
4H-SiC
1E+00
1E-01
1E+13
ビルトイン電位
kT  N A N D 

Vbi 
ln
2
q  ni 
k: ボルツマン定数(1.38×10-23 J/K)
q: 素電荷量(1.6×10-19 C)
1E+14
1E+15
1E+16
1E+17
Doping Concentration (cm-3)
Temperatue (K)
P-N階段接合のビルトイン電位の温度依存性
Si
P-N階段接合ゼロバイアス時の空乏層幅の濃度依存性
ゼロバイアス時の空乏層幅
Wbi 
εs: 誘電率
2 s
Vbi
qN A
Si  11.7  8.854 10 14 (F/cm)
4H - SiC  9.7  8.854 10 14 (F/cm)
4
抵抗
R
1 a
a
a

 Rs
 B nq bc
bc
b

1


Rs 
c


1
 B nq
a
b
（ρ：抵抗率, σ:導電率）
1
1

 B nqc  B Q '
（Rs:シート抵抗）
 V
 bc 
 nq bc   B    B nq  V
a

 a
断面積
I
V
 I  nq bc vd   nq bc  B E 
単位体積当たりの電荷
c
コンダクタンス＝（１／抵抗）
 ：キャリア移動度
B
n : キャリア密度
q : 素電荷量
Q': 単位面積当たりの電荷
vd :ドリフト速度
E : 電界
5
移動度（濃度依存性）
N型Si内の電子移動度の濃度依存性（室温）(1)
2.90 10  47.7 N
(cm 2 V 1s 1 )
12
5.86 10  N
N型4H-SiC内の電子移動度の濃度依存性（室温）(2)
 p (Si) 
15
0.76
A
0.76
A
4.05 1013  20 N D0.61
 n (4H  SiC) 
(cm 2 V 1s 1 )
10
0.61
3.55 10  N D
Mobility (cm2V-1s-1)
5.10 1018  92 N D0.91
2 1 1
 n (Si) 
(
cm
V s )
15
0.91
3.75 10  N D
P型Si内の正孔移動度の濃度依存性（室温）(1)
1600
1400
1200
μn: N-type Si
1000
800
μn: N-type 4H-SiC
600
400
200
0
1E+14
μp: P-type Si
1E+15
1E+16
1E+17
1E+18
1E+19
Doping Concetration (cm-3)
移動度の濃度依存性
ND(cm-3), NA(cm-3)
(1) C. Jacobini, et al., “A Review of Some Charge Transport Properties of Silicon,” Solid-State Electronics, Vol. 20, pp. 77-89, 1977.
(2) M. Ruff, H. Mitlehner, and R. Helbig, “SiC Devices: Physics and Numerical Simulations,” IEEE Transactions on Electron Devices,
Vol. ED-41, pp. 1040-1054, 1994.
6
移動度（温度依存性）
N型Si内の電子移動度の温度依存性(1) （低濃度<1015cm-3）
 T 
(cm 2 V 1s 1 )

 300 
P型Si内の正孔移動度の温度依存性(2) （低濃度<1015cm-3）
 n (Si)  1360
 T 
 p (Si)  495

 300 
-2.20
2
1 1
(cm V s )
N型4H-SiC内の電子移動度の温度依存性(3)
 T 
 n (4H - SiC)  1140

300


1400
Mobility (cm2V-1s-1)
-2.42
1600
1200
1000
800
600
μ n:
N-type 4H-SiC
μn: N-type Si
400
μp: P-type Si
200
0
（低濃度<1015cm-3）
-2.70
(cm 2 V 1s 1 )
300
350
400
Temperatue (K)
450
500
移動度の温度依存性
(1) C. Canali, et al., “Electron Drift Velocity in Silicon,” Physical Review, Vol. B12, pp. 2265-2284, 1975.
(2) G. Ottaviani, et al., “Hole Drift Velocity in Silicon,” Physical Review, Vol. B12, pp. 3318-3329, 1975.
(3) N.G. Wright, et al., “Electrothermal Simulation of 4H-SiC Power Devices,” Silicon Carbide, Ⅲ-Nitrides, and Related Materials ― 1997,
Material Science Forum, Vol. 264, pp.917-920, 1998.
7
移動度（電界依存性）
N型Si内の電子の平均移動度（低濃度）
1.04 10
5
E
1E+04

1.3 0.77
(cm 2 V 1s 1 )
P型Si内の正孔の平均移動度（低濃度）
 p (Si) 
8.9110
1.4110
5
6
E

1.2 0.83
(cm 2 V 1s 1 )
N型4H-SiC内の電子の平均移動度（低濃度）(1)
 n (4H - SiC) 
0
1   E v  
2 0 .5
0
Mobility (cm2V-1s-1)
 n (Si) 
9.85 106
μn: N-type Si
μn: N-type 4H-SiC
1E+03
1E+02
1E+01
1E+02
(cm 2 V 1s 1 )
μp: P-type Si
1E+03
1E+04
1E+05
Electric field (V/cm)
1E+06
移動度の電界依存性
sat , n
 0  1140 (cm 2 V 1s 1 )
vsat ,n  2 107 (cm/s)
E (V/cm)
(1) N.G. Wright, et al., “Electrothermal Simulation of 4H-SiC Power Devices,” Silicon Carbide, Ⅲ-Nitrides, and Related Materials ― 1997,
Material Science Forum, Vol. 264, pp.917-920, 1998.
8
Carrier Drift Velocity (cm/s)
1E+08
μn: N-type 4H-SiC
1E+07
μn: N-type Si
1E+06
1E+05
1E+02
μp: P-type Si
1E+03
1E+04
1E+05
Electric field (V/cm)
1E+06
キャリア・ドリフト速度の電界依存性（低濃度）
vd  E
vd: ドリフト速度
μ: 移動度
E: 電界
Saturated Drift Velocity (107 cm/s)
ドリフト速度の電界依存性と飽和速度の温度依存性
Si〈111〉軸
1.6
1.4
1.2
Electrons
1.0
0.8
0.6
Holes
0.4
0.2
0.0
200
250
300
350
400
Temperatue (K)
450
500
キャリア飽和速度の温度依存性（低濃度）
電子の飽和速度の温度依存性
vsat ,n  1.434 109 T 0.87 (cm/s)
正孔の飽和速度の温度依存性
vsat , p  1.624 108 T 0.52 (cm/s)
T (K )
9
抵抗率
N型Siの抵抗率（室温）
4.60 1015
 n (Si) 
(cm) for N D  1015 cm 3
ND
6.94 1016
 n (Si) 
(cm) for N D  1019 cm 3
ND
1E+02
5.86 10  N
(cm)
4
18
1.76
4.64 10 N A  7.63 10 N A
12
0.76
A
1.26 1016
 p (Si) 
(cm) for N A  1015 cm 3
NA
1.25 1017
 p (Si) 
(cm) for N A  1019 cm 3
NA
ND(cm-3), NA(cm-3)
N-type 4H-SiC
1E+01
P-type Si
1E+00
1E-01
N-type Si
1E-02
1E-03
1E-04
1E+13
P型Siの抵抗率（室温）
 p (Si) 
1E+03
Resistivity (Ωcm)
3.75 1015  N D0.91
 n (Si) 
(cm)
8.16 10 1 N D  1.47 10 17 N D1.91
1E+15
1E+17
1E+19
Doping Concentration (cm-3)
抵抗率の濃度依存性
N型4H-SiCの抵抗率（室温）
3.55 1010  N D0.61
 n (4H - SiC) 
(cm)
6.48 10 6 N D  3.20 10 18 N D1.61
10
インパクト・イオン化係数(1)
  ae  b E
Siの場合(2)(3) 1.75 105  E  6 105 (V/cm)で成立 
a p (Si)  1.6 106 (cm 1 )
an (Si)  7  105 (cm 1 )
b p (Si)  2 106 (Vcm 1 )
bn (Si)  1.23  106 (Vcm 1 )
4H-SiCの場合(4)(5)
a p (4H - SiC)  6.46 106  1.07 10 4 T (cm 1 )
1
b p (4H - SiC)  1.75 10 (Vcm )
7
Siの場合の近似(6)⇒
Impact Ionization Coefficient (cm-1)
インパクト・イオン化係数
αn (Si)
T=300K
1E+03
αp (Si)
1E+02
αF
1E+01
1E+05
αB
αp (4H-SiC)
1E+06
Electric Field (V/cm)
1E+07
インパクト・イオン化係数の電界依存性
 F (cm 1 )  1.8 10 35 E 7
1
42 7
4H-SiCの場合の近似(7)⇒  B (cm )  3.9 10 E
n: 電子 p: 正孔
1E+04
E (Vcm 1 ), T (K )
(1) A.G. Chynoweth, “Ionization Rates for Electrons and Holes in Silicon,” Physical Review, Vol. 109, pp. 1537-1545, 1958..
(2) C.R. Crowell and S.M. Sze, “Temperature Dependence of Avalanche Multiplication in Semiconductors,” Applied Physics Letters, Vol. 9, pp. 242-244, 1966.
(3) R. Van Overstraeten and H. De Man, “Measurement of the Ionization Rates in Diffused Silicon P-N Junctions,” Solid-State Electronics, Vol. 13, pp. 583-590, 1970.
(4) R. Raghunathan and B.J. Baliga, “Temperature Dependence of Hole Impact Ionization Coefficients in 4H and 6H SiC,” Solid-State Electronics, Vol. 43, pp. 199-211, 1999.
(5) R. Raghunathan and B.J. Baliga, “Role of Defects in Producing Negative Temperature Dependence of Breakdown Voltage in SiC,” Applied Physics Letters, Vol. 72, pp. 3196-3198, 1998.
(6) Fulop, “Calculation of Avalanche Breakdown of Silicon P-N Junctions,” Solid-State Electronics, Vol. 10, pp. 39-43, 1967.
(7) B.J. Baliga, “Silicon Carbide Power Devices,” World Scientific, Singapore 2006.
11
PN階段接合ブレークダウン電圧と空乏層幅
空乏層
p
x における電界
n
0
WD
Va
ND
x
E ( x)  
qN D
S
Siの場合
WD  x 
x における電圧 （ビルトイン電位無視）
V ( x) 
qN D 
1 2
WD x  x 
S 
2 
空乏層幅Wと印加電圧Vaの関係
12
 2 V 
WD   S a 
 qN D 
ブレークダウン条件
WD

0
dx  1
 F (cm 1 )  1.8 10 35 E 7 (for Si)
BVPP  5.24 1013 N D3 4 (V)
WC , PP  2.60 1010 N D7 8 (cm)
EC , PP  4.02 103 N D1 8 (V/cm)
4H-SiCの場合
BVPP  3.00 1015 N D3 4 (V)
WC , PP  1.80 1011 N D7 8 (cm)
EC , PP  3.35 10 4 N D1 8 (V/cm)
BVPP : ブレークダウン電圧
WC,PP: ブレークダウン時の空乏層幅
EC,PP: ブレークダウン時の電界（臨界電界）
（平型PN階段接合） N D (cm 3 )
 B _ modified (cm 1 )  9.5 10 43 E 7 (for 4H - SiC)
12
ブレークダウン電圧と空乏層幅の濃度依存性
平型PN階段接合
1E+06
1E+04
1E+05
1E+03
4H-SiC
1E+04
WC,PP (μm)
BVPP (V)
平型PN階段接合
1E+03
Si
1E+02
4H-SiC
1E+02
1E+01
Si
1E+00
1E+01
1E+00
1E+13
1E+14
1E+15
1E+16
Doping Concentration (cm-3)
ブレークダウン電圧の濃度依存性
1E+17
1E-01
1E+13
1E+14
1E+15
1E+16
Doping Concentration (cm-3)
1E+17
ブレークダウン時空乏層幅の濃度依存性
13
ブレークダウン時の電界（臨界電界）の濃度依存性
1E+07
平型PN階段接合
EC,PP (V/cm)
4H-SiC
1E+06
Si
1E+05
1E+13
1E+14
1E+15
1E+16
Doping Concentration (cm-3)
1E+17
ブレークダウン時の電界（臨界電界）の濃度依存性
14
理想特性オン抵抗とブレークダウン電圧の関係(1)
理想特性オン抵抗とブレークダウン電圧の関係（ドリフト領域の抵抗のみ考慮）
Ron  sp ,ideal
2
4 BVPP
2

(Ω
cm
)
3
 S EC
BVPP: 平型PN階段接合ブレークダウン電圧 (V)
μ: 移動度(cm2V-1s-1)
EC: 臨界電界(V/cm)
εS: 半導体誘電率(F/cm)
Si の低ドリフト濃度の場合(<1015cm-3)
2.5
Ron  sp ,ideal (n - channel)  5.93 10 9 BVPP
(Ω cm 2 )
2.5
Ron  sp ,ideal (p - channel)  1.63 10 8 BVPP
(Ω cm 2 )
4H-SiC の低ドリフト濃度の場合(<1015cm-3)
2.5
Ron  sp ,ideal (n - channel)  1.96 10 12 BVPP
(Ω cm 2 )
15
理想特性オン抵抗とブレークダウン電圧の関係(2)
μ と EC の濃度依存性考慮
μ と EC の濃度依存性考慮
1E+02
1.0E-01
1.0E-02
Ron-sp,ideal (Ω cm2)
Ron-sp,ideal (Ω cm2)
1.0E+00
P-type Si
1.0E-03
N-type Si
1.0E-04
N-type Si
1E-01
1E-04
N-type 4H-SiC
1.0E-05
1.0E-06
10
100
Breakdown Voltage BVPP (V)
N型とP型Siの理想特性オン抵抗と
ブレークダウン電圧の関係
1000
1E-07
1E+02
1E+03
Breakdown Voltage BVPP (V)
1E+04
N型Siと4H-SiCの理想特性オン抵抗と
ブレークダウン電圧の関係の比較
16
MOSFETしきい値電圧
QO: 界面固定電荷（単位面積当たり）
フラットバンド電圧
VFB  MS
COX: ゲート酸化膜容量（単位面積当たり）
MS : 仕事関数差による電位差（ゲートと基板間）
F , gate：ゲートのフェルミ電位（N+ポリSiゲート: -0.56V)
F : フェルミ電位（基板）
Q
 O
COX
MS  F , gate  F
k: ボルツマン定数
kT  N A 

F 
ln
q  ni 
COX 
T: 絶対温度
q: 素電荷量
 OX
εS: 半導体誘電率
tOX
εOX: 酸化膜誘電率
しきい値電圧
VTH  VFB  2F   2F

2 q S N A
COX
tOX: ゲート酸化膜厚
ni: 真性キャリア密度
NA: 基板不純物濃度
17
MOSFET電流式とチャネル抵抗
VGS
ソース
メタル
P+
ゲート
N+ソース
x dx
IDS
VDS
ドレイン
メタル
N+ドレイン
空乏層
V (x) dV
P基板
μni: 反転層移動度
飽和領域の電流式
I DS
xにおける単位面積当たりのチャネル電荷
Qn ( x)  COX V GSVTH  V ( x)
x における電流 IDS と電圧 dV の関係（オームの法則）
dV  I DS dR
LCH
Z: MOSFETのチャネル幅
dx 領域のチャネル抵抗 dR（５頁参照）
1 a
1
dx
1
dx
R
 dR 
 dR 
 ni nq bc
 ni n( x)q Zc
 ni Qn ( x) Z
1
Z
VGS  VT 2  dI DS dVDS  0
  ni COX
2
LCH
I DS dx  Z ni COX V GSVTH  V ( x)dV
線形領域の電流式 （IDSdx の式を x: 0～LCH で積分）
I DS   ni COX
Z 
1 2 


V

V
V

VDS 
 GS
TH
DS
LCH 
2

チャネル抵抗（VDS: 小）
RCH 
LCH
 ni COX Z VGS  VTH 
18
Drain Current (Arbitrary Unit)
反転層移動度のゲート電圧依存性
反転層移動度のゲート電圧依存性
1
0.8
 ni 
ゲート電界依存無し
0.6
0.4
1   VGS  VTH 
μni0: ゲート電界が弱い場合の反転層移動度
ゲート電界依存有り
0.2
 ni 0
θ: ゲート電界による移動度の劣化パラメータ
0
0
2
4
6
8
Gate Voltqage (Arbitrary Unit)
10
19
VD-MOSFETのオン抵抗
ソース
RCS
オン状態の抵抗 RON
ゲート
RN  RCH
RA
RJFET
N+
P-ベース
RD
N-ドリフト
RSUB
N+ 基板
RCD
ドレイン
RON  RCS  RN   RCH  RA  RJFET  RD  RSUB  RCD
RCS: ソース・コンタクト抵抗
RN+: ソースN+抵抗
RCH: チャネル抵抗
RA: 蓄積抵抗
RJFET: JFET抵抗
RD: ドリフト抵抗
RSUB: 基板抵抗
RCD: ドレイン・コンタクト抵抗
20
VD-MOSFETの各オン抵抗成分(1)
各ソースのコンタクト抵抗
WCell
WG
WC 2
LCH
WS 2
WPW 2
ソース
LA
x JN 
ゲート
x JP
a
LN 
y
W0
t
電流通路
N+
P-ベース
t SUB
N-ドリフト
45°
N+ 基板
ドレイン
ρCS: ソースの特性コンタクト抵抗 (Ω cm2)
Z: 断面に垂直方向のデバイス幅 (cm)
ソース・コンタクトの特性抵抗（単位面積に換算）
 CS
WCell Z   CS WCell (Ω cm 2 )
RCS , SP 
Z WC  WS 
WC  WS
各N+ソースの抵抗
 SQN : ソース領域シート抵抗 (/□)
LN 
RSN    SQN 
()
LN : ソース領域の長さ (cm)
Z
W  WS
LN   PW
 2 x JN  xJN : Nソース領域接合深さ (cm)
2


dy
XD
RCS
2  CS

()
Z WC  WS 

N+ソースの特性抵抗（単位面積に換算）
 SQN  LN  WCell
LN 
WCell Z  
RSN  , SP   SQN 
(Ω cm 2 )
2Z
2
21
VD-MOSFETの各オン抵抗成分(2)
各チャネル抵抗
RCH
LCH

()
Z ni COX VG  VTH 
LCH :チャネル長 (cm)
LCH  x JP  x JN 
VG :ゲート電圧 (V)
 ni : 反転層移動度 (cm 2 V 1s 1 )
VTH :しきい値電圧 (V)
COX : 単位面積当たりのゲー ト容量 (F/cm 2 )
チャネルの特性オン抵抗（単位面積に換算）
LCH
LCH WCell
WCell Z  
RCH , SP 
( cm 2 )
2 Z ni COX VG  VTH 
2  ni COX VG  VTH 
各蓄積層の抵抗
RA 
LA
()
Z nACOX VG  VTH 
LA :蓄積領域長 (cm)
 nA : 蓄積領域移動度 (cm 2 V 1s 1 )
WG  2 xJP  W Z   K WG  2 xJP WCell
Cell
A
4 Z nACOX VG  VTH 
4  nACOX VG  VTH 
WG
 x JP
2
K A : 電流広がり係数 (蓄積  JFET)
x JP : Pベース接合深さ (cm)
蓄積層の特性オン抵抗（単位面積に換算）
RA, SP  K A
LA 
( cm 2 )
22
VD-MOSFETの各オン抵抗成分(3)
JFET領域の抵抗
RJFET 
 JFET x JP
Za

 JFET x JP
Z WG  2 x JP  2W0 
()
JFET領域の特性オン抵抗（単位面積に換算）
 JFET x JP
WCell Z    JFET xJPWCell ( cm 2 )
RJFET , SP 
WG  2 xJP  2W0 
Z WG  2 x JP  2W0 
ρJFET: JFET領域の抵抗率
 JFET
1

( cm)
qμn N DJ
a: JFET領域の電流通路幅
a  WG  2 x JP  2W0 (cm)
Wo: JFET領域のゼロバイアス空乏層幅
W0 
2 S N AVbi
(cm)
qN DJ  N A  N DJ 
q: 素電荷量(1.6×10-19 C)
k: ボルツマン定数(1.38×10-23J/K)
T: 絶対温度(K)
εS: Si誘電率(11.7×8.854×10-14 F/cm)
Vbi: JFET領域のビルトイン電位
Vbi 
kT  N A N DJ
ln
q  ni2

 (V)

NA: Pベース不純物濃度 (cm-3)
NDJ: JFET領域不純物濃度 (cm-3)
23
VD-MOSFETの各オン抵抗成分(4)
電流通路のドリフト領域が ４５°で広がり、セルいっぱいに広がる前に、
N+ 基板と接続する場合のドリフト領域の抵抗
ドリフト領域の抵抗

 a  2t 
RD  D ln
 ()
2Z  a 
ドリフト領域の特性オン抵抗（単位面積に換算）
RD , SP 
D
2Z
WCell Z  ln a  2t    DWCell ln a  2t  ( cm 2 )
XD  a  2y

a
dRD 

 D dy
ZX D
2

 D dy

Z a  2 y 
a

t
RD  
0
 D dy
Z a  2 y 
24
VD-MOSFETの各オン抵抗成分(5)
電流通路のドリフト領域がセルいっぱいに広がり,
広がった時点で N+ 基板と接続する場合のドリフト領域の抵抗
WCell
WG
WC 2
LCH
WS 2
WPW 2
RD 
ソース
LA
x JN 
ゲート
x JP
t
電流通路
N+
P-ベース
a
LN 
ドリフト領域の抵抗
y
W0
N-ドリフト
dy
XD
t SUB
N+ 基板
ドレイン
 Dt
Z WCell
W 
ln Cell  ()
 a  a 
ドリフト領域の特性オン抵抗（単位面積に換算）
 Dt
WCell Z  ln WCell    DtWCell ln WCell  ( cm 2 )
RD , SP 
Z WCell  a 
 a  WCell  a  a 
WCell  a
y
t
 dy
 D tdy
dRD  D 
ZX D Z at  WCell  a  y 
XD  a 
t
RD  
0
 D tdy
Z at  WCell  a  y 
25
VD-MOSFETの各オン抵抗成分(6)
電流通路のドリフト領域が N+ 基板と接続する前に、
４５°でセルいっぱいに広がった場合のドリフト領域の抵抗
WCell
WC 2
WG
WPW 2
ドリフト領域の抵抗
ソース
RD1 
LCH LA
WS 2
x JN 
ゲート
N+
a
x JP
LN 
P-ベース
W0
y
dy
XD
N-ドリフト
D
W 
ln Cell  ()
2Z  a 
（４５°で広がった領域）
電流通路
t SUB
45°
N+ 基板
ドレイン
D 
ZWCell
a W 
 t   Cell  ()
2 
 2
（広がった後、N+ 基板接続までの領域）
ドリフト領域の特性オン抵抗（単位面積に換算）
RD , SP  RD1  RD 2 WCell Z 

 DWCell
2
t
LD 2
RD 2 
XD  a  2y
LD 2  t 
W 
 a W 
ln Cell    D  t   Cell  ( cm 2 )
2 
 a 
 2
dRD1 
 D dy
ZX D

 D dy
Z a  2 y 
RD 
WCell  a  2

0
 D dy
Z a  2 y 
a WCell

2
2
26
VD-MOSFETの各オン抵抗成分(7)
基板領域の抵抗
RSUB
ρSUB: 基板抵抗率 (Ω cm)
t
  SUB SUB ()
WCell Z
tSUB: 基板厚み (cm)
基板領域の特性抵抗（単位面積に換算）
RSUB , SP   SUB
t SUB
WCell Z    SUBt SUB ( cm 2 )
WCell Z
ドレインのコンタクト抵抗
RCD 
 CD
WCell Z
()
ρCD: ドレインの特性コンタクト抵抗 (Ω cm2)
ドレイン・コンタクトの特性抵抗（単位面積に換算）
RCD , SP 
 CD
WCell Z
WCell Z   CD
( cm 2 )
27
Specific On-resistance (Ωcm2)
VD-MOSFETの特性オン抵抗（BVDS=60V)
6E-04
特性オン抵抗
5E-04
RON,SP_total
4E-04
3E-04
RD,SP
2E-04
RJFET,SP
1E-04
RA,SP
RCH,SP
0E+00
0.0
2.0
4.0
6.0
8.0
値 (Ωcm2)
割合
RCH,SP
2.06E-05
6.4%
RA,SP
3.18E-05
9.9%
RJFET,SP
1.34E-05
4.2%
RD,SP
2.27E-04
71.0%
RSUB,SP
2.56E-05
8.0%
RON,SP_total
3.20E-04
100.0%
WG (μm)
特性オン抵抗の各成分（JFET幅変化）
全特性オン抵抗最小値での
各特性オン抵抗の値と割合
全特性オン抵抗最小値
⇒ RON,SP_total=3.20×10-4 (Ω cm2) at WG=3.0 (μm), Wcell=4.6 (μm)
VG=5V, VTH=1.38V, t=3.0 (μm), tSUB=200 (μm)
28
Specific On-resistance (Ωcm2)
VD-MOSFETの特性オン抵抗（BVDS=200V)
特性オン抵抗
5E-03
RON,SP_total
4E-03
RD,SP
3E-03
2E-03
1E-03
RA,SP
RJFET,SP
RCH,SP
0E+00
0.0
2.0
4.0
6.0
8.0
値 (Ωcm2)
割合
RCH,SP
2.60E-05
0.7%
RA,SP
6.68E-05
1.8%
RJFET,SP
9.68E-06
0.3%
RD,SP
3.61E-03
96.5%
RSUB,SP
2.56E-05
0.7%
RON,SP_total
3.74E-03
100.0%
WG (μm)
特性オン抵抗の各成分（JFET幅変化）
全特性オン抵抗最小値での
各特性オン抵抗の値と割合
全特性オン抵抗最小値
⇒ RON,SP_total=3.74×10-3 (Ω cm2) at WG=4.2 (μm), Wcell=5.8 (μm)
VG=5V, VTH=1.38V, t=12.4 (μm), tSUB=200 (μm)
29
U-MOSFETのオン抵抗
ソース
RCS
RN 
オン状態の抵抗 RON
ゲート
RCH
RA
N+
P-ベース
RD
N-ドリフト
RSUB
N+ 基板
RCD
ドレイン
RON  RCS  RN   RCH  RA  RD  RSUB  RCD
RCS: ソース・コンタクト抵抗
RN+: ソースN+抵抗
RCH: チャネル抵抗
RA: 蓄積抵抗
RD: ドリフト抵抗
RSUB: 基板抵抗
RCD: ドレイン・コンタクト抵抗
30
U-MOSFETのオン抵抗成分(1)
各ソースのコンタクト抵抗
WCell
WC 2
WT
x JN 
ソース
WS 2
RCS
WM 2
N+
x JP
tT
P-ベース
LN 
ゲート
a
LCH
N-ドリフト
y
dy
t
XD
LD 2
45°
電流通路
t SUB
N+ 基板
ドレイン
2  CS

()
Z WC  WS 
ρCS: ソースの特性コンタクト抵抗 (Ω cm2)
Z: 断面に垂直方向のデバイス幅 (cm)
ソース・コンタクトの特性抵抗（単位面積に換算）
 CS
WCell Z   CS WCell (Ω cm 2 )
RCS , SP 
Z WC  WS 
WC  WS
各N+ソースの抵抗
LN 
RSN    SQN 
()
Z
W  WS
LN   M
2
 SQN : ソース領域シート抵抗 (/□)

LN  : ソース領域の長さ (cm)
x JN  : Nソース領域接合深さ (cm)
N+ソースの特性抵抗（単位面積に換算）
 SQN  LN  WCell
LN 
WCell Z  
RSN  , SP   SQN 
(Ω cm 2 )
2Z
2
31
U-MOSFETのオン抵抗成分(2)
各チャネル抵抗
RCH
LCH

()
Z ni COX VG  VTH 
LCH :チャネル長 (cm)
LCH  x JP  x JN 
VG :ゲート電圧 (V)
 ni : 反転層移動度 (cm 2 V 1s 1 )
VTH :しきい値電圧 (V)
COX : 単位面積当たりのゲー ト容量 (F/cm 2 )
チャネルの特性オン抵抗（単位面積に換算）
LCH
LCH WCell
WCell Z  
RCH , SP 
( cm 2 )
2 Z ni COX VG  VTH 
2  ni COX VG  VTH 
各蓄積層の抵抗
RA 
LA
()
Z nACOX VG  VTH 
LA :蓄積領域長 (cm)
 nA : 蓄積領域移動度 (cm 2 V 1s 1 )
蓄積層の特性オン抵抗（単位面積に換算）
RA, SP  K A
LA  tT  x JP 
WT
2
K A : 電流広がり係数 (蓄積  JFET)
x JP : Pベース接合深さ (cm)
LAWCell
LA
WCell Z   K A
( cm 2 )
2 Z nACOX VG  VTH 
2  nACOX VG  VTH 
32
U-MOSFETのオン抵抗成分(3)
電流通路のドリフト領域が N+ 基板と接続する前に、４５°でセルいっぱいに広がった場合のドリフト領域の抵抗
ドリフト領域の抵抗
RD1 
 W  WT
W  
ln Cell   D ln M
2 Z  a  2 Z  WT
D

 ()

 D LD 2
RD 2 
（４５°で広がった領域）
ZWCell

D 
ZWCell
W 
 t  x JP  tT  M  ()
2 

（広がった後、N+ 基板接続までの領域）
ドリフト領域の特性オン抵抗（単位面積に換算）
RD , SP  RD1  RD 2 WCell Z 

 DWCell
2
 W  WT
ln M
 WT
XD  a  2y
dRD1 
LD 2  t  x JP  tT 
WM
2

W 

   D  t  x JP  tT  M  ( cm 2 )
2 


 D dy
ZX D

 D dy
Z a  2 y 
a  WM
RD 
WCell  a  2

0
 D dy
Z a  2 y 
WCell  WM  WT
33
U-MOSFETのオン抵抗成分(4)
基板領域の抵抗
RSUB
ρSUB: 基板抵抗率 (Ω cm)
t
  SUB SUB ()
WCell Z
tSUB: 基板厚み (cm)
基板領域の特性抵抗（単位面積に換算）
RSUB , SP   SUB
t SUB
WCell Z    SUBt SUB ( cm 2 )
WCell Z
ドレインのコンタクト抵抗
RCD 
 CD
WCell Z
()
ρCD: ドレインの特性コンタクト抵抗 (Ω cm2)
ドレイン・コンタクトの特性抵抗（単位面積に換算）
RCD , SP 
 CD
WCell Z
WCell Z   CD
( cm 2 )
34
U-MOSFETの特性オン抵抗（BVDS=60, 200V)
特性オン抵抗成分 (BVDS=200V)
特性オン抵抗成分 (BVDS=60V)
特性オン抵抗
値 (Ωcm2)
割合
特性オン抵抗
値 (Ωcm2)
割合
RCH,SP
1.12E-05
4.4%
RCH,SP
1.12E-05
0.3%
RA,SP
1.15E-05
4.6%
RA,SP
1.15E-05
0.3%
RD,SP
2.03E-04
80.5%
RD,SP
3.57E-03
98.6%
RSUB,SP
2.56E-05
10.2%
RSUB,SP
2.56E-05
0.7%
RON,SP_total
2.52E-04
100.0%
RON,SP_total
3.61E-03
100.0%
t=3.0 (μm)
tT=0.8 (μm), WT=0.8 (μm), Wcell=2.5 (μm)
t=12.4 (μm)
VG=5V, VTH=1.38V, tSUB=200 (μm)
35
VD-MOSFET構造の容量(1)
各MOSFETの入力容量
WCell 2
WPW 2
C IN  C N   C P  CSM (F)
WG 2
特性入力（ゲート）容量（単位面積に換算）
ソース
メタル
t ILOX
CSM
ゲート
CN 
N+
CP
xPL
COX
CS ,M
CGD
P-ベース
CO
C IN , SP 
C N   C P  CSM
WCell Z
tOX

N-ドリフト
W Z
2 xPL Z
COX  G C ILOX
WCell Z
WCell Z
W
2 xPL
COX  G C ILOX (Fcm  2 )
WCell
WCell
COX 
空乏層

εOX
(Fcm  2 )
tOX
C ILOX 
εOX
(Fcm  2 )
t ILOX
εOX: 酸化膜誘電率（3.84×8.854×10-14 Fcm-1）
tOX: 酸化膜厚（cm）
tILOX: 層間酸化膜厚（cm）
36
VD-MOSFET構造の容量(2)
酸化膜
MOSFETのゲート・ドレイン間容量（セル当たり）
CGD  WG  2 xPL Z
COX CS , M
COX  CS , M
(F)
特性ゲート・ドレイン間容量（単位面積に換算）
CGD , SP
CS,M:
W  2 xPL Z
 G
WCell Z
COX CS , M
COX  CS , M
VD  VOX  VS
 EOX tOX
EOX
1
 ESWD , MOS
2

 S ES
 OX
ES 
qN D
S
VS
VOX
WD , MOS
WG  2 xPL COX CS , M

(Fcm  2 )
WCell COX  CS , M
qN D
qN D 2
VD 
WD , MOS 
WD , MOS
COX
2 S
半導体空乏層容量（Fcm-2）
CS ,M 
ゲート
空乏層
tOX
基板
WD , MOS
x
0
 EOX
ドレイン
VD
仕事関数差と界面電荷
ゼロと仮定
 ES
ゲート・ドレイン間電圧と電界
WD , MOS 
 S 
COX
2

2VD COX
1
 1


q S N D


S
WD , MOS
37
VD-MOSFET構造の容量(3)
MOSFETの出力（ドレイン・ソース間）容量（セル当たり）
CS,J: 単位面積当たりのドリフト・Pベース間接合容量
CO  WPW  2 xPL ZC S,J (F) （モデルA）
CO  WPW  xPL ZC S,J (F)
CS,J 
（モデルB）
CO
WPW  2 xPL Z C
WCell Z
W  xPL Z C
 PW
WCell Z
S,J
S,J
WD , J 
 W  2 xPL 
CS,J (Fcm  2 ) （モデルA）
  PW
 WCell

 WPW  xPL 
CS,J (Fcm  2 )
 
 WCell 
WD , J
(Fcm  2 )
WD,J: ドリフト領域側の空乏層幅
特性出力（ドレイン・ソース間）容量（単位面積に換算）
CO 
S
2 S VD  Vbi 
(cm)
qN D
（片側階段接合近似）
（モデルB）
（モデルAは実際より大きく見積もり過ぎ）
38
U-MOSFET構造の容量(1)
WCell 2
WM 2
各MOSFETの入力容量
C IN  C N   C P  CSM (F)
WT 2
特性入力（ゲート）容量（単位面積に換算）
ソース
メタル
CN 
t ILOX
CSM
C IN , SP 
C N   C P  CSM
WCell Z
N+
x JP

ゲート
P-ベース
tT
CP
CO
tOX
COX
空乏層
CS ,M
CGD

2 x JP Z
W Z
COX  T C ILOX
WCell Z
WCell Z
2 x JP
W
COX  T C ILOX (Fcm  2 )
WCell
WCell
COX 
εOX
(Fcm  2 )
tOX
C ILOX 
εOX
(Fcm  2 )
t ILOX
εOX: 酸化膜誘電率（3.84×8.854×10-14 Fcm-1）
tOX: 酸化膜厚（cm）
N-ドリフト
tILOX: 層間酸化膜厚（cm）
39
U-MOSFET構造の容量(2)
MOSFETのゲート・ドレイン間容量（セル当たり）
CGD  WT  2tT  x JP Z
COX CS , M
COX  CS , M
(F)
特性ゲート・ドレイン間容量（単位面積に換算）
CGD , SP 
WT  2tT  xJP Z
COX CS , M
WCell Z
COX  CS , M
W  2tT  x JP   COX CS , M
 T
(Fcm  2 )

WCell

 COX  CS , M
CS,M: 半導体空乏層容量（Fcm-2）
MOSFETの出力（ドレイン・ソース間）容量（セル当たり）
CO  WM ZC S,J (F)
特性出力（ドレイン・ソース間）容量（単位面積に換算）
 WM
WM Z
CO 
CS,J  
WCell Z
 WCell

CS,J (Fcm  2 )

 W  2 K S tT  x JP  tOX  
CS,J (Fcm  2 )
 CO   M
WCell


CO の実効面積
AEFF  WM  2 K S tT  x JP  tOX Z (cm 2 )
KS: スクリーニング・パラメータ
（トレンチ深さがpベースより深いため、
CO の接合面積は WM Zから狭まる）
40
ゲート電荷(1)
iG (t )
CGS  CGS , SP 
ゲートへ定電流印加
IG
ソース
CGS:ゲート・ソース間容量
をセル面積で割った値
CGD:ゲート・ドレイン間容量
をセル面積で割った値
t
ゲート
vGS (t )
C DS  C DS , SP 
QG
VGS
QGD
QGS
QGS 1
VGP
CGD  CGD , SP 
QGS 2
VTH
QSW
CDS:ドレイン・ソース間容量
をセル面積で割った値
ドレイン
t
0
iD (t )
t1 t 2
t3
t4
ID
t
vD (t )
VDS
VON
t
QGS1: しきい値前ゲート電荷
QGS2: しきい値後ゲート電荷
QGS: ゲート電荷
QGD: ゲート・ドレイン電荷
QSW: ゲート・スイッチング電荷
QG: 全ゲート電荷
QGS  QGS 1  QGS 2
QSW  QGS 2  QGD
上記 Q はセル面積で割った値（単位面積換算値）
41
ゲート電荷(2)
0～t2: ゲート電圧は線形に上昇（ゲート・ドレイン間容量一定）
dvGS
JG

dt
CGS  CGD (VDS )
vGS (t ) 
t1：ゲート電圧はしきい値に到達
t1 
CGS
J Gt
 CGD (VDS )
JG:ゲート電流をセル面積で割った単位面積当たりの値
VTH CGS  CGD (VDS )
JG
t1～t2: ドレイン電流（飽和状態）上昇
g
jD (t )  m vGS (t )  VTH  jD(t): ドレイン電流をセル面積で割った単位面積当たりの値（ピンチオフによる飽和の場合）
2
2  ni COX Z
vGS (t )  VTH   2 niCOX vGS (t )  VTH  （セル当たり対のMOSFET）
gm 
WCell Z LCH
WCell LCH
jD (t ) 
 ni COX
WCell LCH
vGS (t )  VTH 
2
jD (t ) 
 ni COX 

WCell LCH  CGS

J Gt
 VTH 
 CGD (VDS )

2
42
ゲート電荷(3)
t2: オン状態のドレイン電流に到達（ゲート・プラトー領域開始）
t2 
CGS  CGD (VDS ) 
VTH 

JG

J ONWCell LCH
 ni COX




VGP  VTH 
J ONWCell LCH
 ni COX
VGP: ゲート・プラトー電圧
JON(t):オン状態のドレイン電流をセル面積で割った単位面積当たりの値
t2～t3: ゲート・ドレイン間容量電荷放電（ゲート・プラトー領域）
（ゲート・ソース間容量に電流は流れない ∵VGS 一定）
JG
dvD

dt
CGD (vD )
 C C
CGD (vD )  K G  OX S , M
 COX  CS , M




KG: 形状ファクター
 W  2 xPL 

K G VD - MOSFET    G
 WCell 
W  2tT  x JP  
K G U - MOSFET    T

W
Cell


43
ゲート電荷(4)
t3: ドレイン電圧が VDS からオン状態ドレイン電圧 VON まで低下
K C
 G OX
JG
VON

VDS

K G COX
JG
K q N
t3  t 2  G S D
J G COX
q S N D
dvD  dt
2
q S N D  2vD (t )COX
q S N D
dvD   dt
2
q S N D  2vD (t )COX
t2
t3
2
2

 1  2VDS COX  1  2VON COX

q S N D
q S N D





2


2

q S N D 
2VDS COX J G COX t  t 2 

vD (t ) 
1



1




2
2COX
q

N
K
q

N
S
D
G
S
D 



t3～t4: ゲート電圧が再び線形に上昇（ゲート・ドレイン間容量一定）
dvGS
JG

dt
CGS  CGD (VON )
vGS (t ) 
CGS
J Gt
 CGD (VON )
t4: ゲート電圧がゲートへの供給電圧 VGS に到達
V  VGP
CGS  CGD (VON )
t 4  t3  GS
JG
44
ゲート電荷(5)
QGS 1  J G t1  VTH CGS  CGD (VDS )
QGS 2  J G t 2  t1   CGS  CGD (VDS )
QGS  J G t 2  CGS
QGD

 CGD (VDS )VTH 

K q N
 J G t3  t 2   G S D
COX
J ONWCell LCH
 ni COX




2
2

2
V
C
2
V
C
DS
OX
ON
OX
 1
 1

q S N D
q S N D

QSW  J G t3  t1   CGS  CGD (VDS )
QG  J G t 4  CGS
J ONWCell LCH
 ni COX




J ONWCell LCH K G q S N D

 ni COX
COX
K q N
 CGD (VDS )VGP  G S D
COX
2
2

2
V
C
2
V
C
DS
OX
ON
OX
 1
 1

q

N
q S N D
S
D

2
2

2
V
C
2
V
C
DS
OX
ON
OX
 1
 1

q

N
q S N D
S
D






  C  C (V )V  V 
GS
GD
ON
G
GP


45
VD-MOSFETターン・オン特性(BVDS=60Vのサンプル)
500
5
400
jD (A/cm2)
vGS (V)
4
3
2
1
0
0E+00
2E-08
4E-08
6E-08
8E-08
1E-07
Time (s)
VDS=40 V
40
JON=300 A/cm2
300
30
200
20
100
10
0
0E+00
2E-08
4E-08
6E-08
8E-08
0
1E-07
Time (s)
vGS の時間変化
WCell  4.6 μm
WG  3.0 μm
50
vD (V)
JG=10 A/cm2
6
jD と vD の時間変化
t ILOX  0.2 μm
LCH  0.35 μm
x JP  0.6 μm
VTH  1.38 V
（JFET領域の濃度 > ドリフト領域の濃度）
46
U-MOSFETターン・オン特性(BVDS=60Vのサンプル)
500
5
400
4
3
2
1
0
0.0E+00
2.0E-08
4.0E-08
6.0E-08
8.0E-08
1.0E-07
50
VDS=40 V
300
20
100
10
0
0E+00
2E-08
WT  0.8 μm
4E-08
6E-08
8E-08
0
1E-07
Time (s)
vGS の時間変化
tT  0.8 μm
x JP  0.6 μm
30
200
Time (s)
WCell  2.5 μm
40
JON=300 A/cm2
VDS (V)
6
JD (A/cm2)
VGS (V)
JG=10 A/cm2
jD と vD の時間変化
t ILOX  0.2 μm
LCH  0.35 μm
t SUB  200 μm
VTH  1.38V
47
特性ゲート電荷とFOM値
特性ゲート電荷をVD-MOSFETとU-MOSFETで比較
特性ゲート電荷(1) VD-MOSFET U-MOSFET
QGS1
1.64E-07
1.98E-07
QGS2
2.32E-08
2.06E-08
QGS
1.87E-07
2.18E-07
QGD
4.19E-07
1.52E-07
QSW
4.43E-07
1.73E-07
QG
1.27E-06
1.01E-06
単位
Ccm-2
Ccm-2
Ccm-2
Ccm-2
Ccm-2
Ccm-2
FOMをVD-MOSFETとU-MOSFETで比較
FOM(2) VD-MOSFET U-MOSFET
単位
RON*QGD
134
38 mΩ・nC
RON*QSW
141
44 mΩ・nC
RON*QG
405
255 mΩ・nC
BVDS=60Vのサンプル
JG=10 A/cm2
JON=300 A/cm2
VDS=40 V
VGS=5 V
(1) 各ゲート電荷をセル面積で割った値
(2) FOMの中の RON はセル当たりの全抵抗値にセル面積を掛けた値
48
スイッチング特性
負荷インダクタンス
IL
S1
VGS
iG RG v
G
G
S2
CGS
負荷インダクタンスにエネルギー蓄積
（iD 増大）
フリー
ホイール
ダイオード
寄生インダクタンス
CGD vD
S1: オン⇒MOSFETターンオン
D
iD
S2: オン⇒MOSFETターンオフ
パワー
MOSFET
VDS
フリーホイール・ダイオード⇒オン
S
49
ターンオン過渡特性(1)
vG (t )
0～t1: ターンオン開始からドレイン電流が流れるまでの遅延時間
VGS

vG (t )  VGS 1  e  t RG CGS CGD (VDS ) 
VGP
 VGS
t1  RG CGS  CGD (VDS )ln
 VGS  VTH
VTH
0
iD (t )
t1
t2
t3
t
t4
IL
VON (VGP )



t1～t2: ドレイン電流が流れ始めてから負荷電流に到達するまでの時間
（ダイオード電流がドレイン電流へ移行）
gm
vG (t )  VTH    niCOX Z vG (t )  VTH 2
2
2 LCH
 C Z
g m  ni OX vG (t )  VTH  （ピンチオフによる飽和電流）
LCH
 VGS 

t 2  RG CGS  CGD (VDS )ln
V

V
GP 
 GS
iD (t ) 
t
vD (t )
VDS

VON (VGS )
t
VGP 
2 I L LCH
 VTH
 ni COX Z
 iD (t 2 )  I L , vG (t 2 )  VGP
VGP: ゲート・プラトー電圧
50
ターンオン過渡特性(2)
t2～t3: ゲート・プラトー領域（ゲート・ドレイン間容量充電）
t3～t4: ゲート電圧がゲート供給電圧 VGS まで上昇
この領域のゲート電流: iGP（一定）
この間のゲート電圧上昇の時定数
RG CGS  CGD (VON )
 2 I L LCH

VGS  VGP
1 

iGP (t ) 

 VTH 
VGS  
RG
RG 
  ni COX Z

（注）
RG CGS  CGD (VDS )  RG CGS  CGD (VON )
ドレイン電圧の時間変化＝ゲート・ドレイン間電圧の時間変化
iGP
V  VGP
dvD dvGD


  GS
dt
dt
CGD (vD )
RG CGD (vD )
RG CGS  CGD (VDS )
（t0～t2 間のゲート電圧上昇時定数）
ドレイン電圧依存性のある CGD(vD) を平均的な一定値 CGD,AV で近似
vD (t )  VDS 
VGS  VGP t
RG CGD , AV
t3  t 2 
RG CGD , AV
VGS  VGP
VDS  I L RON (VGP )
vD (t3 )  I L RON (VGP )
51
ターンオフ過渡特性(1)
vG (t )
0: ～t5: ターンオフ開始からドレイン電圧が立上るまでの遅延時間
VGS
vG (t )  VGS e  t RG CGS CGD (VON ) 
VGP
V 
t5  RG CGS  CGD (VON )ln GS 
 VGP 
VTH
iD (t )
IL
0
t5
t
t6 t7
この領域のゲート電流: iGP（一定）
t

VGP
1  2 I L LCH
iGP (t ) 

 VTH 

RG RG   ni COX Z

ドレイン電圧の時間変化＝ゲート・ドレイン間電圧の時間変化
vD (t )
VDS
VON (VGP )
VON (VGS )
t5～t6: ゲート・プラトー領域（ゲート・ドレイン間容量放電）
t
iGP
dvD dvGD


dt
dt
CGD (vD )
52
ターンオフ過渡特性(2)
ドレイン電圧依存性のある CGD(vD) を平均的な一定値 CGD,AV で近似
1
vD (t )  VON (VGP ) 
RG CGD , AV
 2 I L LCH



  C Z  VTH t  t5 
ni OX


t6  t5  RG CGD , AV
vD(t)が VDS-VFD に到達 ⇒ ダイオードオン
VDS  VFD  VON (VGP )
VGP
VFD: ダイオード順方向電圧降下
t6～t7: ドレイン電流がダイオードへ移行（ドレイン電流⇒ゼロ）
vG (t )  VGP e  t t6  RG CGS CGD (VDS ) 
ゲート電圧の時間変化（CGS と CGD(VDS) の放電）
V
t7  t6  RG CGS  CGD (VDS )ln GP
 VTH



 vG (t7 )  VTH
ドレイン電流: ゼロ ⇒ ゲート電圧: VTH
t7～: ゲート電圧が指数関数的に低下（⇒ゼロ）
この場合の時定数⇒ t6～t7 間のゲート電圧低下の時定数と同じ
53
スイッチング損失
VDS1
VDS2
Q1
①
①
②
Q2
Q3 ゲート充放電による損失エネルギー（各セル当たり）
RL
i
Q3 D
vD
②
1
1
EON  EOFF  QGVGS  C INVGS2
2
2
スイッチング時の導通による損失エネルギー（各セル当たり）
①と②それぞれで損失（Q1とQ2で損失）
ターンオン⇒ Eturn on 
vG
i
v dt
D D
turn  on
transient
ターンオフ⇒ Eturn off 
i
v dt
D D
turn  off
transient
オン状態での損失エネルギー（各セル当たり）
Q3: パワーMOSFET
2
ON L
DR I
D: デューティ比

V 
VGS  VDS 1 , I L  DS 2 
RL 

全損失電力（各セル当たり）
f: スイッチング周波数




1
1


PT  f  QGVGS   iD vD dt   iD vD dt   DRON I L2  f C INVGS2  I LVDS 2 t3  t1   I LVDS 2 t7  t5   DRON I L2
2
2


turn  on
turn  off


transient
transient


（注） PT の単位面積換算⇒ PT をセル面積（Wcell ・Z）で割る
54
dVD/dt耐性（容量性ターンオン）(1)
L
制御FET
制御FETの高速ターンオン
⇒同期整流FETのドレイン電圧変化によるゲート電圧変化
入力
電源
CGD
VIN
（ゲート・ソース容量のインピーダンス ≪ ゲート抵抗 RG ）
D
同期
整流
FET
G
制御
回路
CGS
負荷
C
R
S
降圧DC-DCコンバータ
制御FET： 高速スイッチング必要
⇒制御FETオンオフ時の早い電圧変化が同期整流FETへ影響
vG (t ) 
CGD
CGD  CGS
 dVD 

t
 dt 
⇒ゲートに誘起される最大電圧
vG , MAX 
CGD
VIN
CGD  CGS
VIN: 入力電圧
（寄生インダクタンスによる電圧のリンギングを無視）
vG , MAX  VTH ⇒同期整流FETターンオン
⇒入力電源がオン状態の制御FETと
誤動作の同期整流FETを介して短絡
⇒制御と同期整流FETの破壊
同期整流FET： 低オン抵抗（低入力容量）必要
誤動作の回避 ⇒ CGD/CGS の低減
55
dVD/dt耐性（容量性ターンオン）(2)
制御FETの高速ターンオン
⇒同期整流FETのドレイン電圧変化によるゲート電流変化
（ゲート・ソース容量のインピーダンス ≫ ゲート抵抗 RG）
 dV 
iGD (t )  CGD  D 
 dt 
⇒ゲートに誘起される電圧
 dV 
vG  RG iGD  RG CGD  D 
 dt 
vG  VTH
⇒同期整流FETターンオン
⇒入力電源がオン状態の制御FETと
誤動作の同期整流FETを介して短絡
⇒制御と同期整流FETの破壊
誤動作しない最大の同期整流FETの
ドレイン電圧変化
VTH
 dVD 



 dt  max RG CGD
⇒スイッチング電源の最大周波数決定
誤動作回避⇒ CGD の低減
56
dVD/dt耐性（寄生バイポーラ・ターンオン）(1)
急峻なドレイン電圧変化による変位電流
 dV 
iD (t )  C DB  D 
 dt 
S
ソース
メタル
ゲート
上記 iD によるp-ベース内の電圧が
N+とp-ベース間のビルトイン電位 Vbi に到達
⇒寄生NPNトランジスタがオン
（BVCBO⇒BVCEO（BVの低下）⇒デバイスの破壊）
RPB
N+
G
P-ベース
RPB
空乏層
C DB
C DB
N-ドリフト
N＋基板
ドレイン
D
ドレイン電圧変化の最大値
寄生NPN
トランジスタ
Vbi
 dVD 

 
 dt  max RPB C DB
RPB   SQ , PB
LN 
Z
ρSQ,PB: P-ベース領域のシート抵抗
（ピンチ・シート抵抗）
57
dVD/dt耐性（寄生バイポーラ・ターンオン）(2)
dVD/dtによる寄生バイポーラ・ターンオンの対策
ソース
メタル
⇒P-ベース領域の抵抗低減（P＋領域の追加）
L1
ゲート
L2
N+
P-ベース領域の抵抗低下
RPB   SQ , PB
L1
L
  SQ , P  2
Z
Z
P-ベース領域
ρSQ,P+: P＋領域のシート抵抗
P＋領域
N-ドリフト
N＋基板
（注）高温動作時に寄生バイポーラ・トランジスタのターンオンは顕著
高温
⇒ビルトイン電圧の低下
⇒シート抵抗の増加により、p-ベース領域での電圧降下増大
ドレイン
58
バイポーラ・セカンド・ブレークダウン(1)
ソース
メタル
アバランシェ電圧近傍のドレイン電圧印加
⇒インパクトイオン化電流増大
⇒P-ベース抵抗によりA点の電位上昇
⇒A点の電位が Vbi に到達すると寄生NPNオン
⇒ブレークダウン発生
S
ゲート
IS
I SS
P-ベース
I B RPB
空乏層
N+
IE
A IM
RPB
G
I D  IC  I M
IS  IE  IM  IB  IE  IM
IC
I C  I E   E T MI E  MI E
N-ドリフト
ID
N＋基板
D
寄生NPN
トランジスタ
I B  I C  I E  M  1I E
γE: エミッタ注入係数（≒1）
αT: ベース輸送ファクター（≒1）
M: 増倍係数
ドレイン
59
バイポーラ・セカンド・ブレークダウン(2)
RPB による電圧上昇（A点での電位）
VA  RPB I B
セカンド・ブレークダウン電圧
VD , SB 
VA による寄生NPNのエミッタ電流（順方向電流）
I E  I 0 e qV A
I0
1
16
 qRPB I 0 
1 

kT 

I0: 飽和電流
kT
 qR

I E  I 0 exp  PB M  1I E 
 kT

IE 
BV
qRPB
M  1I 0
kT
∵指数項の一次展開
∵(IE の分母)＝0 ⇒ IE = ∞
セカンド・ブレークダウン低下対策
⇒ P-ベース領域へP+の追加
M
1
1  VD BV 
6
BV: PN接合ブレークダウン電圧（BVCBO）
60
MOSセカンド・ブレークダウン
A 点の電位上昇によるドレイン電流増大
B 
I D
VA
γB: 増大係数
N+ソース電流 ISS とベース電流 IB
I SS  I M   BVA  I M   B RPB I B
I B  I D  I SS  M  1I SS
I B  M  1I M   B RPB I B 
M  1I M
IB 
1   B RPB M  1
アバランシェ電圧近傍のドレイン電圧印加
⇒インパクトイオン化電流増大
⇒P-ベース抵抗によりA点の電位上昇
⇒MOSFETのしきい値電圧低下によるドレイン電流増大
⇒ブレークダウン発生
ドレイン電流
ID 
MI M
1   B RPB M  1
セカンド・ブレークダウン電圧
VD , SB 
BV
1   B RPB 1 6
∵(ID の分母)＝0 ⇒ ID = ∞
セカンド・ブレークダウン低下対策
⇒ P-ベース領域へP+の追加
61
ボディ・ダイオード（リバース・リカバリーによるターンオン）
ボディ・ダイオード
S
ソース
メタル
ゲート
∵ドリフト領域のキャリア寿命長い
RPB
N+
RPB
G
P-ベース
I RR
順方向
電流
ID
⇒リバース・リカバリー特性良くない
N-ドリフト
リバース
リカバリー
電流
I RR
ボディ
ダイオード
D
N＋基板
ドレイン
リバース・リカバリー特性改善
（リバース・リカバリー時間 trr 短縮）
⇒電子照射によりドリフト層のキャリア寿命制御
⇒リバース・リカバリー電流 IRR 発生
p-ベース内の電圧 (RPBIRR)がN+とp-ベース間
のビルトイン電位 Vbi に到達すると
寄生NPNトランジスタがオン
（BVCBO⇒BVCEO（BVの低下）⇒デバイスの破壊）
ブレークダウン低下対策
⇒ P-ベース領域へP+の追加
62
パワーMOSFETのSOA (Safe Operating Area)
tP(s)
Drain Current (A)
100
10-6
①
10
1
④
③
0.1
10
100
②
② 最大電圧 BVDS：最大定格電圧
③ 最大接合温度（最大電力）
10-5
10-4
10-3
10-2
10-1
DC
TJ  TA  PDiss R  I DVD R
ID 
TJ ,max  TA
VD R
パルス動作の場合
0.01
1
① 最大電流 ID,max：ワイヤーボンド溶融（ソース側）
1000
ID

T

J , max
Drain Voltage (V)
パワーMOSFETの典型的なSOA
 TA 
VD Z
TJ,max: 最大接合温度
Z 
Z DC Z K t P
Z DC  Z K t P
TA: 周囲温度
tP： 単一パルス幅
Rθ： パッケージの熱抵抗
TJ ,max  150℃
Z DC  2.5 ℃W 1
TA  50℃
RON  5
Z K  10 ℃W 1s 1 2
ZDC： 定常状態でのDC熱インピーダンス
ZK： 係数
④ オン状態 ID-VD
I D  VD RON
63
Threshold Voltage (V)
2.0
1.5
傾き： -1.7mV/℃
1.0
0.5
0.0
-50
0
50
100
150
200
Temperature (℃)
Specific On-resistance (Ωcm2)
温度特性（しきい値電圧と特性オン抵抗）
U-MOSFET（BVDS=60V）
8.0E-04
6.0E-04
4.0E-04
2.0E-04
0.0E+00
-50
0
50
100
150
200
Tempetarure (℃)
しきい値電圧の温度依存性
特性オン抵抗の温度依存性
N  Poly - Si gate  f  0.56 V 
tT=0.8 (μm), WT=0.8 (μm), Wcell=2.5 (μm)
N A (Si)  6  1017 cm 3
t=3.0 (μm), tSUB=200 (μm)
tox  12 nm
Dox  3  1010 cm 2 （界面固定電荷密度）
VG=5V, VTH=1.38V (at 室温）
動作最大接合温度で VTH > 1V 確保
64
VD-MOSFET（4H-SiC）
基板
ソース
ソース
メタル
ゲート
A
A
N+
P-ベース
N-ドリフト
N+
A’
NA
N+
P-ベース
反転層
移動度
⇒低い
tP
4H-SiCの Ec は
Siより一桁高い
⇒ tP 大（4H-SiC）
EM
E
WP
WN
N-ドリフト
A’
N＋基板
ドレイン
P-ベース内空乏層幅
 E
WP  S M
qN A
臨界電界時（ブレークダウン） ⇒ WP=xJP
 E
t P  S C （最小 P-ベース厚）
qN A
（P-ベース内空乏層のリーチスルー防止）
65
10
16
Threshold Voltage (V)
Minimum P-Base Thickness (μm)
最小P-ベース厚としきい値電圧の不純物濃度依存性
4H-SiC
1
Si
0.1
1E+16
1E+17
1E+18
14
12
10
8
4H-SiC
6
4
Si
2
0
1E+16
1E+17
1E+18
P-Base Doping Concentration (cm-3)
P-Base Doping Concentration (cm-3)
最小P-ベース厚の不純物濃度依存性
しきい値電圧の不純物濃度依存性
① 4H-SiC の最小P-ベース厚は Si に比べて約７倍
② P-ベース厚を Si と 4H-SiC で同程度にすると①により
4H-SiC の不純物濃度を上げるが必要あり、これが
しきい値電圧を一層高める
③ 4H-SiC のチャネル長は Si に比べて長い
N  Poly - Si gate  f  0.56 V 
tox  50 nm
Dox (Si)  3  1010 cm 2 Dox (4H - SiC)  3  1011 cm 2
（界面固定電荷密度）
66
ゲート酸化膜中の電界と電流（4H-SiC)
εSiC: 半導体の誘電率
ゲート酸化膜中の電界
EOX


  Semi  ESemi
  OX 
 SiC  OX  2.5
 Si  OX  3
εSi: 半導体の誘電率
εSemi: 半導体の誘電率
εOX: 酸化膜の誘電率
ESemi: 半導体界面での電界
Si
SiO2
3.15eV
EC
2.70eV
EC
1.1eV
EV
9eV 3.26eV
EV
4.75eV
半導体伝導体底から酸化膜の障壁： Si > 4H-SiC
⇒ 酸化膜へのホット・エレクトロン注入： Si < 4H-SiC
⇒ 酸化膜へのFN (Fowler-Nordheim)電流： Si < 4H-SiC
4H-SiC
2.70eV
EC
3.26eV
EV
ゲート酸化膜への電子の注入
3.04eV
しきい値電圧変化
Si < 4H-SiC
9eV
3.04eV
Emax_ drift (Si)  3 105 Vcm 1
 EOX  9  105 Vcm 1 （信頼性の問題なし）
Emax_ drift (4H - SiC)  3 106 Vcm 1  EOX  7.5  106 Vcm 1 （信頼性の問題あり）
（酸化膜の信頼性限界： EOX  3 106 Vcm 1 ）
4H-SiC SiO2
SiO2
FN電流
正バイアス
Poly-Si（ゲート）
3.15eV
EC
1.1eV
EV
4.75eV
67
シールド型VD-MOSFET(4H-SiC)
ソース
メタル
P+
ソース
メタル
ゲート
N+
P-ベース
P＋シールド領域
①
JFET
(1) P-ベースの不純物濃度低減
⇒しきい値電圧低減
(2) 短チャネル化可能
(3) リーチスルーの問題無し
P+
ゲート
N+
N-ベース
P＋シールド領域
①
JFET
(1) N-ベース領域完全空乏化
（P+シールド領域からの空乏層広がり）
⇒ノーマリオフ動作
⇒しきい値電圧低減
N-ドリフト
N-ドリフト
N＋基板
N＋基板
ドレイン
ドレイン
反転モードMOSFET
蓄積モードMOSFET
① 横方向への空乏層広がりによりドレイン電圧による高電界からゲート酸化膜保護
68
蓄積モード・シールド型VD-MOSFETのしきい値電圧
P+シールド領域
ゲート
酸化膜
N-ベース
EOX
E2
面積１
面積２
Threshold Voltage (V)
3
2
1
0
1.00E+15
E1
電界の関係
 
EOX   SiC  E1
  OX 
V
qN DWN
E1  bi 
WN
2 SiC
tOX  50 nm
WN  0.15 m
N  Poly - Si gate  f  0.56 V 
Dox (4H - SiC)  3  1011 cm 2
1.00E+16
1.00E+17
N-Base Doping Concentration (cm-3)
tOX
WN
E2 
Vbi qN DWN

WN
2 SiC
しきい値電圧のN-ベース不純物濃度依存（4H-SiC）
（面積１）＋（面積２）＝ビルトイン電位 Vbi
（N-ベースとP+シールド領域間）
qN DWN2
（面積1）
2 SiC
（面積 2） E1WN
しきい値電圧
 V
qN DWN
VTH  VFB   SiC bi 
2 OX
  OX WN

tOX

69
シールド型U-MOSFET(1)
ブロッキング時
ソース
メタル
N+ソース
P-ベース
JFET
ゲート
電流
P+シールド
N-ドリフト
N+ 基板
P+シールドの効果①
⇒ゲート酸化膜をドレイン電圧による高電界からシールド
（P+シールド領域とドリフト領域接合面に高電界発生）
P+シールドの効果②
⇒高いドレイン電圧でJFETをピンチオフ
⇒P-ベース領域をドレイン電圧による高電界からシールド
⇒P-ベースとドリフト領域接合面は低電界のまま
⇒P-ベースのリーチスルーを緩和
⇒B領域のゲート酸化膜電界の低減
ドレイン
70
シールド型U-MOSFET(2)
オン状態の特性抵抗
WCell
WM
WT
RON , SP  RCH , SP  RJFET 1, SP  RJFET 2, SP  RD , SP  RSUB , SP (cm 2 )
チャネル領域の特性抵抗 RCH , SP 
ソース・メタル
N+ソース
LCH
tB
tP
ゲート
P-ベース
JFET1
JFET2
P+シールド
空乏層
t
電流通路
45°
N-ドリフト
t SUB
JFET1領域の特性抵抗
N+ 基板
LCH WCell
(cm 2 )
 ni COX VG  VTH 
 x   WJ 0 
 ( cm 2 )
RJFET 1, SP   JFETWCell  P
 t B  2WJ 0 
JFET2領域の特性抵抗
 t P   2WJ 0 
 ( cm 2 )
RJFET 2, SP   JFETWCell 
 W  x  W 
J0 
P
 M
ドリフト領域の特性抵抗


WCell

   D t  WT  x   WJ 0  ( cm 2 )
RD , SP   DWCell ln
P
 W  x  W 
J0 
P
 M
基板領域の特性抵抗
ドレイン
xP+: P+シールドの接合深さ
RSUB , SP   SUB tSUB ( cm 2 )
WJ0: JFETへのゼロバイアス空乏層広がり
71
Specific On-resistance (mΩcm2)
シールド型U-MOSFET特性オン抵抗
BVDS  3000 V
2.5
WM  1.25 ( m)
Total
2.0
WT  0.4 ( m)
tOX  50 (nm)
1.5
Drift
1.0
Channel
Substrate
0.5
JFET2
JFET1
0.0
0
0.5
1
1.5
Channel Length (μm)
4H-SiC特性オン抵抗のチャネル長依存性
（シールド・トレンチ・ゲートMOSFET(4H-SiC)）
2
t B  0.7 ( μm)
t P   0.4 ( μm)
t  18 ( μm)
t SUB  200 ( μm)
 ni  80 (cm 2 V 1s 1 )
N D  1 1016 (cm 3 )
（ドリフト領域不純物濃度）
N A  5  1016 (cm 3 )
（P-ベース領域不純物濃度）
N JFET  5  1016 (cm 3 )
（JFET領域不純物濃度）
N SUB  1 1018 (cm 3 )
（基板領域不純物濃度）
VG  10 V
VTH  2.8 V
72
付録
• 電子・正孔対の発生とアバランシェ破壊条件
• 理想（従来型）ドリフト領域の特性抵抗と耐圧
• 電荷結合型ショットキー・ダイオードのドリフト領域の特性抵抗と耐圧
• ED（or LD）MOSのドリフト領域の特性抵抗と耐圧
ED（Extended Drain), LD(Laterally Diffused Drain)
73
電子・正孔対の発生とアバランシェ破壊条件
ｐｎ接合からの距離 x で発生した単一の電子・正孔対
から生み出される空乏層内の電子・正孔対の全数
→ M(x)：増倍係数
p-ドリフト領域
 p dx
＋
n
x
p
 n dx

p
0
－
x
x
 M ( x)  M (0) exp    n   p dx
 0

N A 
空乏層
W
M ( x)  1    n M ( x)dx    p M ( x)dx
M(0): 空乏層端（ｐｎ接合）における電子・正孔対の全数
0
x
W
W
x
 M (0)  1    p exp    n   p dx  dx 
 0
 
0

x

exp   n   p dx 
 0

 M ( x) 
W
x
1    p exp    n   p dx  dx
 0

0
x
電子：dx の距離走行中に αndx 個の電子・正孔対発生
正孔： dxの距離走行中に αpdx 個の電子・正孔対発生
αn: 電子のインパクト・イオン化係数
αp: 正孔のインパクト・イオン化係数
Fulop’s approximation  F ( Si)  1.8 10 35 E 7
E (V/cm)
1
アバランシェ破壊条件： M(x)→∞
W

0
 p exp    n   p dx dx  1
x

0

W
  dx  1 αn=αp=α
0
74
理想（従来型）ドリフト領域と電界分布
アノード
電界
理想ダイオード
（順方向電圧降下ゼロ）
0
RD
EC
E
ドリフト層
E 
ND
N+基板
カソード
WD
qN D
s
WD  x 
EC : 臨界電界
x
ブレークダウン時
空乏層広がり＝ドリフト長
75
理想ドリフト領域の特性抵抗と耐圧の関係
ドリフト領域最適電荷密度（臨界電界（縦方向）時の電束密度）
EC  3 105 V / cm (at N D  11015 cm -3 )
Qopt  qN DWD   s EC
 s  11.7  8.854 10 14 F/cm (Siの誘電率)
 N DWD (net dose)  2 1012 cm 2
単位面積当たりのドリフト領域抵抗（理想特性抵抗）
RD , sp
WD
  DWD 
q N N D
 RD , sp (ideal )
WD2

(Si Limit)
 N Qopt
ρD: ドリフト層の抵抗率
μN: N型ドリフト層の移動度
臨界電界（縦方向）と耐圧
BV 
1
ECWD
2

WD 
2BV
EC
理想特性抵抗と耐圧との関係
RD , sp(ideal)
4 BV 2

 s  N EC3
 s  N EC3 : Baliga' s Figure of Merit for Power Devices
76
電荷結合型ショットキー・ダイオード
p
ショットキーコンタクト
WN
オーミックコンタクト
電荷結合型
ショットキー・ダイオード
WP
スーパー・ジャンクションの原理
Nドリフト領域
P電荷結合領域
ND
NA
t
トレンチ(縦）方向電界で
ブレークダウン発生
ND  N A
N+基板
カソード
WN  WP
77
電荷結合型ドリフト領域特性抵抗と耐圧
ドリフト領域最適電荷密度（臨界電界（横方向）時の電束密度）
Qopt  qN DWN   s EC
単位面積当たりのドリフト領域抵抗（特性抵抗）
 t 
tp
tp
 pZ 
RD , sp   D 

q N N DWN  N Qopt
 WN Z 
Z: 断面に垂直方向のデバイス幅
臨界電界（トレンチ方向）と耐圧
BV  tEC

t
BV
EC
特性抵抗と耐圧との関係
RD , sp
BV･p

 N  s EC2
cf . RD , sp (ideal )
4 BV 2

 s  N EC3
理想（従来型）ドリフト層
78
ED (or LD) MOS
p
Elateral
RESURF形成時（理想的な場合）
LD
ソース
ドレイン
低濃度: n-ﾄﾞﾘﾌﾄ, p-基板
高濃度: p-ﾎﾞﾃﾞｨ
ゲート
p+
n+
p-ボディ
t ND
n+
n-ドリフト
ドリフト領域の電界緩和
Evertical
p-基板
79
ED(or LD)MOSドリフト領域RESURF
RESURF(Reduced Surface Field)
X lateral   L
X lateral
n-ドリフト
p-ボディ
n-ドリフト
p-ボディ
N Abody
X vertical
p-基板 N Asub
p-基板
N Abody  N Asub
縦と横方向電界の相互作用
→横方向空乏層拡張
→横方向（表面）電界緩和→横方向耐圧増加
80
ED(orLD)MOSドリフト領域特性抵抗と耐圧
ドリフト領域最適電荷密度（臨界電界（縦方向）時の電束密度）
Qopt  qN D t ND   s EC
単位面積当たりのドリフト領域抵抗（特性抵抗）
RD , sp
 LD 
LD p
LD p


 D 
 pZ  q N t   Q
t
Z
N
D ND
N opt
 ND 
tND: ドリフト層の厚み
Z: 断面に垂直方向のデバイス幅
臨界電界（横方向）と耐圧（RESURF形成時）
BV  LD EC

LD 
BV
EC
特性抵抗と耐圧との関係
RD , sp 
BV･p
 s  N EC2
⇒ 電荷結合型ショットキー・ダイオードと同じ形
81