디지털 회로 실험
한국공학대학
메카트로닉스 공학부
주의사항
실험 시작전 필독!!
브레드보드 꾸밀 때 지켜야 할 필수 사항
• Power Rail(Vcc 및 GND)을 반드시 사용할 것
• 전원공급장치에서 오는 전원선은 브레드보드의 Power Rail에 연결
• 이후 회로에 공급되는 Vcc 및 GND 선은 Power Rail로 부터 연결
Power Rail
• 전원선과 신호선의 색은 반드시 구분하여 사용할 것
• Vcc는 빨간색, GND는 검정색
• 신호선은 빨강색과 검정색 이외의 색 사용
• 부품 배치는 회로도의 신호 흐름에 따라 배치 할 것
• 회로도에서 입력신호가 좌측에서 들어가 우측으로 출력이
나오면, 부품 배치나 신호선의 연결은 좌측에서 우측으로
순차적으로 연결되도록 함. 즉 회로도와 유사한 형태로
부품과 신호선이 배치되는 것이 바람직함
• 선 연결 상태
이렇게 연결하여 사용
• 점퍼선은 가능하면 짧게 하고, 가능한 브레드보드 바닥에 붙어 지나가도록 함
• 점퍼선은 사선으로 배선하지 말고, 일직선 또는 ㄱ, ㄴ 처럼 각이 생기게 배선할 것
• 교재에 나와 있는 부품 배치 및 선 연결된 그림은 가능하면 보지않는 상태에
서 브레드보드 회로를 완성할 것. 다 완성된 다음 교재 그림을 참고하여 향후
회로를 꾸밀 때 개선 방안을 나름 대로 연구해 볼 것.
(교재의 배선도에 틀린 곳도 있음)
3
회로 동작 이상 시 문제 해결 접근 방법
• 브레드보드에 구성한 회로가 정상동작하지 않을 때 다음과 같은 방법으로 원
인 분석 및 문제 해결 접근
• 멀티미터로 Vcc와 GND 간에 단락이 있는지 확인한다
•
•
Vcc와 GND 간에 0오옴이 측정되면(단락기능 사용 가능) 서로 단락되어 있음을 나타낸다
단락이 의심되는 점퍼나 부품을 하나씩 제거 해 가면서 단락된 지점을 찾아 수정한다
※ Vcc와 GND 사이가 단락된 상태에서 전원을 공급하면 제작된 회로 또는 장비가 고장나는
원인이 되므로 브레드보드 구성하고 전원 공급하기 전에 반드시 확인 할 것
• 전원을 공급한 후 회로가 정상동작하지 않는다면
•
•
•
•
•
전원 공급은 제대로 이루어 지고 있는지 오실로스코프나 멀티미터로 전원입력 단자의 전압
을 확인한다
전원 공급이 원활하게 이루어 지고 있으면, 회로 구성에 오류가 의심되는 부분을 분할하여
의심되는 부분으로 들어가는 신호가 정상적으로 입력되는지 오실로스코프로 확인
※ 오실로스코프로 신호를 측정하기 전에 항상 오실로스코프가 정상 동작하는지 Calibration
단자의 신호를 측정하여 확인한다
의심되는 부분의 신호가 정상적으로 관측되면 이어서 그 뒤 단의 신호를 순차적으로 점검
의심되는 부분의 신호가 비정상적으로 관측되면 그 앞 단의 회로에 이상이 있을 수 있으
므로 앞 단 회로의 입력부터 출력까지 순차적으로 신호가 정상적으로 나타나는지 점검
※ 회로가 단순할 경우에는 바로 입력에서부터 하나씩 신호를 점검해 가는 것이 효과적임
오실로스코프로 신호 점검 시 유의 사항
•
어떤 회로의 출력신호가 다음 단의 입력회로로 연결될 경우, 출력 신호가 정상적으로 나타
나는 지를 확인하기 위해서는 양단자 간의 연결선을 개방하고 출력신호를 관측하여야 함.
4
실험시 주의 사항(실험하는 도중에 IC부품이 손상되는 다양한 행동)
• CMOS IC 사용시 주의 사항
• 정전기에 민감
• 도전성 특수 합성수지에 저장하여 이동  핀에 직접 손가락이 접
촉하지 않도록
• 전원이 켜진 상태로 소자 또는 연결선 제거 금지
• 전원이 꺼졌을 때 신호 전압을 인가 금지
• 전원선 연결 시 GND선 부터 연결. 제거 시 GND선은 가장 나중에…
전원선을 GND가 연결 안된 상태에서 +Vcc 부터 연결하면 절대 안됨
• 정격 이상의 과전압 인가 금지
• 계측기를 접지에 연결
• 큰 값의 직렬 저항을 통해 자신의 팔뚝을 접지에 연결 사용
• 다른 IC도 가능하면 CMOS IC와 동일하게 취급하면 부품
손상을 최대한 방지할 수 있음
5
실험08. 플립플롭
한국공학대학
메카트로닉스 공학부
1. 래치회로
• 조합논리(Combinational Logic)란?
• 규정된 입력 변수의 조합에 대하여 규정된 출력이 나오도록 논리
게이트를 연결한 회로를 의미하며, 저장 장치를 포함하지 않는다
• 따라서 조합논리회로의 출력은 입력의 조합에 따라 결정된다
(입력신호가 바뀌는 시점에 출력신호도 바뀜)
• 순차논리(Sequential Logic)란?
• 출력은 입력신호뿐만 아니라 이전 상태의 논리값에 의해 결정된다.
이전 상태를 저장하는 기억 소자와 궤환기능을 포함함
• 조합논리와 기억소자로 구성된다
(래치회로)
7
1. 래치회로
• 래치 회로
• 제어 신호에 따라 현재의 입력 신호를 저장하거나, 이전의 입력 신
호를 보관하여 유지하는 동작을 한다.
• 1개의 래치는 0과 1 상태에 대응하는 2개의 안정 상태(stable state)
를 가짐
• 쌍안정 회로(bistable－circuit)
• 2개의 안정 상태를 가지는 회로
• 최초의 상태가 1이라고 가정했을 때,
반대 상태의 입력이 인가되지 않으면 1을 계속해서 유지하고,
반대 상태의 입력이 인가되면 이전 상태의 반대인 0 상태로 전이된
다.
즉, 외부 자극에 의해 안정상태가 바뀌는데, 그 안정상태가 1 또는 0
으로 2개의 안정상태를 가짐
• ※ 단안정(monostable), 비안정(astable)
8
1. 래치회로
• 실험 목표: NAND 게이트형 RS 래치 회로를 구성하여 동작
을 실험하고 결과 파형을 도출한다
9
1. 래치회로
• 실험 이론
• 래치(latch)
 RS래치
R(Reset) : Q = 0, Q’ = 1
S(Set) : Q = 1, Q’ = 0
10
1. 래치회로
• 실험 이론 (~계속)
• NOR 게이트 형 RS 래치(Active High 입력에 동작)
0→0→1→1
1→1→0→0
0→0→1→0
1→0→0→1
Q=0
ഥ=0
Q
무효조건
(사용불가)
11
1. 래치회로
• 실험 이론 래치 입력 표기 오류 수정 : S→𝐒ത, R→𝐑ഥ
• NAND 게이트 형 RS 래치(Active Low 입력에 동작)
==
S Sത
0→0→1→1
1→1→0→0
ഥ
== R
ത
== S
Q=1
ഥ=1
Q
0→1→1→1
1→0→0→1
ഥ
R R
==
X 불변
(상태유지)
이론 교과서 내용 참고
S
1→0→1→1
0 →1→0→0
Q
Latch
initially
RESET
1→1→0→1
R
무효조건
(사용불가)
1→0 →1→1
Q
입력
출력
설명
Sത
ഥ
R
Q
ഥ
Q
1
1
NC
NC
변화없음(No Change). 현상태 유지
1
0
0
1
Latch Reset
0
1
1
0
Latch Set
0
0
1
1
무효조건(사용불가)
12
1. 래치회로
• 실험 이론
• NAND 게이트 형 RS 래치가 NOR 게이트형 RS 래치와 동일하게 동작
Active High
하려면 입력에 인버터(NOT 게이트)를 넣어야 한다
S
R
Sത
ഥ
R
13
1. 래치회로
• 실험 이론
• 트랜스패어런트(transparent) 현상 : 입력 신호의 변화가 출력에 모
두 나타나는 현상. 일종의 노이즈로 동작
• G(게이트, gate) 신호를 래치에 결합하여 트랜스패어런트 현상을 억
제함
0 →0→0 →1
원하는 시간에만
RS신호를 입력
1→1→1→0
1 →0→0→1
1
0 →1→0 →0
1→0→1→1
0 →1→1→0
14
1. 래치회로
• 실험 이론
• RS 래치 회로의 부정 상태
1
1→0
1
0→1
1→0
1→0
0→1→0→1~
1→0→1→0~
0→1→0→1~
1→0→1→0~
0→1
15
1. 래치회로
• 실험 이론
• D 래치
• D(=Delay) 래치
• RS 래치의 부정 상태를 없애고, 안정 상태만 가지는 회로
• G = 0 일 때, RS 래치는 불변 상태를 가짐
S
R
16
1. 래치회로
• 실험 내용(NAND 게이트형 RS 래치회로 실험)
• 실험 부품
• 실험 장비
•
•
•
•
브레드보드 및 점퍼선
오실로스코프 및 프로브(2개)
전원공급기 및 전원케이블(1쌍) → 전원 전압으로 5V 공급
멀티미터 및 프로브(1쌍)
17
1. 래치회로
• 실험 내용(NAND 게이트형 RS 래치회로 실험) (~계속)
• 실험 절차
• 회로 구성 → 준수 사항에 따라 구성
※ 교재의 배선 참고도는 부품 배치만 참고
• 회로 동작 확인 → 문제 해결 방법 활용
☞ G를 enable한 상태에서 R, S의 입력을 변화시키면서 출력 Q를 관찰한
다
I0
I1
I2
I3
1
D1
2
3
D2
18
1. 래치회로
• 실험 내용 (~계속)
• 실험 결과
• 실험을 통해 측정한 결과의 논리 값 기록 : 순서에 따라 입력 인가
순서
입력 스위치 상태
(on/off)
SW2
SW1
SW3
0
On
X
X
1
Off
On
Off
2
Off
On
On
3
Off
Off
On
4
Off
On
On
5
Off
Off
Off
6
Off
On
On
입력 논리 레벨
출력 LED 상태
(on/off)
G
D1
S
R
D2
출력 논리 레벨
Q
ഥ
Q
상태 설명
19
1. 래치회로
• 실험 내용 (~계속)
• 실험 결과
• 앞에서 작성한 동작 논리값을 바탕으로 다음의 동작 타이밍 도 완성
???
???
20
2. 플립플롭의 개요
• G(게이트) 신호를 이용한 D-래치
• 제어 신호 G가 1인 동안은 D 래치의 출력은 입력이 변하면 같이 변
함
• 이러한 특성 때문에 귀환 경로를 따라 다시 입력으로 들어가는 신호를
예측할 수 없어 신뢰성 있는 저장 소자로 사용하는데 문제가 있음
21
2. 플립플롭의 개요
• G(게이트) 신호를 이용한 D-래치
• 이러한 문제는 천이(transition)하는 순간(즉, 펄스의 edge)에만 플립
플롭을 트리거 하는 방법으로 해결
• 음에서 양으로 천이하는 트리거 신호 : 상승 에지(rising edge) 신호
• 양에서 음으로 천이하는 트리거 신호 : 하강 에지(falling edge) 신호
22
2. 플립플롭의 개요
• 플립플롭의 그래픽 기호
23
2. 플립플롭의 개요
• RS 플립플롭
• 모든 플립플롭의 근본이 되는 플립플롭
• 2개의 입력이 모두 1인 조건을 부정하는 플립플롭
• 논리 게이트를 가장 적게 사용하는 플립플롭
※ 여기표: 출력이 전이되는 것을 만족
시키는 입력 조건을 나타내는 표
0
1
0
1
x
x
1
1
1
1
0
1
24
2. 플립플롭의 개요
• D 플립플롭
• 1비트 데이터를 저장하기에 가장 적합한 형태의 플립플롭
• 입력이 출력이 되는 플립플롭
25
2. 플립플롭의 개요
• JK 플립플롭
• RS 플립플롭의 부정 조건을 반전(Toggle) 조건으로 변형하여 설계한
플립플롭
• 범용으로 가장 많이 사용하는 플립플롭
토글(Q’)
26
2. 플립플롭의 개요
• T 플립플롭
• JK 플립플롭으로부터 파생되어 만든 플립플롭
• 반전(toggle) 기능을 이용한 단순 카운터 또는 주파수를 짧게 분주
하는 분주 회로에 주로 이용되는 플립플롭
27
2. 플립플롭의 개요
skip
• JK 플립플롭 설계 과정
• RS 플립플롭을 이용한 JK 플립플롭 설계 과정
•
•
•
•
1. RS 플립플롭의 여기표 작성
2. 여기표를 이용한 상태표 작성
3. 상태표를 이용해 플립플롭의 입력 상태식 유도
4. 회로도 작성
• RS 플립플롭의 여기표 작성
•
•
•
•
①X
Qn의 다음 상태 Qn+1이 0이므로 리셋 조건이
성립한다. 또한 Qn+1은 0에서 0으로 변한 것이므로
②
불변의 조건도 성립한다. 두 조건에 의해 S는
③
반드시 0이어야 하고, R은 0 또는 1이 모두
성립하므로 X로 처리할 수 있다.
④X
Qn의 다음 상태 Qn+1이 1이므로 세트 조건이
성립한다. Qn+1은 0에서 1로 변했지만,
RS 플립플롭에는 반전의 조건이 없으므로 적용할 수 없다. 따라서 세트 조건인 R=0, S=1이 되
어야 한다.
Qn의 다음 상태 Qn+1이 0이므로 리셋 조건이 성립한다. Qn+1은 1에서 0으로 변했지만, RS 플
립플롭에는 반전의 조건이 없으므로 적용할 수 없다. 따라서 리셋 조건인 R=1, S=0 이 어야 한
다.
Qn의 다음 상태 Qn+1이 1이므로 세트 조건이 성립한다. Qn+1은 1에서 1로 변한 것이므로 불
변의 조건도 성립한다. 두 조건에 의해 R은 반드시 0이어야 하고, S는 0 또는 1이 성립하므로
X로 처리할 수 있다.
28
2. 플립플롭의 개요
skip
• JK 플립플롭 설계 과정 (~계속)
• 여기표를 이용한 상태표 작성
• 여기표를 이용해 변환할 플립플롭 동작의 상태표 작성
• 상태표에는 변환할 JK 플립플롭의 진리표와 RS플립플롭의 여기표가 모
두 나타난다
29
2. 플립플롭의 개요
skip
• JK 플립플롭 설계 과정 (~계속)
• 상태표를 이용해 플립플롭의 입력 상태식 유도
• R과 S신호의 논리식을 카르노 맵을 이용하여 간소화 한다
30
2. 플립플롭의 개요
skip
• JK 플립플롭 설계 과정 (~계속)
• 회로도 작성
• 간소화된 논리식으로 설계한 RS 플립플롭을 이용한 JK 플립플롭의 논리
회로 작성
31
2. 플립플롭의 개요
• 마스터-슬레이브형 플립플롭
• 보다 안정적인 에지 트리거 플립플롭을 설계하는 방법 두가지
• 래치 두개를 사용한 마스터-슬레이브형 플립플롭
• 래치 3개를 사용하여 상승에지에서 트리거하는 플립플롭
• 마스터-슬레이브형 플립플롭(하강 에지 형)
• 마스터 래치는 CK 상승 에지에서 D 신호를 Y에 출력하고(이때 슬레이브 래치는
정지)
• 슬레이브 래치는 CK 하강 에지에서 입력된 Y 신호를 Q에 출력한다(이때는 마스터
래치가 동작 정지)
• 2개의 래치는 마스터-슬레이브 형 플립플롭으로 동작하며, CK가 1에서 0으로 전
이(하강 에지)될 때 D 신호가 Q 신호로 출력되며, 다음 하강 에지 까지 기억함
CK
32
2. 플립플롭의 개요
• 마스터-슬레이브형 플립플롭 (~계속)
• 마스터-슬레이브형 플립플롭(상승 에지 형)
• 마스터 래치는 CK 하강 에지에서 D 신호를 Y에 출력하고(이때 슬레이브
래치는 정지)
• 슬레이브 래치는 CK 상승 에지에서 입력된 Y 신호를 Q에 출력한다(이때
는 마스터 래치가 동작 정지)
• 2개의 래치는 마스터-슬레이브 형 플립플롭으로 동작하며, CK가 0에서 1
으로 전이(상승 에지)될 때 D 신호가 Q 신호로 출력되며, 다음 상승 에지
까지 기억함
33
2. 플립플롭의 개요
skip
• 마스터-슬레이브형 플립플롭 (~계속)
• 세 가지 기본 플립 플롭으로 설계된 포지티브 에지 마스터 슬레이
브 플립플롭
34
3. RS 플립플롭
• 실험 목표: RS 플립플롭의 논리회로를 구성하여 동작을 실
험하고 결과 파형을 도출한다
35
3. RS 플립플롭
• 실험 내용
• 실험 부품
• 실험 절차
• 마스터-슬레이브형 RS 플립플롭의 블록도를 완성하라
R
CLK
S
R
Q
GCK
S
R
Q
Q
Q
Q
G
Q
S
36
3. RS 플립플롭
• 실험 내용 (~계속)
• 실험 절차
• NAND 게이트만을 이용하여 마스터-슬레이브형 RS 플립플롭의 블록도
를 완성하라
S
Q
CLK
R
Q
37
3. RS 플립플롭
• 실험 내용 (~계속)
• 실험 절차
• 실험 회로도
I0
I1
I2
I3
CK
마스터-슬레이브형
RS 플립플롭
38
3. RS 플립플롭
• 실험 내용 (~계속)
• 실험 결과
CK
1
1
R
S
1
1
1
1
1
1
1
1
1
1
1
1
Q
Q
1
1
1
1
???
???
1
1
39
4. D 플립플롭
skip
• 실험 목표: D 플립플롭의 논리회로를 구성하여 동작을 실
험하고 결과 파형을 도출한다
40
4. D 플립플롭
skip
• 실험 내용
• 실험 부품
• 실험 절차
• NAND 게이트만을 이용하여 마스터-슬레이브형 D 플립플롭의 블록도를
완성하라
D
Q
CLK
Q
41
4. D 플립플롭
skip
• 실험 내용 (~계속)
• 실험 절차
• 실험 회로도
D
CK
마스터-슬레이브형
D 플립플롭
D는
풀업으로
연결한다
CK는
풀다운으로
연결한다
42
4. D 플립플롭
skip
• 실험 내용 (~계속)
• 실험 결과
CK
1
D
1
Q
Q
1
1
1
1
1
1
1
1
1
1
1
1
1
1
???
???
1
1
43
5. JK 플립플롭
• 실험 목표: JK 플립플롭의 논리회로를 구성하여 동작을 실
험하고 결과 파형을 도출한다
0
0
0
1
0
1
1
1
1
0
1
0
44
5. JK 플립플롭
• 실험 내용
• 실험 부품
• 실험 절차
• TTL 7476 IC의 핀 연결 구조
• Vcc, GND 핀번호 주의
45
5. JK 플립플롭
• 실험 내용 (~계속)
• 실험 절차
• 회로 구성 → 준수 사항에 따라 구성
※교재의 배선 참고도는 부품 배치만 참고
• 회로 동작 확인 → 문제 해결 방법 활용
☞ JK플립플롭의 입력을 변화시키면서 출력 Q를 관찰한다
※ CLK는 Tact SW, 나머지 Dip SW
SW1
SW2
D1
SW3
D2
SW4
SW5
SW3는
풀다운으로
연결한다
SW1,2,4,5는
풀업으로
연결한다
2개의 다이오드를
같은 모양으로
연결한다
※ 키 바운스로 인하여 CLK이 여러 번
인가될 수 있음을 유의할 것
46
5. JK 플립플롭
• 실험 내용 (~계속)
• 실험 결과
순서대로 실험 하시오
• 실험을 통해 측정한 결과의 논리 값 기록  0번부터 10번까지
: SW
on→off→on
입력 스위치
상태(on/off)
입력 논리 레벨
출력 LED
출력 논리 레벨
순
서
상태(on/off)
SW1
SW2
SW3
SW4
SW5
0
on
x
x
x
off
1
off
x
x
x
on
2
on
x
x
x
on
3
off
on
on
off
4
off
off
on
off
5
off
on
off
off
6
off
off
off
off
7
off
off
off
off
8
off
off
off
off
9
off
on
on
off
10
off
off
on
off
/PRE
J
CLK
K
/CLR
D1
D2
Q
또는 ↑ 은 동일하게 Positive Edge clock을 인가하는 것을 의미한
ഥ
Q
상태 설명
47
5. JK 플립플롭
• 실험 내용 (~계속)
• 실험 결과
• 앞에서 작성한 동작 논리값을 바탕으로 다음의 동작 타이밍 도 완성
CK
1
1
1
1
1
1
PRE
1
J
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Q
Q
1
1
CLR
K
1
1
1
???
???
1
1
1
48
5. JK 플립플롭 (추가)
• 1. 오실로스코프 트리거 모드 학습
• 스위치 입력 시 파형을 관찰 한다
→ 키 바운스로 인해 1개 이상의 클럭이 발생하는 것을 관찰할 수
있다
→ 보다 확실하게 관찰하려면 트리거 모드를 어떻게 조정하는 것이
좋을까?
• 2. 키 바운스 제거를 위한 회로 예
• RC 필터를 사용하여 키 바운스를 제거하고, 슈미트 트리거회로를
이용하여 천천히 변하는 아날로그 신호로 부터 펄스 검출 오류가
나타나지 않게 한다
CLK
10k
0.1uF
7414
49
6. T 플립플롭
• 실험 목표
• T 플립플롭의 논리회로를 구성하여 동작을 실험하고 결과 파형을
도출한다
오류수정
50
6. T 플립플롭
• 실험 내용
• 실험 부품
• 실험 절차
• JK 플립플롭을 이용한 T 플립플롭의 논리회로
스위치 입력 회로:
- T는 풀업
- CK는 풀다운
으로 연결한다
※ 키 바운스로 인하여 CLK이 여러 번 인가될 수 있음을 유의할 것
2개의 다이오드를
같은 모양으로
51
연결한다
6. T 플립플롭
• 실험 내용 (~계속)
• 실험 결과
• 실험을 통해 측정한 결과의 논리 값 기록
입력 스위치 상
태(on/off)
입력 논리
레벨
출력 LED
상태(on/off)
SW2
SW3
T
D1
0
on
↑
1
on
↑
2
on
↑
3
on
↑
4
off
↑
5
off
↑
6
off
↑
7
off
↑
순
서
CLK
D2
↑ : SW on→off
출력 논리 레벨
Q
ഥ
Q
상태 설명
52
6. T 플립플롭
• 실험 내용 (~계속)
• 실험 결과
CK
1
1
T
1
1
1
1
Q
1
1
1
1
1
1
앞단
Q
1
1
???
???
1
1
1
Q
뒷단
ഥ
Q
???
???
53
7. D 플립플롭
• 실험 목표: D 플립플롭의 논리회로를 구성하여 동작을 실
험하고 결과 파형을 도출한다
54
7. D 플립플롭
• 실험 내용
• 실험 부품
74
1
• 실험 절차
• TTL 7474 IC의 핀 연결 구조
• 비동기 CLR, PRE 단자 기능
•
•
CLR : Active Low, CLK과
관계없이 F/F reset시킴
PRE : Active Low, CLK과
관계없이 F/F set 시킴
55
7. D 플립플롭
• 실험 내용 (~계속)
• 실험 절차
• 회로 구성 → 준수 사항에 따라 구성
※교재의 배선 참고도는 부품 배치만 참고
• 회로 동작 확인 → 문제 해결 방법 활용
☞ D플립플롭의 입력을 변화시키면서 출력 Q를 관찰한다
※ CLK는 Tact SW, 나머지 Dip SW
SW1
SW2
D
D
D1
SW3
D2
SW4
SW3는
풀다운으로
연결한다
SW1,2,4는
풀업으로
연결한다
2개의 다이오드를
같은 모양으로
연결한다
※ 키 바운스로 인하여 CLK이 여러 번
인가될 수 있음을 유의할 것
56
7. D 플립플롭
• 실험 내용 (~계속)
• 실험 결과
• 실험을 통해 측정한 결과의 논리 값 기록
순
서
입력 스위치 상태(on/off)
SW1
SW2
SW3
SW4
0
on
x
x
off
1
off
x
x
on
2
on
x
x
on
3
off
on
↑
off
4
off
off
↑
off
5
off
on
off
off
6
off
off
off
off
입력 논리 레벨
/PRE
D
CLK
↑ : SW on→off
출력 LED
상태(on/off)
/CLR
D1
D2
출력 논리 레벨
Q
ഥ
Q
상태 설명
57
7. D 플립플롭
• 실험 내용 (~계속)
• 실험 결과
• 앞에서 작성한 동작 논리값을 바탕으로 다음의 동작 타이밍 도 완성
???
58
실험 결과 보고서 포함할 내용
• 실험 분석 – 실험한 모든 플립플롭에 대해
• 설계된 논리회로를 OrCAD로 시뮬레이션 한 후 실험 결과와 비교
59
실험중인 일부 불량 7476의 문제점
ഥ
• Q출력은 clock의 negative edge에서 동작하고 𝐐출력은
positive edge에서 동작함. 따라서 T플립플롭 실험에서 LED
동작이 이상하게 나타남
• 제조업체의 의도적인 설계인지는 알 수 없으나, 정확한 JK플립플롭
의 동작은 아님. 제조업체의 실수로 판단됨
CLK
Q1
Q1
Q2
Q2
60