Customer MPW/NTO Check List
Customer Name：
Project Number:
TM Number：
Application:
GDS name：
1
GDS Info
Top Cell：
File Size：
DR Doc No & Ver：
2
Design Rule & Runset Ver.
(Main deck, Antenna Deck,
ESD/LUP, package)
DRC Doc No & Ver：
Antenna Doc No & Ver：
Package DRC Doc No & Ver:
SPICE Doc No &ver：
3
Technology File Ver.
Pdk Doc No &ver:
RC tf Doc No &ver:
LVS Doc No &ver：
Std Doc No &ver：
4
Standard Cell/IO Ver.
IO Doc No &ver:
SRAM:
5
Memory Ver.
Others:
Vendor:
6
IP Ver.
IP Ver:
7
DRC Check Result
(Main/Antenna/PERC/Others)
Clean 
Fail 
(Main)
Clean 
Fail 
(Antenna)
Clean 
Fail 
(PERC)
8
Bond pad rule check
(Wire Bond / Bumping …)
Clean 
Fail
9.
IDDQ Estimation Methodology
(tech node <= 40nm)
Yes 
No 
10.
SRAM Redundancy Rule
(tech node <= 0.13um)
Yes 
No
1.


DRC 需要严格按照 TSMC 的 design rule 来设计，最终提交的数据请保证 DRC clean，否则后续由于
DRC violation 引起的相关问题，需要设计公司自行承担。
Comment
2.
Chip 内部划片道宽度如果小于 80um，TSMC 不支持划片，需设计公司自行划片。
3.
For tech node <= 40nm, IDDQ Estimation Methodology if No, customer take risk by themselves.
4.
For tech node <= 0.13um 如产品设计中使用大量 SRAM，请检查 SRAM Redundancy Rule。
签名: