第 ３４ 卷第 ６ 期 ２０２２ 年 １２ 月 Ｖｏｌ．３４ 重庆邮电大学学报（ 自然科学版） Ｊｏｕｒｎａｌ ｏｆ Ｃｈｏｎｇｑｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｐｏｓｔｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ Ｎａｔｕｒａｌ Ｓｃｉｅｎｃｅ Ｅｄｉｔｉｏｎ） Ｎｏ．６ Ｄｅｃ．２０２２ ＤＯＩ：１０．３９７９ ／ ｊ．ｉｓｓｎ．１６７３⁃８２５Ｘ．２０２１０６３００２３０ 高 ＰＳＲＲ 超低噪声的 ＬＤＯ 设计 王甲柱１，２ ，唐 威１，２ ，姚和平２，３ （１．西安邮电大学 电子工程学院，西安 ７１０１２１；２．上海电子线路智能保护工程技术研究中心，上海 ２０１２０２； ３．上海维安电子有限公司，上海 ２０１２０２） 摘 要：便携式医疗电子设备在信号传输中易受到噪声干扰，为了抑制交流纹波对微小信号的影响，设计了一种高 电源抑制比（ ｐｏｗｅｒ ｓｕｐｐｌｙ ｒｅｊｅｃｔｉｏｎ ｒａｔｉｏ，ＰＳＲＲ） 、超低噪声的低压差线性稳压器（ ｌｏｗ⁃ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ，ＬＤＯ） 。 利用 电流缓冲和动态零极点追踪补偿技术来实现环路的稳定，同时也扩展了环路的单位增益带宽，提高了高频下的 ＰＳＲＲ。 稳压器采用两级结构，通过预稳压调制级加低通滤波器结构来实现低压差线性稳压器的超低噪声，且低通 滤波器的截止频率有利于低频下 ＰＳＲＲ 的提高。 基于 ５ Ｖ－０．３５ μｍ ＣＭＯＳ 工艺设计，采用 ｃａｄｅｎｃｅ 仿真软件进行仿 真验证。 仿真结果表明，在 １００ ｋＨｚ、１０ ｋＨｚ、１ ｋＨｚ、１００ Ｈｚ 频率下，ＰＳＲＲ 分别可达到－６６、 －８５、－９６ 和－９７ ｄＢ。 在 不同的负载下，输出噪声在 １０ Ｈｚ ～ １００ ｋＨｚ 频段不超过 １０ μＶｒｍｓ，重载（ ２５０ ｍＡ） 时的输出噪声最低可达到 ７． ５ μＶｒｍｓ，可用于便携式医疗电子设备。 关键词：超低噪声；高电源抑制比（ ＰＳＲＲ） ；电流缓冲；动态零极点追踪补偿；单位增益带宽 中图分类号：ＴＮ４３３ 文献标志码：Ａ 文章编号：１６７３⁃８２５Ｘ（２０２２）０６⁃１０７９⁃０９ Ｄｅｓｉｇｎ ｏｆ ＬＤＯ ｗｉｔｈ ｈｉｇｈ ＰＳＲＲ ａｎｄ ｕｌｔｒａ⁃ｌｏｗ ｎｏｉｓｅ ＷＡＮＧ Ｊｉａｚｈｕ １，２ ， ＴＡＮＧ Ｗｅｉ １，２ ， ＹＡＯ Ｈｅｐｉｎｇ ２，３ （１． Ｓｃｈｏｏｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ， Ｘｉ’ ａｎ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｐｏｓｔｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ， Ｘｉ’ ａｎ ７１０１２１， Ｐ． Ｒ． Ｃｈｉｎａ； ２． Ｓｈａｎｇｈａｉ Ｅｎｇｉｎｅｅｒｉｎｇ Ｒｅｓｅａｒｃｈ Ｃｅｎｔｅｒ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｃｉｒｃｕｉｔ Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｒｏｔｅｃｔｉｏｎ， Ｓｈａｎｇｈａｉ ２０１２０２， Ｐ． Ｒ． Ｃｈｉｎａ； ３． Ｗａｙｏｎ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ． Ｌｔｄ．， Ｓｈａｎｇｈａｉ ２０１２０２， Ｐ． Ｒ． Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ： Ｐｏｒｔａｂｌｅ ｍｅｄｉｃａｌ ｅｌｅｃｔｒｏｎｉｃ ｅｑｕｉｐｍｅｎｔ ｉｓ ｓｕｓｃｅｐｔｉｂｌｅ ｔｏ ｎｏｉｓｅ ｉｎｔｅｒｆｅｒｅｎｃｅ ｉｎ ｓｉｇｎａｌ ｔｒａｎｓｍｉｓｓｉｏｎ． Ｉｎ ｏｒｄｅｒ ｔｏ ｓｕｐ⁃ ｐｒｅｓｓ ｔｈｅ ｉｎｆｌｕｅｎｃｅ ｏｆ ＡＣ ｒｉｐｐｌｅ ｏｎ ｓｍａｌｌ ｓｉｇｎａｌｓ， ｗｅ ｄｅｓｉｇｎｅｄ ａ ｌｏｗ⁃ｄｒｏｐｏｕｔ ｌｉｎｅａｒ ｒｅｇｕｌａｔｏｒ （ ＬＤＯ） ｗｉｔｈ ｈｉｇｈ ｐｏｗｅｒ ｓｕｐ⁃ ｐｌｙ ｒｅｊｅｃｔｉｏｎ ｒａｔｉｏ （ ＰＳＲＲ） ａｎｄ ｕｌｔｒａ⁃ｌｏｗ ｎｏｉｓｅ． Ｔｈｅ ｃｕｒｒｅｎｔ ｂｕｆｆｅｒ ａｎｄ ｄｙｎａｍｉｃ ｚｅｒｏ⁃ｐｏｌｅ ｔｒａｃｋｉｎｇ ｃｏｍｐｅｎｓａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ｗｅｒｅ ｕｓｅｄ ｔｏ ａｃｈｉｅｖｅ ｔｈｅ ｌｏｏｐ ｓｔａｂｉｌｉｔｙ． Ａｔ ｔｈｅ ｓａｍｅ ｔｉｍｅ， ｔｈｅ ｕｎｉｔｙ ｇａｉｎ ｂａｎｄｗｉｄｔｈ ｏｆ ｌｏｏｐ ｗａｓ ａｌｓｏ ｅｘｐａｎｄｅｄ， ａｎｄ ｔｈｅ ＰＳＲＲ ａｔ ｈｉｇｈ ｆｒｅｑｕｅｎｃｉｅｓ ｗａｓ ｉｍｐｒｏｖｅｄ． Ａ ｔｗｏ⁃ｓｔａｇｅ ｓｔｒｕｃｔｕｒｅ ｃｏｍｐｏｓｅｄ ｏｆ ａ ｐｒｅ⁃ｒｅｇｕｌａｔｅｄ ｍｏｄｕｌａｔｉｏｎ ｓｔａｇｅ ａｎｄ ａ ｌｏｗ⁃ｐａｓｓ ｆｉｌｔｅｒ ｗａｓ ａｄｏｐｔｅｄ ｔｏ ｒｅｄｕｃｅ ｔｈｅ ｎｏｉｓｅ ｏｆ ｔｈｅ ｒｅｇｕｌａｔｏｒ ｔｏ ｕｌｔｒａ⁃ｌｏｗ ｖａｌｕｅ． Ｉｎ ａｄｄｉｔｉｏｎ， ｔｈｅ ｃｕｔ⁃ｏｆｆ ｆｒｅｑｕｅｎｃｙ ｏｆ ｔｈｅ ｌｏｗ⁃ｐａｓｓ ｆｉｌｔｅｒ ｗａｓ ｃｏｎｄｕｃｉｖｅ ｔｏ ｔｈｅ ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ ＰＳＲＲ ａｔ ｌｏｗ ｆｒｅｑｕｅｎｃｉｅｓ． Ｔｈｅ ｃｉｒｃｕｉｔ ｗａｓ ｆａｂｒｉｃａｔｅｄ ｗｉｔｈ ａ ５ Ｖ－０．３５ μｍ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ． Ｃａｄｅｎｃｅ ｓｉｍｕｌａｔｉｏｎ ｓｏｆｔｗａｒｅ ｗａｓ ｕｓｅｄ ｆｏｒ ｓｉｍｕｌａｔｉｏｎ ｖｅｒｉｆｉｃａｔｉｏｎ ａｎｄ ｔｈｅ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ ＰＳＲＲ ｒｅａｃｈｅｓ －６０， －６５， －８５ ａｎｄ －９０ ｄＢ ａｔ ｆｒｅｑｕｅｎｃｉｅｓ ｏｆ １００ ｋＨｚ， １０ ｋＨｚ， １ ｋＨｚ， ａｎｄ １００ Ｈｚ， ｒｅｓｐｅｃｔｉｖｅｌｙ． Ｉｎ ｔｈｅ ｆｒｅｑｕｅｎｃｙ ｒａｎｇｅ ｆｒｏｍ １０ Ｈｚ ｔｏ １００ ｋＨｚ， ｔｈｅ ｏｕｔｐｕｔ ｎｏｉｓｅ ｉｓ ｎｏ ｍｏｒｅ ｔｈａｎ １０ μＶｒｍｓ ｕｎｄｅｒ ｄｉｆｆｅｒｅｎｔ ｌｏａｄｓ． Ｅｓｐｅｃｉａｌｌｙ ｕｎｄｅｒ ｈｅａｖｙ ｌｏａｄ ｏｆ ２５０ ｍＡ， ｔｈｅ ｏｕｔｐｕｔ ｎｏｉｓｅ ｃａｎ ｒｅａｃｈ ａｓ ｌｏｗ ａｓ ７．５ μＶｒｍｓ． Ｉｔ ｃａｎ ｂｅ ｕｓｅｄ ｉｎ ｐｏｒｔａｂｌｅ ｍｅｄｉｃａｌ ｅｌｅｃｔｒｏｎｉｃ ｅｑｕｉｐｍｅｎｔ． 收稿日期：２０２１⁃０６⁃３０ 修订日期：２０２２⁃１０⁃１８ 通讯作者：唐 威 ｔａｎｇｗｅｉ＠ ｘｕｐｔ． ｅｄｕ． ｃｎ · １０８０· 第 ３４ 卷 重 庆 邮 电 大 学 学 报（ 自然科学版） Ｋｅｙｗｏｒｄｓ：ｕｌｔｒａ⁃ｌｏｗ ｎｏｉｓｅ； ｈｉｇｈ ｐｏｗｅｒ ｓｕｐｐｌｙ ｒｅｊｅｃｔｉｏｎ ｒａｔｉｏ （ ＰＳＲＲ） ； ｃｕｒｒｅｎｔ ｂｕｆｆｅｒ； ｄｙｎａｍｉｃ ｚｅｒｏ⁃ｐｏｌｅ ｔｒａｃｋｉｎｇ ｃｏｍ⁃ ｐｅｎｓａｔｉｏｎ； ｕｎｉｔｙ ｇａｉｎ ｂａｎｄｗｉｄｔｈ ０ 引 言 近年来随着医疗电子产业的发展，便携式医疗 电子设备得到了十分广泛的应用 ［１］ 。 借助此类设 备，医生 可 以 实 时 监 控 患 者 身 体 的 表 征 参 数 ［１⁃２］ 。 但该类设备通过无线能量传输，即用整流器将无线 传输的交流信号转化为直流电压然后通过一个低压 差线性 稳 压 器 （ ｌｏｗ⁃ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ， ＬＤＯ） 进 行 稳 压，由 ＬＤＯ 的输出为后级系统供电 ［２］ 。 为防止通过 无线传输方式获取的能量信号中的交流纹波对后续 的微小信号处理产生干扰 ［３］ ，要求 ＬＤＯ 对噪声的抑 制能力强，也就是对 ＬＤＯ 的电源抑制比（ ｐｏｗｅｒ ｓｕｐ⁃ ｐｌｙ ｒｅｊｅｃｔｉｏｎ ｒａｔｉｏ，ＰＳＲＲ） 和输出噪声的指标要严格 要求 ［４］ ，即在保证更低输出噪声的同时又在宽频带 范围内保持较高的 ＰＳＲＲ ［４⁃５］ 。 Ｓ． Ｋ． Ｈｏｏｎ 等 ［６］ 提出 预稳压调制级加低通滤波器（ ｌｏｗ ｐａｓｓ ｆｉｌｔｅｒ，ＬＰＦ） 结 构，采用低通滤波器来滤除前级电路产生的噪声，但 无源低通滤波器不仅占用面积大，而且延时较长，高 频处的电源抑制比较低。 Ｊ． Ｐ． Ｗａｎｇ 等 ［７］ 通过电容 放大电路来优化低通滤波器以降低滤波器的占用面 积，但增加了额外的电容放大电路。 Ｃ． Ｐａｒｋ 等 ［８］ 通 过增加快速环路提高 ＰＳＲＲ，不仅增加了设计的复 杂度，而且增加了芯片面积。 针对以上问题，本文设计的 ＬＤＯ 采用预稳压调 制级加低通滤波器结构 ［９⁃１０］ ，滤除预稳压调制级噪 声，通过降低缓冲级的噪声，来实现 ＬＤＯ 噪声的降 低 ［１１］ ，此外，采用电流缓冲和动态零极点追踪补偿 技术扩展单位增益带宽，提高高频下的 ＰＳＲＲ ［１２］ 。 １ １．１ 图１ Ｆｉｇ．１ 预稳压调制级加低通滤波器结构 Ｓｔｒｕｃｔｕｒｅ ｏｆ ｐｒｅ⁃ｒｅｇｕｌａｔｅｄ ｍｏｄｕｌａｔｉｏｎ ｓｔａｇｅ ｐｌｕｓ ｌｏｗ⁃ｐａｓｓ ｆｉｌｔｅｒ 设Ｖ２ｉｎ１ 为预稳 压 调 制 级 的 输 出 噪 声， 经 过 ＬＰＦ 滤波后的噪声Ｖ２ｉｎ２ 为 １ ö ２ æ ÷ Ｖ ｉｎ１ Ｖ２ｉｎ２ ＝ ç １ ＋ （１） ｓＲＣ è ø （１） 式中：ｓ ＝ ｊω，其中，ｊ 为虚部，ω 为频率；Ｒ，Ｃ 为低 通滤波器参数。 ＬＰＦ 后级为误差放大器和功率管级构成的单位 负反馈结构，因此，只需降低缓冲级的噪声。 由于功 率管级的噪声等效到误差放大器的输入端要除以自 身增益与误差放大器增益的平方，故将其忽略 ［１５］ ， 只考虑误差放大器的等效输入噪声Ｖ２ｏｕｔ１ ，则有 Ｖ２ｏｕｔ１ ＝ ∫ １０ ５ １０ éæ ＋ １ ö ２ ù êê ç １ ＋ Ｖ２ＥＡ úú ｄｆ ÷ Ｖ ｓＲＣ ø ｉｎ１ ëè û （２） （２） 式中，Ｖ２ＥＡ 为误差放大器自身等效输入噪声。 如 果将 ＬＰＦ 的截止频率设计为 ０．１ Ｈｚ 左右，滤除掉预 稳压调制级噪声Ｖ２ｉｎ１ ，则 ＬＤＯ 的等效输入噪声Ｖ２ｏｕｔ２ 便 是误差放大器自身的等效输入噪声，表示为 ＬＤＯ 的噪声与 ＰＳＲＲ 分析 Ｖ２ｏｕｔ２ ＝ 噪声分析 ∫ １０ ５ １０ Ｖ２ＥＡ ｄｆ （３） 误差放大器结构如图 ２ 所示。 本文误差放大器 传统 ＬＤＯ 结构中， 噪 声 主 要 来 自 于 电 压 基 准 为折叠式共源共栅运放，通过采样 ＬＤＯ 的输出电压 。 节 ＬＤＯ 的输出，使其实现稳压，其内部由共源级和 所示。 ＬＰＦ 的截止频率设置在 １ Ｈｚ 以下，将带隙基 电流由共栅级转换为输出电压来实现放大。 图 ２ 差放大器和功率管级构成的缓冲级的噪声，便可以 供的尾电流；共源共栅管 Ｍ ｅ５ ，Ｍ ｅ６ 抑制差分输入对 源、误差放大器和反馈电阻网络，其中，来自于电压 基准源和反馈电阻网络的噪声占据了很大部分 ［１３］ 本文采用的预稳压调制级加低通滤波器结构如图 １ 准和反馈电阻网络的噪声全部滤除。 通过降低由误 实现 ＬＤＯ 整体噪声的降低 ［１４］ 。 与输入端的参考电压进行比较放大，控制功率管调 共栅级构成，通过共源级将输入电压转换为电流，该 中，Ｍ ｅ１ 为偏置提供的尾电流；Ｍ ｅ２ 为采样负载电流提 管 Ｍ ｅ３ ，Ｍ ｅ４ 产生的米勒效应；Ｍ ｅ３ 的栅极电压是 ＬＰＦ 第６期 王甲柱，等：高 ＰＳＲＲ 超低噪声的 ＬＤＯ 设计 输出；Ｍ ｅ４ 的输入 Ｖ ＦＢ 为 ＬＤＯ 的输出电压，Ｖ ｂｉａｓ 为偏置 电压。 · １０８１· 由（６） —（８） 式可知，通过增大误差放大器输入 对管 Ｍ ｅ３ ，Ｍ ｅ４ 的跨导 ［１６］ ，以及适当地增大 Ｍ ｅ３ ，Ｍ ｅ４ ， Ｍ ｅ７ ，Ｍ ｅ８ ，Ｍ ｅ１３ ，Ｍ ｅ１４ 的尺寸，便可以降低热噪声和闪 烁噪声， 从 而 降 低 误 差 放 大 器 的 噪 声， 从 而 实 现 ＬＤＯ 的超低噪声。 １．２ ＰＳＲＲ 分析 ＰＳＲＲ 等效路径如图 ３ 所示。 电源纹波分为 ２ 部分传输到 ＬＤＯ 的输出端：①通过误差放大器的输 出端经过功率管 Ｍ ｐ 栅源放大得到（ 图 ３ 路径 １） ，将 其增益记为 Ａ Ｏ１ ；②从功率管级耦合到输出端（ 图 ３ 路径 ２） ，将其增益记为 Ａ Ｏ２ 。 图２ Ｆｉｇ．２ 误差放大器结构 Ｓｔｒｕｃｔｕｒｅ ｏｆ ｅｒｒｏｒ ａｍｐｌｉｆｉｅｒ 误差放大器的噪声分为热噪声 Ｉ ２ｎ Ｔ 和闪烁噪声 Ｖ２ｎ １ ，分别表示为 图３ ｆ Ｉ ２ｎ Ｔ ＝ ４ＫＴγｇ ｍ （４） Ｋｐ Ｖ２ｎ １ ＝ （５） ｆ Ｃ ＯＸ ＷＬｆ （４） —（５） 式中：Ｋ 为玻尔兹曼常数；Ｔ 为温度常量； γ 为与工艺有关的调整因子；ｇ ｍ 为 ＭＯＳ 管跨导；Ｋ ｐ 为与工艺有关的常量；Ｃ ＯＸ 为 ＭＯＳ 管栅氧化层电容； ＷＬ 为器件的面积；ｆ 为转角频率。 现对误差放大器噪声进行分析。 忽略共源共栅 管 Ｍ ｅ５ ，Ｍ ｅ６ ，Ｍ ｅ９ ，Ｍ ｅ１０ ，Ｍ ｅ１１ ，Ｍ ｅ１２ 的噪声，则 Ｍ ｅ３ ，Ｍ ｅ４ 管的等效输入噪声为 Ｋｐ æ ö １ Ｖ２ｅ３，４ ＝ ２ ç ４ＫＴγ （６） ＋ ÷ ｇ ｍ３，４ Ｃ ＯＸ （ ＷＬ） ３，４ ｆ ø è （６） 式中，ｇ ｍ３，４ 、ＷＬ ３，４ 分别为 Ｍ ｅ３ 、Ｍ ｅ４ 的跨导与面积。 Ｍ ｅ７ ，Ｍ ｅ８ 管的等效输入噪声为 æ ｇ ｍ７，８ Ｋｐ ｇ ２ｍ７，８ ö ＝ ２ ç ４ＫＴγ ２ ＋ ÷ （７） ｇ ｍ３，４ Ｃ ＯＸ （ ＷＬ） ７，８ ｆ ｇ ２ｍ３，４ ø è （７） 式中，ｇ ｍ７，８ 、ＷＬ ７，８ 分别为 Ｍ ｅ７ 、Ｍ ｅ８ 的跨导与面积。 Ｍ ｅ１３ ，Ｍ ｅ１４ 管的等效输入噪声为 Ｖ Ｖ ２ ｅ７，８ ２ ｅ１３，１４ æ ｇ ｍ１３，１４ Ｋｐ ｇ ２ｍ１３，１４ ö ＝ ２ ç ４ＫＴγ ２ ＋ ÷ Ｃ ＯＸ （ ＷＬ） １３，１４ ｆ ｇ ２ｍ１，２ ø ｇ ｍ１，２ è （８） Ｆｉｇ．３ ＰＳＲＲ 等效路径 Ｅｑｕｉｖａｌｅｎｃｅ ｐａｔｈ ｓｃｈｅｍａｔｉｃ ｏｆ ＰＳＲＲ 对图 ３ 分析可得 Ａ Ｏ１ ＝ （ Ｒ１ ＋ Ｒ２ ） ／ ／ ＺＬ ＺＬ ＝ （ Ｒ１ ＋ Ｒ２ ） ／ ／ １ ／ ／ ＲＬ ｓＣ Ｌ １ ／ ／ Ｒ Ｌ ＋ ｒ ｄｓ ｓＣ Ｌ （９） （１０） （９） —（１０） 式中：ｒ ｄｓ 为功率管内阻；Ｒ Ｌ 为负载电阻； Ｃ Ｌ 为负载电容；Ｒ １ 、Ｒ ２ 为反馈电阻；Ｚ Ｌ 为输出阻抗； ∥表示并联。 设从电源端到误差放大器输出的纹波增益为 Ａ Ｓ ，功率管栅端电位为 Ｖ ｇ ，则有 （ Ｖ ｄｄ － Ｖ ｇ ） ｇ ｍｐ Ｚ Ｌ ＝ Ｖ ｏｕｔ Ｖ ｇ ＝ Ａ ｓ Ｖ ｄｄ 故有 Ａ ｏ２ ＝ （１ － Ａ ｓ ） ｇ ｍｐ Ｚ Ｌ （１１） 式中，ｇ ｍｐ 为功率管跨导。 （１１） （１２） （１３） 输出端的电源抑制比为 ＰＳＲＲ ＝ Ａ Ｏ１ ＋ Ａ Ｏ２ １ ＋ ＡＯ Ｆ （１４） · １０８２· 第 ３４ 卷 重 庆 邮 电 大 学 学 报（ 自然科学版） （１４） 式中：Ａ ｏ 为环路开环增益；Ｆ 为反馈系数。 通常在环路带宽内忽略 Ａ Ｏ１ 带来的影响，则有 Ａ Ｏ２ （１ － Ａ ｓ ） ｇ ｍｐ Ｚ Ｌ ＝ ＰＳＲＲ ＝ （１５） １ ＋ ＡＯ Ｆ ｇ ｍｐ Ｚ Ｌ Ｆ １ ＋ Ａ ｄｃ ｓ １ ＋ Ｗｅ （１５） 式中：Ａ ｄｃ 为误差放大器低频直流增；Ｗ ｅ 为误差 放大器的主极点。 ３） 当频率增加到大于环路带宽频率时，Ｚ Ｌ 呈现 容性状态，阻值约为 １ ／ ｓＣ Ｌ ，此时，环路增益下降到 ０ ｄＢ 以下，ＰＳＲＲ 将受片外电容的影响，表示为 ＰＳＲＲ ＝ 之前时，Ｚ Ｌ 约为功率管的内阻 ｒ ｄｓ 。 忽略误差放大器 的主极点，则有 ＰＳＲＲ ＝ Ａ Ｏ２ １ ＋ ＡＯ Ｆ ＝ （１ － Ａ ｓ ） Ａ ｄｃ Ｆ 时，Ｚ Ｌ 仍为 ｒ ｄｓ ， 此 时 误 差 放 大 器 的 主 极 点 将 影 响 ＰＳＲＲ，所以不能忽略，则有 （１ － Ａ ｓ ） ｇ ｍｐ ｒ ｄｓ ＝ ＰＳＲＲ ＝ ｇ ｍｐ ｒ ｄｓ Ｆ １ ＋ Ａ ｄｃ ｓ １ ＋ Ｗｅ ｓ ö æ ÷ （１ － Ａ ｓ ） ｇ ｍｐ ｒ ｄｓ ç １ ＋ Ｗ è ｅø ｓ ö æ ÷ １ ＋ Ａ ｄｃ Ｆ ç １ ＋ ＧＢＷ ø è （１７） 式中，ＧＢＷ 表示 ＬＤＯ 的带宽，计算式为 ＧＢＷ ＝ Ａ ｄｃ ｇ ｍｐ ｒ ｄｓ ＦＷ ｅ ＰＳＲＲ ＝ １ ｓＣ Ｌ Ｒ ＥＳＲ ｒ ｄｓ ＋ Ｒ ＥＳＲ （２０） 式中，Ｒ ＥＳＲ 为负载电容寄生电阻。 （１９） （２０） 频率继续上升，在更高频时，有 ＰＳＲＲ ＝ （１６） ２） 当频率处于误差放大器主极点和带宽之间 ｒ ｄｓ ＋ １ ｓＣ Ｌ 当频率继续上升，致使片外电容短路时，有 在不同频率下进一步对（１５） 式进行分析。 １） 当 ＬＤＯ 处于低频，即误差放大器主极点频率 （１ － Ａ ｓ ） Ｒ ＥＳＲ １ ＋ Ｒ ＥＳＲ ｓＣ Ｏ （２１） （２１） 式中，Ｃ Ｏ 为功率管寄生电容，表示为 ＣＯ ＝ Ｃ ｇｓ Ｃ ｇｄ Ｃ ｇｄ ＋ Ｃ ｇｓ （２２） （２２） 式中，功率管的栅源、栅漏寄生电容分别为 Ｃ ｇｓ 和 Ｃ ｇｄ 。 由（１９） —（２１） 式可知，大的片外电容使频率高 于环路带宽时，可以减缓 ＰＳＲＲ 的衰减。 而在更高 （１７） （１８） 由（１７） 式可知，ＰＳＲＲ 在 Ｗ ｅ 处开始衰减，即出 现第 １ 个零点 Ｚ １ 。 ＬＤＯ 在宽频率范围内的 ＰＳＲＲ 频率时，ＰＳＲＲ 将依赖器件本身参数。 图 ４ 中，分别出现第 ２ 个零点 Ｚ ２ 和第 ３ 个零点 Ｚ ３ ，则有 Ｚ２ ＝ Ｚ３ ＝ １ ２πＲ ＥＳＲ Ｃ Ｌ １ ２πＲ ＥＳＲ Ｃ Ｏ （２３） （２４） 示意图如图 ４ 所示。 随着频率的增加， ＰＳＲＲ 将越 来越差， 当 频 率 增 加 到 ＬＤＯ 的 带 宽 处 时， 即 Ｐ １ ＝ 综上所述，提高 ＰＳＲＲ 有以下 ３ 种方法：①当 ｆ≤ｆ ｅ 点时出现 Ｚ ２ 、Ｚ ３ 零点，ＰＳＲＲ 有所改善。 容。 除此之外，可采用前馈纹波消除技术 ［１５］ ，通过 ＧＢＷ，此时的 ＰＳＲＲ 最差，约为 １ －Ａ ｓ ；当频率大于 Ｐ １ 时，增加误差放大器的低频直流增益；②当 ｆ ｅ ＜ｆ＜ｆ ＧＢＷ 时，通过增加环路带宽；③当 ｆ≥ｆ ＧＢＷ 时，加大片外电 添加前馈放大器 １ ／ Ａ ｓ 来抵消电源纹波，即 １ö ｓ ö æ － æ ç１ ÷ Ａ ｓ ÷ ｇ ｍｐ ｒ ｄｓ ç １ ＋ Ａｓ ø Ｗｅ ø è è ＝ ＰＳＲＲ ＝ ｓ ö æ ÷ Ａ ｄｃ Ｆ ç １ ＋ ＧＢＷ ø è ０ 图４ Ｆｉｇ．４ ＬＤＯ 在宽频率范围内的 ＰＳＲＲ 示意图 ＰＳＲＲ ｄｉａｇｒａｍ ｏｆ ＬＤＯ ｉｎ ａ ｗｉｄｅ ｆｒｅｑｕｅｎｃｙ ｒａｎｇｅ （２５） æ ＋ ｓ ö ÷ Ａ ｄｃ Ｆ ç １ ＧＢＷ ø è 由（２５） 式可知，在宽频率范围能实现电源纹波 的抵消。 由于前馈放大器需要足够大的带宽，需要 很大的静态电流，不能满足低功耗设计的要求，因 第６期 王甲柱，等：高 ＰＳＲＲ 超低噪声的 ＬＤＯ 设计 此，本文通过电流缓冲加动态零极点追踪补偿扩展 环路单位增益带宽，实现高频下 ＰＳＲＲ 的提高。 而 · １０８３· Ｖ ｓｔ ，Ｖ ｓｒ 分别为采样负载电流信号，通过采样负载电 流来实现功耗的降低，因此，环路的静态电流仅为 ＬＰＦ 在 滤 除 噪 声 的 同 时， 还 可 以 提 高 低 频 下 的 ５ μＡ，整个 ＬＤＯ 的静态电流约为 １５ μＡ。 补偿网络 （０．１ Ｈｚ 左右） 来实现低频下 ＰＳＲＲ 的提高。 补偿通路；Ｒ Ｃ１ ，Ｍ Ｃ３ ，Ｃ Ｃ１ ，Ｃ Ｃ３ 构成追踪 ＬＤＯ 输出极点 ＰＳＲＲ，所 以 本 文 通 过 低 通 滤 波 器 低 的 截 止 频 率 ２ 中，Ｒ Ｃ１ ，Ｍ Ｃ２ ，Ｃ Ｃ１ ，Ｃ Ｃ３ 构成追踪 ＬＤＯ 输出极点的重载 电路设计 的轻载补偿通路。 ２ 条路径分别通过米勒调零电阻 本文主环路电路图为单位负反馈结构，如图 ５ 的输出极点，构成动态零点极追踪补偿。 Ｍ Ｃ１ ，Ｃ Ｃ２ 构 所示。 该电 路 通 过 降 低 误 差 放 大 器 的 噪 声， 实 现 ＬＤＯ 的超低噪声；补偿网络的输入和输出分别被接 在误差放大器的折叠点和第 ２ 级的输出上；复用误 差放大器， 降低功耗， 构成 电 流 缓 冲 式 补 偿。 图 ５ 中，Ｍ Ｉ 为 采 样 管； ＥＳＲ 为 负 载 电 容 寄 生 电 阻； Ｖ ｃｎ ， Ｆｉｇ．５ 图５ 成的零点用于工艺角下的补偿，而 Ｍ ｆ１ ，Ｍ ｆ２ 构成并联 前馈跨导通路，通过控制该支路电流的大小，来控制 Ｍ ｐ１ 管的跨导，改善由功率管栅漏交叠电容形成的右 半平面零点位置。 ＬＤＯ 整体电路图 Ｓｃｈｅｍａｔｉｃ ｏｆ ｔｈｅ ｏｖｅｒａｌｌ ＬＤＯ 主环路小信号等效图如图 ６ 所示。 图 ６ 中，Ｖ ｉｎ 和 Ｉ ｉｎ 分别为共源级和共栅级的输入；ｒ ｅ８ 和 ｒ ｅｑ 为误差 放大器共栅级等效阻抗；Ｒ ２ 为第 ２ 级放大等效阻 抗；Ｒ ｍ 和 Ｃ ｍ 分别为补偿网络等效电阻与电容；ｇ ｍ３ 为功率管级跨导；Ｃ ｃ 为功率管栅漏交叠电容；Ｃ ２ 为 功率管栅端寄生电容； Ｃ Ｌ 为负 载 电 容； Ｒ Ｌ 负 载 电 阻。 图 ６ 中的虚线部分为误差放大器的等效图，等 效为共源级和共栅级。 Ｒ Ｃ１ 产生动态的左半平面零点，并使其追踪补偿 ＬＤＯ 由于 ｒ ｅ８ 和 Ｍ ｅ９ ，ｒ ｅｑ 及 Ｍ ｓ１ 和 Ｒ ２ 构成电流缓冲补 偿，从 Ｍ ｅ９ 的源端和漏端看进去的阻抗为 ｒ ｅ８ ，因此， 误差放大器的输出阻抗为 ｒ ｅ８ ，到地的总电容约为 ｇ ｍｓ１ ｒ ｍｓ１ Ｃ ｍ 。 则误差放大器输出极点为 Ｐ１ ＝ １ （ ｇ ｍｓ１ ｒ ｍｓ１ Ｃ ｍ ＋ Ｃ １ ） ｒ ｅ８ （２６） （２６） 式 中： Ｃ １ 为 误 差 放 大 器 输 出 端 到 地 的 电 容； ｇ ｍｓ１ ，ｒ ｍｓ１ 分别为 Ｍ ｓ１ 的跨导与内阻。 电流并联负反馈小信号等效图如图 ７ 所示。 将 ｒ ｅ８ 和 Ｍ ｅ９ ，ｒ ｅｑ 构成的共栅极等效，增益约为 ｇ ｍ ｅ９ ｒ ｅ８ 。 · １０８４· 第 ３４ 卷 重 庆 邮 电 大 学 学 报（ 自然科学版） ＥＳＲ 电阻形成的零点表示为 高频下电容 Ｃ ｍ 短路，忽略 Ｒ ｍ 的阻值，由于负反馈 效应，从 Ｍ ｓ１ 漏端看进去的输出阻抗为第 ２ 级跨导 Ｚ３ ＝ 倒数的 １ ／ （ ｇ ｍｅ９ ｒ ｅ８ ） 倍。 １ Ｒ ＥＳＲ Ｃ Ｌ （３２） 综上所述，设置误差放大器的输出极点为主极 点，用 Ｚ １ 零点追踪补偿 ＬＤＯ 的输出极点 Ｐ ３ ，让功率 管栅端的极点 Ｐ ２ 远大于带宽（ 带宽 １０ 倍频外） ，同 时调整 ｇ ｍｆ 的大小，让右半平面 Ｚ ２ 零点远远大于带 宽。 由此主环路近似于一个单极点系统，在 ＥＳＲ 电 阻形成的 Ｚ ３ 零点的影响下，实现稳定性的同时也扩 展了单位增益带宽，提高了高频下的 ＰＳＲＲ。 Ｆｉｇ．６ 图６ ３ 主环路小信号等效图 Ｓｍａｌｌ ｓｉｇｎａｌ ｅｑｕｉｖａｌｅｎｔ ｓｃｈｅｍａｔｉｃ ｏｆ ｍａｉｎ ｌｏｏｐ 仿真验证 本文设计电路的输入电压为 ２．２ ～ ５．５ Ｖ，输出 电流为 ０ ～ ２５０ ｍＡ。 下 面 的 仿 真 是 在 输 入 电 压 为 ３．８ Ｖ，输出电压为 ２． ８Ｖ ，温度为 ２５°，输入电容为 １ μＦ，输出电容 １ μＦ 的条件下进行的。 仿真结果如图 ８—图 １５ 所示。 Ｆｉｇ．７ 图７ 电流并联负反馈小信号等效图 Ｃｕｒｒｅｎｔ ｐａｒａｌｌｅｌ ｎｅｇａｔｉｖｅ ｆｅｅｄｂａｃｋ ｏｆ ｓｍａｌｌ ｓｉｇｎａｌ ｅｑｕｉｖａｌｅｎｔ ｓｃｈｅｍａｔｉｃ 则功率管栅极极点为 Ｐ２ ＝ ｇ ｍｅ９ ｒ ｍｓ１ ｒ ｅ８ Ｃ２ （２７） 式中，ｇ ｍｅ９ 为 Ｍ ｅ９ 的跨导。 （２７） 将第 ２ 级输出置零得到补偿网络形成的零点， 表示为 １ Ｚ１ ＝ （２８） １ æ － Ｒ ｍ ö÷ Ｃ ２ ç ｇ ｇ ｒ è ｍｅ９ ｍｓ１ ｅ８ ø 通过前馈跨导 ｇ ｍｆ 抵消流经 Ｃ Ｃ 的前馈通路电 图８ 相位曲线（ 轻载 ２５０ ｍＡ） 图９ 增益曲线（ 轻载 ２５０ ｍＡ） Ｆｉｇ．８ Ｐｈａｓｅ ｃｕｒｖｅ （ ｌｉｇｈｔ ｌｏａｄ ２５０ ｍＡ） 流，改变由功率管栅漏交叠电容形成的右半平面零 点位置。 则有 ｇ ｍｆ ＋ ｇ ｍｓ１ ｇ ｍ３ ｓ（ Ｃ Ｃ ＋ Ｃ ２ ） － ｇ ｍｓ１ ＝ ０ 得前馈跨导级形成的零点，表示为 ｇ ｍ３ Ｚ２ ＝ æ ｇ ｍｆ ö － １ ÷ （ ＣＣ ＋ Ｃ２ ） ç è ｇ ｍｓ１ ø ＬＤＯ 输出极点为 １ Ｐ３ ＝ ＲＬ ＣＬ （２９） （３０） （３１） Ｆｉｇ．９ Ｇａｉｎ ｃｕｒｖｅ （ ｌｉｇｈｔ ｌｏａｄ ２５０ ｍＡ） 从图 ８—图 ９ 可 以 看 出， 轻 载 时， 增 益 约 为 第６期 王甲柱，等：高 ＰＳＲＲ 超低噪声的 ＬＤＯ 设计 ７２ ｄＢ，相位裕度约为 ５２°，带宽约为 ２５０ ｋＨｚ。 图 １０ Ｆｉｇ１０ · １０８５· 从 图 １２ 可 以 看 出， １００ Ｈｚ 下 ＰＳＲＲ 约 为 － ９７ ｄＢ， １ ｋＨｚ 下 ＰＳＲＲ 约为 － ９６ ｄＢ，１０ ｋＨｚ 下约为 － ８５ ｄＢ，１００ ｋＨｚ 下约为 － ６６ ｄＢ。 相位曲线（ 重载 ２５０ ｍＡ） Ｐｈａｓｅ ｃｕｒｖｅ （ ｈｅａｖｙ ｌｏａｄ ２５０ ｍＡ） 图 １３ Ｆｉｇ．１３ ＰＳＲＲ 工艺角曲线图（ 带载 ２０ ｍＡ） ＰＳＲＲ ｐｒｏｃｅｓｓ ｃｏｒｎｅｒ ｃｕｒｖｅ （ ｗｉｔｈ ｌｏａｄ ２０ ｍＡ） 从图 １３ 可以看出，１００ Ｈｚ 和 １ ｋＨｚ 下 ＰＳＲＲ 大 于 － ９０ ｄＢ，１０ ｋＨｚ 下 ＰＳＲＲ 大于 － ８５ ｄＢ，１００ ｋＨｚ 下 ＰＳＲＲ 大于 － ６０ ｄＢ。 图 １１ Ｆｉｇ．１１ 增益曲线（ 重载 ２５０ ｍＡ） Ｇａｉｎ ｃｕｒｖｅ （ ｈｅａｖｙ ｌｏａｄ ２５０ ｍＡ） 从图 １０—图 １１ 可 以 看 出， 重 载 时， 增 益 约 为 ７０ ｄＢ，相位裕度约为 ５５°，带宽约为 ２ ＭＨｚ。 由仿真结果可知，不管是轻载还是重载，系统都 有良好的稳定性。 图 １２ Ｆｉｇ．１２ ＰＳＲＲ 曲线图（ 带载 ２０ ｍＡ） ＰＳＲＲ ｃｕｒｖｅ （ ｗｉｔｈ ｌｏａｄ ２０ ｍＡ） Ｆｉｇ．１４ Ｆｉｇ．１５ 图 １４ 噪声分布图（ 轻载 １ ｍＡ） Ｎｏｉｓｅ ｄｉｓｔｒｉｂｕｔｉｏｎ ｇｒａｐｈ （１ ｍＡ ａｔ ｌｉｇｈｔ ｌｏａｄ） 图 １５ 噪声分布图（ 重载 ２５０ ｍＡ） Ｎｏｉｓｅ ｄｉｓｔｒｉｂｕｔｉｏｎ ｇｒａｐｈ （２５０ ｍＡ ａｔ ｈｅａｖｙ ｌｏａｄ） · １０８６· 重 庆 邮 电 大 学 学 报（ 自然科学版） 从图 １４—图 １５ 可以看出， 在 １０ Ｈｚ ～ １００ ｋＨｚ 频段积分后，轻载时噪声积分为 ９．８ μＶｒｍｓ，重载时 噪声积分为 ７．５ μＶｒｍｓ。 本文芯片基于 ０．３５ μｍ ＣＭＯＳ 工艺设计，版图 面积为 ６２０ μｍ × ５２０ μｍ，如图 １６ 所示。 第 ３４ 卷 的降低，并且分析、推导了 ＰＳＲＲ 传输路径。 通过采 用电流缓冲加动态零极点追踪补偿技术实现稳定性 的同时也扩展了带宽，提高了高频下的 ＰＳＲＲ。 仿 真结果表明，在重载（２５０ ｍＡ） 条件下的输出噪声最 低为 ７．５ μＶｒｍｓ，１０ ｋＨｚ 下的 ＰＳＲＲ 为 － ８５ ｄＢ，１００ ｋＨｚ 下的 ＰＳＲＲ 可达 － ６０ ｄＢ，能够满足便携式医疗 设备的应用需求。 参考文献： ［１］ 吴琦，胡注娇，向旭，等．一种用于无线能量传输设备的 高电源抑制比 ＬＤＯ 设计［ Ｊ］ ．复旦学报（ 自然科学版） ， ２０１９， ５８（６） ： ７１９⁃７２６． ＷＵ Ｑ， ＨＵ Ｚ Ｊ， ＸＩＡＮＧ Ｘ， ｅｔ ａｌ． Ａ ｈｉｇｈ ｐｏｗｅｒ ｒｅｊｅｃｔｉｏｎ ｒａｔｉｏ ＬＤＯ ｄｅｓｉｇｎ ｆｏｒ ｗｉｒｅｌｅｓｓ ｅｎｅｒｇｙ ｔｒａｎｓｍｉｓｓｉｏｎ ｅｑｕｉｐ⁃ ｍｅｎｔ［ Ｊ］ ． Ｊｏｕｒｎａｌ ｏｆ Ｆｕｄａｎ Ｕｎｉｖｅｒｓｉｔｙ （ Ｎａｔｕｒａｌ Ｓｃｉｅｎｃｅ ［２］ Ｅｄｉｔｉｏｎ） ， ２０１９， ５８（６） ： ７１９⁃７２６． 张 章， 韦 玲 玲， 闫 林， 等． 用 于 植 入 式 医 疗 设 备 的 高 ＰＳＲＲ 无片外电容 ＬＤＯ［ Ｊ］ ． 微电子学， ２０２０， ５０（ １） ： ５５⁃５９． ＺＨＡＮＧ Ｚ， ＷＥＩ Ｌ Ｌ， ＹＡＮ Ｌ， ｅｔ ａｌ． Ｈｉｇｈ ＰＳＲＲ ＬＤＯ ｗｉｔｈｏｕｔ ｏｆｆ⁃ｃｈｉｐ ｃａｐａｃｉｔａｎｃｅ ｆｏｒ ｉｍｐｌａｎｔａｂｌｅ ｍｅｄｉｃａｌ ｄｅ⁃ 图 １６ Ｆｉｇ．１６ ［３］ 整体版图 Ｌａｙｏｕｔ ｏｆ ｔｈｅ ＬＤＯ 表 １ 为本文与其他文献的 ＬＤＯ 性能对比，从表 １ 可以看出，在 ２．８ Ｖ 的输出电压下，本文方法在 １０ ｋＨｚ 的 ＰＳＲＲ 可达 － ８５ ｄＢ，输出噪声积分可达 ７． ５ Ｔａｂ．１ ［４］ ０．１８ ０．２５ ０．６ ０．３５ 最大负载电流 ／ ｍＡ ５０ — １００ ２５０ －６８ －５８ －７２ －８５ ＰＳＲＲ ／ （ ｄＢ＠ １０ ｋＨｚ） ＰＳＲＲ ／ （ ｄＢ＠ １００ ｋＨｚ） 噪声 ／ （ μＶｒｍｓ＠ （１０ Ｈｚ ～ １００ ｋＨｚ） ） 结 １．６ １ １．６ ２．８ －６６ — — －６６ — １４．８ １４ ７．５ 用预稳压调制级加低通滤波器结构，实现 ＬＤＯ 噪声 ｕｌｔｒａｌｏｗ⁃ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ ｕｓｉｎｇ ａ ｌｏｏｐ⁃ｇａｉｎ ｓｔａｂｉｌｉｚｉｎｇ Ｌａｒｇｅ Ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ （ ＶＬＳＩ） Ｓｙｓｔｅｍｓ， ２０１７， ２５（１１） ： ［５］ ３００６⁃３０１８． ＷＯＮＳＥＯＫ Ｏ， ＢＡＫＫＡＬＯＧＬＵ Ｂ， ＡＲＡＶＩＮＤ Ｂ， ｅｔ ａｌ． Ａ ｌｏｗ １ ／ ｆ ｎｏｉｓｅ ＣＭＯＳ ｌｏｗ⁃ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ ｗｉｔｈ ｃｕｒｒｅｎｔ⁃ ｍｏｄｅ ｆｅｅｄｂａｃｋ ｂｕｆｆｅｒ ａｍｐｌｉｆｉｅｒ ［ Ｊ］ ． ＩＥＥＥ Ｃｕｓｔｏｍ Ｉｎｔｅ⁃ ［６］ ｇｒａｔｉｏｎ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ， ２０１５， ５４（１０） ： ２１３⁃２１６． ＨＯＯＮ Ｓ Ｋ， ＣＨＥＮ Ｓ， ＭＡＬＯＢＥＲＴＩ Ｆ， ｅｔ ａｌ． Ａ ｌｏｗ ｎｏｉｓｅ， ｈｉｇｈ ｐｏｗｅｒ ｓｕｐｐｌｙ ｒｅｊｅｃｔｉｏｎ ｌｏｗ ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ ｆｏｒ ｗｉｒｅｌｅｓｓ ｓｙｓｔｅｍ⁃ｏｎ⁃ｃｈｉｐ ａｐｐｌｉｃａｔｉｏｎｓ［ Ｊ］ ． Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｃｕｓｔｏｍ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ， ２００５（２２） ： ［７］ ７５９⁃７６２ ＷＡＮＧ Ｊ Ｐ， ＪＩＡＮＧ Ｊ Ｇ， ＺＨＯＵ Ｘ Ｆ， ｅｔ ａｌ． Ｌｅｓｓ ｏｃｃｕ⁃ ｐｉｅｄ ａｎｄ ｕｌｔｒａ⁃ｌｏｗ ｎｏｉｓｅ ＬＤＯ ｄｅｓｉｇｎ［ Ｊ］ ． Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔ⁃ ｅｄ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ， ２０１４， ８１ （ ２） ： ４５３⁃ 论 本文设计了一种高 ＰＳＲＲ 超低噪声的 ＬＤＯ。 采 ＬＩＭ Ｙ， ＬＥＥ Ｊ， ＬＥＥ Ｙ， ｅｔ ａｌ． Ａｎ ｅｘｔｅｒｎａｌ ｃａｐａｃｉｔｏｒｌｅｓｓ ｒａｎｇｅ ｏｆ ｌｏａｄ ｃｕｒｒｅｎｔ ［ Ｊ ］ ． ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｖｅｒｙ 本文 工艺 ／ μｍ 输出电压 ／ Ｖ ４ 文献［６］ 文献［４］ 文献［５］ ｏｆ Ｐｏｓｔｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ， ２０１７， ２４（６） ： ７４⁃８２ ｔｅｃｈｎｉｑｕｅ ｆｏｒ ｈｉｇｈ ｐｏｗｅｒ⁃ｓｕｐｐｌｙ ｒｅｊｅｃｔｉｏｎ ｏｖｅｒ ａ ｗｉｄｅ 与其他文献的性能对比 Ｐｅｒｆｏｒｍａｎｃｅ ｃｏｍｐａｒｉｓｏｎ ｗｉｔｈ ｏｔｈｅｒ ｌｉｔｅｒａｔｕｒｅｓ 参数 ｈｉｇｈ⁃ｏｒｄｅｒ ｔｅｍｐｅｒａｔｕｒｅ⁃ｃｏｍｐｅｎｓａｔｅｄ ｓｕｂｔｈｒｅｓｈｏｌｄ ＭＯＳ ｂａｎｄｇａｐ ｒｅｆｅｒｅｎｃｅ［ Ｊ］ ． Ｔｈｅ Ｊｏｕｒｎａｌ ｏｆ Ｃｈｉｎａ Ｕｎｉｖｅｒｓｉｔｉｅｓ μＶｒｍｓ，且负载电流更大，均优于所列文献。 表１ ｖｉｃｅｓ［ Ｊ］ ． Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ， ２０２０， ５０（１） ： ５５⁃５９． ＺＨＯＵ Ｑ Ｎ， ＺＨＵ Ｌ， ＬＩ Ｈ Ｊ， ｅｔ ａｌ． Ｎｏｖｅｌ ｈｉｇｈ ＰＳＲＲ ［８］ ４５９ ＰＡＲＫ Ｃ， ＯＮＡＢＡＪＯ Ｍ， ＳＩＬＶＡ⁃ＭＡＲＴＩＮＥＺ Ｊ， ｅｔ ａｌ． Ｅｘｔｅｒｎａｌ ｃａｐａｃｉｔｏｒ⁃ｌｅｓｓ ｌｏｗ ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ ｗｉｔｈ ２５ ｄＢ 第６期 王甲柱，等：高 ＰＳＲＲ 超低噪声的 ＬＤＯ 设计 ｓｕｐｅｒｉｏｒ ｐｏｗｅｒ ｓｕｐｐｌｙ ｒｅｊｅｃｔｉｏｎ ｉｎ ｔｈｅ ０．４ ～ ４ ＭＨｚ ｒａｎｇｅ ａ ｗｉｄｅ ｒａｎｇｅ ｏｆ ｏｎ⁃ｃｈｉｐ ｃａｐａｃｉｔｉｖｅ ｌｏａｄｓ［ Ｊ］ ． ＩＥＥＥ Ｔｒａｎｓ⁃ ［ Ｊ］ ． ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ⁃Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， ２０１４， ４９（２） ： ［９］ ４８６⁃５０１． ＧＵＯ Ｔ， ＭＯＯＮ Ｊ， ＲＯＨ Ｊ． Ａ ｐｏｗｅｒ ｓｕｐｐｌｙ ｒｅｊｅｃｔｉｏｎ ｃｏｍｐｅｎｓａｔｅｄ ｅｘｔｅｒｎａｌ ｃａｐａｃｉｔｏｒ⁃ｌｅｓｓ ｌｏｗ ｄｒｏｐ⁃ｏｕｔ ｒｅｇｕｌａｔｏｒ ［ Ｃ ］ ／ ／ ２０１９ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳＯＣ Ｄｅｓｉｇｎ ａｃｔｉｏｎｓ ｏｎ Ｖｅｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ Ｓｙｓｔｅｍｓ， ２０１６， ２４（９） ： ２９７０⁃２９８２． ［１５］ ＹＡＮＧ Ｃ， ＹＥ Ｋ， ＴＡＮ Ｍ， ｅｔ ａｌ． Ａ ０． ５⁃Ｖ ｃａｐｌｅｓｓ ＬＤＯ ｗｉｔｈ ３０ － ｄＢ ＰＳＲＲ ａｔ １０ － ｋＨｚ ｕｓｉｎｇ ａ ｌｉｇｈｔｗｅｉｇｈｔ ｌｏｃａｌ Ｃｏｎｆｅｒｅｎｃｅ （ ＩＳＯＣＣ） ． Ｊｅｊｕ， Ｓｏｕｔｈ Ｋｏｒｅａ： ＩＥＥＥ， ２０１９： ５４⁃５５． · １０８７· ｇｅｎｅｒａｔｅｄ ｓｕｐｐｌｙ［ Ｊ］ ． ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔｓ ＆ Ｓｙｓｔｅｍｓ ＩＩ Ｅｘｐｒｅｓｓ Ｂｒｉｅｆｓ， ２０２０， ６７（１０） ： １７８５⁃１７８９． ［１０］ ＫＡＭＥＬ Ｍ Ｈ， ＭＯＨＩＥＬＤＩＮ Ａ Ｎ， ＨＡＳＡＮＥＥＮ Ｅ Ｓ， ｅｔ ［１６］ ＷＡＮＧ Ｌ， ＭＡＯ Ｗ， ＷＵ Ｃ， ｅｔ ａｌ． Ａ ｆａｓｔ ｔｒａｎｓｉｅｎｔ ＬＤＯ ｕｌａｔｏｒ ｗｉｔｈ ｆａｓｔ ｔｒａｎｓｉｅｎｔ ｒｅｓｐｏｎｓｅ ｆｏｒ ＳｏＣ ａｐｐｌｉｃａｔｉｏｎｓ ＩＥＥＥ Ａｓｉａ Ｐａｃｉｆｉｃ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ ａｌ． Ａ ｈｙｂｒｉｄ ＮＭＯＳ ／ ＰＭＯＳ ｃａｐａｃｉｔｏｒ⁃ｌｅｓｓ ｌｏｗ⁃ｄｒｏｐｏｕｔ ｒｅｇ⁃ ｂａｓｅｄ ｏｎ ｄｕａｌ ｌｏｏｐ ＦＶＦ ｗｉｔｈ ｈｉｇｈ ＰＳＲＲ ［ Ｃ ］ ／ ／ ２０１６ ［ Ｊ］ ． ＡＥＵＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｃｏｍ⁃ ｍｕｎｉｃａｔｉｏｎｓ， ２０１８（９６） ： ２０７⁃２１８． ［１１］ ＭＡＧＯＤ Ｒ， ＳＵＤＡ Ｎ， ＩＶＡＮＯＶ Ｖ， ｅｔ ａｌ． Ａ ｌｏｗ⁃ｎｏｉｓｅ （ ＡＰＣＣＡＳ） ． Ｊｅｊｕ，Ｓｏｕｔｈ Ｋｏｒｅａ： ＩＥＥＥ， ２０１６： ９９⁃１０２． 作者简介： ｏｕｔｐｕｔ ｃａｐａｃｉｔｏｒｌｅｓｓ ｌｏｗ⁃ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ ｗｉｔｈ ａ ｓｗｉｔｃｈｅｄ ＲＣ ｂａｎｄｇａｐ ｒｅｆｅｒｅｎｃｅ［ Ｊ］ ． ＩＥＥＥ Ｔｒａｎｓ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎ， ２０１７， ３２（４） ： ２８５６⁃２８６４． ［１２］ ＷＡＮＧ Ｌ， ＭＡＯ Ｗ， ＷＵ Ｃ， ｅｔ ａｌ． Ａ ｆａｓｔ ｔｒａｎｓｉｅｎｔ ＬＤＯ 王甲柱（ １９９４ ） ， 男， 陕西宝鸡人， 硕士研 究生，主要研究方向为模拟集成电路设计。 Ｅ⁃ｍａｉｌ： ５６３０６０９３７＠ ｑｑ．ｃｏｍ。 ｂａｓｅｄ ｏｎ ｄｕａｌ ｌｏｏｐ ＦＶＦ ｗｉｔｈ ｈｉｇｈ ＰＳＲＲ ［ Ｃ ］ ／ ／ ２０１６ ＩＥＥＥ Ａｓｉａ Ｐａｃｉｆｉｃ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ （ ＡＰＣＣＡＳ） ． Ｊｅｊｕ， Ｓｏｕｔｈ Ｋｏｒｅａ： ＩＥＥＥ， ２０１６： ９９⁃１０２． ［１３］ 何欢，卢起斌．以频谱角度研究 ＬＤＯ 高频段 ＰＳＲＲ 对射 频信号的影响 ［ Ｊ］ ． 重 庆 理 工 大 学 学 报 （ 自 然 科 学） ， ２０１６， ３０（８） ： １０５⁃１１１． ＨＥ Ｈ， ＬＵ Ｑ Ｂ． Ｒｅｓｅａｒｃｈ ｏｎ ｉｎｆｌｕｅｎｃｅ ｏｆ ＬＤＯ’ ｓ ｈｉｇｈ 唐 威（１９７４ ） ，男，陕西西安人，教授，博 士， 主 要 研 究 方 向 为 集 成 电 路 设 计。 Ｅ⁃ ｍａｉｌ： ｔａｎｇｗｅｉ＠ ｘｕｐｔ． ｅｄｕ． ｃｎ。 ｆｒｅｑｕｅｎｃｙ ＰＳＲＲ ｏｎ ＲＦ ｓｉｇｎａｌ ｕｓｉｎｇ ｓｐｅｃｔｒｕｍ ａｎａｌｙｓｉｓ ｍｅｔｈｏｄ［ Ｊ］ ． Ｊｏｕｒｎａｌ ｏｆ Ｃｈｏｎｇｑｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔｅｃｈｎｏｌｏ⁃ ｇｙ（ Ｎａｔｕｒａｌ Ｓｃｉｅｎｃｅ） ， ２０１６， ３０（８） ： １０５⁃１１１． ［１４］ ＺＡＲＡＴＥ⁃ＲＯＬＤＡＮ Ｊ， ＷＡＮＧ Ｍ， ＴＯＲＲＥＳ Ｊ， ｅｔ ａｌ． Ａ ｃａｐａｃｉｔｏｒ⁃ｌｅｓｓ ＬＤＯ ｗｉｔｈ ｈｉｇｈ⁃ｆｒｅｑｕｅｎｃｙ ＰＳＲ ｓｕｉｔａｂｌｅ ｆｏｒ （ 编辑：王敏琦） 撤稿声明 本刊 ２０１９ 年第 ６ 期上登载了《 云计算隐私保护的 Ｙａｏ 式乱码电路 ｋＮＮ 分类算法》 一文（ 页码：８４２ － ８４８， ＤＯＩ：１０．３９７９ ／ ｊ．ｉｓｓｎ．１６７３ － ８２５Ｘ．２０１９．０６．０１４） ，现该文作者因其文章存在图表与数据来源尚需进一步验证、 方法和算法创新性不足等问题，向我刊申请撤销此文，并对由此给本刊和读者造成的不便表示歉意。 鉴于以上情况，本刊特声明：尊重作者意见，撤销前述文章，并同时撤销该文在相关数据库中的电子文 档，请所有读者勿再以任何形式引用此文。 《 重庆邮电大学学报（ 自然科学版） 》 编辑部 ２０２２ 年 １２ 月 １０ 日