1
“Práctica No.2 diseño de fuente de corriente”
Carlo Johel Toscano
Didier Hilarion
Javier Tovar
I. I NTRODUCCI ÓN
la corriente deseada se usa la ecuacion (1) con la cual se halla
la resistencia de referencia:
En el presente documento se pretende diseñar fuentes de
corriente constante para alcanzar 30µA con esto en mente
se usan los datos hallados en practicas anteriores y teoria de
circuitos para el desarrollo de los mismos.
Los siguientes datos son las constantes halladas de forma
experimental para cada transistor:
2
IDS = K(V
qGS − VT )
I
+ VT
VGS = K
VDS = VGS
VSS = VDS + IRq
ref
ALD1106
VT(V)
K(µA/V 2 )
T1
0.51
593.1
T2
0.497
593.5
T3
0.49
552.7
T4
0.49
565-7
Rref =
VDD −VT
I
−
(1)
1
KI
De esta forma se halla un valor de:
ALD1107
VT(V)
K(µA/V 2 )
T1
0.665
218
T2
0.662
218.5
T3
0.665
221.44
T4
0.49
197.45
II. D ISE ÑO DE CIRCUITOS Y S IMULACI ÓN
Rref
4.2 − 0.49
=
−
30 × 10−6
r
1
= 115.6KΩ (2)
552.7 · 30 × 10−12
A. Espejo de corriente NMOS
Al simular el circuito con la resistencia de referencia se
obtienen una corriente en RD de 30.00266µA tal como se
muestra en la figura 2:
Fig. 1. Espejo de corriente NMOS
Fig. 2. Simulación Espejo de corriente NMOS
Se busca el diseño de una fuente de corriente de 30 µA con
el uso de 2 transistores mosfet canal N, tal como se muestra en
la figura 1, se escogen los 2 transistores mas similares que en
este caso son ALD1106(T3) y ALD1106(T4), y para obtener
Ahora, se solicita analizar como se comporta la fuente de
corriente variando la resistencia de carga. Para lo cual, usamos
el barrido de Ltspice con los siguientes valores:
2
B. Espejo de corriente PMOS
Fig. 3. Resistencias de carga NMOS
Se usaron estos valores especificos de resistencia para esta
fuente espejo, ya que son las mismas que se usaron para hacer
el montaje experimental.
Siendo asi, con esta notación clara, obtenemos los siguientes
valores:
Fig. 5. Espejo de corriente PMOS
Se busca el diseño de una fuente de corriente de 30 µA con
el uso de 2 transistores mosfet canal P, tal como se muestra
en la figura 12, se escogen los 2 transistores mas similares
que en este caso son ALD1107(T1) y ALD1107(T3), y dada
la simetria de circuitos canal N y canal P se puede usar la
ecuacion (1) para hallar la resistencia de referencia:
Rref
4.2 − 0.66
=
−
30 × 10−6
r
1
= 105.48KΩ (3)
218 · 30 × 10−12
Al simularlo se obtiene una corriente en RD de 29.0419µA
tal como se muestra en la figura 6
Fig. 4. Vds vs Id con diferentes resistencias
Acá podemos observar que nuestra fuente mantiene los
30µA solicitados, hasta ciertos valores de resistencia, donde el
Vds se cae junto a Id, siendo este punto exactamente alrededor
de los 130K; a partir de ese numero, la fuente ya no cumple
los requerimientos.
Fig. 6. Simulación Espejo de corriente PMOS
Analizando ahora como se comporta la fuente de corriente
variando la resistencia de carga, esta vez usamos los siguientes
valores:
3
C. Cascodo
Fig. 7. Resistencias de carga PMOS
De nuevo, se usaron estos valores especı́ficos de resistencia
ya que son las mismas que se usaron para hacer el montaje
experimental.
En este caso, obtenemos los siguientes valores:
Fig. 9. Cascodo
Se busca el diseño de una fuente de corriente de 30 µA con
el uso de transistores en cascodo, tal como se muestra en la
figura 9, en este caso se puede usar una version mas extendida
de la ecuacion (1) para hallar la resistencia de referencia, pues
ahora se usan 2 transistores en serie en lugar de 1:
2
IDS = Kn (Vq
Gn Sn − VTn )
Rref
Fig. 8. Vds vs Id con diferentes resistencias
Acá podemos observar que nuestra fuente no llega a los
30µA solicitados, nos quedamos en 29 y de nuevo, los
mantiente constantes hasta ciertos valores de resistencia.
Analizando puntualmente este desface de 1µA, puede, y es lo
mas probable, que se deba a errores en la caracterización del
integrado, o en menor posibilidad puede deberse a mal calculo
y aproximación de los valores numéricos en las ecuaciones.
VGn Sn = KIn + VTn
VD1 S2 = VG1 S1 + VG2 S2
VSS = VD1 S2 +q
IRref q
VDD −VT1 −VT2
=
− K11 I − K12 I
I
(4)
De esta forma se halla un valor de:
Rref =
4.2−0.662−0.665
30×10−6
−
q
1
218·30×10−12
−
q
1
218.5·30×10−12
Rref = 83.38KΩ
(5)
Al simularlo se obtiene una corriente en RD de 30.4438µA,
tal como aparece en la figura 10:
4
Fig. 12. Vds vs Id con diferentes resistencias
*NOTA*: Hacer zoom para apreciar claramente el valor
Vds e Id por cada valor de resistencia.
Fig. 10. Simulación Espejo de corriente cascodo
En este caso, si obtenemos alrededor de los 30µA que
se piden, un poco, mas, menos de medio µA, esto si puede
deberse a malas aproximaciones en los cálculos, ya que antes
se comprobó el resultado correcto en la fuente espejo NMOS.
Para este montaje vemos que se mantiene la corriente hasta
alrededor de los 120K.
III. R ESULTADOS EXPERIMENTALES
Para esta fuente cascodo variando la carga, cargamos en
LTSpice los siguientes valores:
Fig. 11. Resistencias de carga Cascodo
Se usaron estos valores especı́ficos iguales a los que se
usaron para hacer el montaje experimental.
En este caso, obtenemos los siguientes valores:
Para el caso de la fuente NMOS obtenemos lo siguiente:
RL
Vd
Id
1000
4.17 3.0000E-05
45300
2.85 2.9801E-05
60400
2.42 2.9470E-05
75300
2
2.9216E-05
90400
1.58 2.8982E-05
105800 1.17 2.8639E-05
120600
0.8
2.8192E-05
130400 0.56 2.7914E-05
145600 0.26 2.7060E-05
160900
0.2
2.4860E-05
176200 0.16 2.2928E-05
192000 0.15 2.1094E-05
210000 0.112 1.9467E-05
*Nota* Vd se tomo respecto a tierra.
Para el caso de la fuente PMOS obtenemos lo siguiente:
RL
Vd
Id
1000
3.40E-02 3.4000E-05
17900
0.61
3.4078E-05
35500
1.17
3.2958E-05
50100
1.62
3.2335E-05
74000
2.31
3.1216E-05
90100
2.74
3.0411E-05
3.12
2.9714E-05
105000
122700
3.52
2.8688E-05
137100
3.76
2.7425E-05
151900
3.88
2.5543E-05
166700
3.94
2.3635E-05
185000
3.97
2.1459E-05
4.02
1.9143E-05
210000
*Nota* Vd se tomo respecto a tierra.
5
Para el
RL
1000
2090
7000
18700
39300
61100
74600
90900
104300
121200
134500
151700
165700
179200
185000
Nota* Vd
caso del cascodo obtenemos
Vd
Id
4.17 3.0000E-05
4.14 2.8708E-05
4.01 2.7143E-05
3.7
2.6738E-05
3.16 2.6463E-05
2.58 2.6514E-05
2.24 2.6273E-05
1.81 2.6293E-05
1.46 2.6270E-05
1.02 2.6238E-05
0.694 2.6067E-05
0.35 2.5379E-05
0.222 2.4007E-05
0.184 2.2411E-05
0.171 2.1778E-05
se tomo respecto a tierra.
lo
siguiente:
IV. A N ÁLISIS DE RESULTADOS
Analizando las tablas de resultados obtenidas podemos
observar lo siguiente:
En el caso del NMOS, para la carga inicialmente propuesta
de 1K arroja un resultado preciso, pero mientras aumenta RL
vemos que la fuente empieza a bajar la corriente y Vds, ahora,
comparando con su versión simulada, vemos que no concuerda
el punto donde la corriente se mantiene, ya que esta empieza
a decaer mas de 1µA antes de los 45K, esto puede deberse a
que el modelo spice tiene otros parámetros caracterı́sticos del
transistor diferentes al modelo real, ya que solo se caracterizo
Vt y Kn(W/l).
En el caso del PMOS se ve que pudo haber quedado mal
caracterizado o mal medido ya que para la carga de 1K la
corriente varia hasta 4 microamperios, y de nuevo se ve que la
corriente decae muy rapido al aumentar la resistencia, notando
que parece estar diseñado para una carga de 90k.
Por ultimo, en el caso del cascada, al estar basado en el NMOS
vemos que concuerda para el 1K y comienza a decaer mucho
mas rapido que los otros 2 modelos.
De esto podemos concluir que hay otros aspectos a tener en
cuenta a la hora de realizar la caracterización de un transistor
´para su uso simulado, ya que aunque en general para el
valor principal, 1K, se cumplen los parámetros, no se mantiene
constante para una variación de mediana magnitud en la carga,
lo cual puede conllevar a fallos si se esta diseñando a base de
simulaciones.
R EFERENCES
[1] D. Hart, Power electronics, Valparaiso University, McGraw Hill, 2010.