Trường Đại học Cần Thơ
Trường Bách Khoa
KHOA ĐIỆN TỬ VIỄN THÔNG
BÁO CÁO ĐỒ ÁN
MÔN THỰC TẬP MẠCH SỐ
Đề tài:Thiết kế mạch đếm đồng bộ hoạt động theo chu trình
sau: 0→3→1→7→9→15→4→0 và hiện thị kết quả ra Led
đơn.Trình bày hoạt động của mạch và giản đồ sóng.
Giảng viên hướng dẫn
Sinh viên thực hiện
Nguyễn Minh Luân
Trần Chí Nguyện
MỤC LỤC
I. MỤC TIÊU. ................................................................................................................................... 3
II. THIẾT KẾ MẠCH. .................................................................................................................... 4
1. XÁC ĐỊNH SỐ FLIP FLOP SỬ DỤNG. ..................................................................... 5
2. LẬP BẢNG CHUYỂN ĐỔI TRẠNG THÁI. ................................................................ 5
3. RÚT GỌN JK BẰNG BẢNG KARNAUGH THÔNG QUA HÀM CHUYỂN H. ....... 6
4. SƠ ĐỒ KHỐI................................................................................................................. 8
5. TIẾN HÀNH THIẾT KẾ MẠCH. ................................................................................ 8
5.1 Khối xung CK ......................................................................................................... 8
5.2 Khối xử lí................................................................................................................. 9
5.3 Khối hiển thị ......................................................................................................... 10
III. HOẠT ĐỘNG CỦA MẠCH VÀ GIẢN ĐỒ DẠNG SÓNG. .................................................. 11
IV. DANH SÁCH LINH KIỆN. ..................................................................................................... 12
V. KẾT QUẢ VÀ ĐÁNH GIA. ........................................................................................................ 12
I.MỤC TIÊU
Thiết kế mạch đếm đồng bộ hoạt động theo chu trình sau :
0→3→1→7→9→15→4→0 và hiển thị ra Led đơn và trình bày giản đồ
sóng.
II.THIẾT KẾ MẠCH
1. XÁC ĐỊNH SỐ FLIP FLOP JK SỬ DỤNG
Ta có: 2n-1 <12 ≤ 2n => n = 4 => Sử dụng 4 Flip Flop
Giả sử trạng thái của hệ đếm lần lượt là  MSB
Dãy đếm: 0000 0011 0001 0111 1001 1111 0100
0
4
3
15
1
9
7
2.LẬP BẢNG TRẠNG THÁI
Đặt ngõ ra lần lượt là : QA , QB , QC , QD.
Trạng thái tiếp theo là: QA+, QB+, QC+, QD+.
Các ngõ vào là: HA, HB ,HC, HD.
QA
0
0
0
0
0
1
1
0
1
3
4
7
9
15
QB
0
0
0
1
1
0
1
QC
0
0
1
0
1
0
1
QD
0
1
1
0
1
1
1
QA+
0
0
0
0
1
1
0
QB+
0
1
0
0
0
1
1
QC+
1
1
0
0
0
1
0
QD+
1
1
1
0
1
1
0
HA
0
0
0
0
1
0
1
HB
0
1
0
1
1
1
0
3.BẢNG KARNAUGH

HA
QCQD
00
01
11
10
00
0
0
0
X
HA = QAQC+ QA’QBQC
01
0
X
1
X
JA = QB.QC
1
X
KA = QC
X
X
11
X
X
10
X
0
HC
1
1
1
0
1
1
1
HD
1
0
0
0
0
0
1
 HB
QCQD
00
01
11
10
00
0
1
0
X
01
1
X
1
X
11
X
X
0
X
10
X
1
X
X
HB = QB’QC’QD + QA’QD
JB = QC’QD
KB = QA’

HC
QCQD
QAQB
00
01
00
1
1
01
0
X
11
X
10
X
X
1
HC = QC’(QB+QD’) + QCQD
JC = QB+QD’
KC =QD
11
1
10
X
1
X
1
X
X
X

HD
QCQD
00
01
11
10
00
1
0
0
X
01
0
X
0
X
11
X
X
10
X
0
QAQB
HD = QB’QD’ + QDQAQC
JD = QB’
KD = QAQC
1
X
X
X
4.SƠ ĐỒ KHỐI
Khối xung CK
Khối xử lí
Khối hiển thị
5. TIẾN HÀNH THIẾT KẾ MẠCH
5.1/Khối xung CK : Dùng mạch chốt RS có ngõ vào tác động mức thấp
dùng cổng NAND để thiết kế mạch tạo xung CK tác động mức thấp.
5.2/Khối xử lí: Mạch đếm đồng bộ modulo-N, dùng FlipFlop JK Có ngã
vào Clear
5.3/Khối hiển thị: Hiện thị QAQBQCQD ra Led đơn theo mã nhị phân
III. HOẠT ĐỘNG CỦA MẠCH VÀ GIẢN ĐỒ DẠNG
SÓNG
-Mạch bắt đầu từ số 0 (nhị phân 0000) khi có xung CLK tác động vào Flip
Flop J-K thì mạch sẽ đếm lên vài số bất kì (các cổng chưa xác lập) sau đó sẽ
đếm theo chu trình mà ta đã đặt trước theo các cổng logic.
- Tác động nút clear để các ngõ ra về trạng thái 0.
CLK
QA
0
0
0
0
1
1
0
QB
0
0
0
1
0
1
1
QC
0
1
0
1
0
1
0
QD
0
1
1
1
1
1
0
Số đếm
0
3
1
7
9
15
4
IV. DANH SÁCH LINH KIỆN
Các linh kiện được sử dụng để thiết kế mạch:
- IC: 74LS00, 74LS08, 74HC32, 74LS112.
- Led đơn
- Nút nhấn 2 chân, công tắt hành trình.
- Điện trở 330;4,7k
- Dây bus.
V.
KẾT QUẢ VÀ ĐÁNH GIÁ
Mạch chạy tốt đúng như yêu cầu đề cho.