TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
ĐỒ ÁN II
Thiết kế Gate Drive cho SiC MOSFET ứng
dụng trong mạch nghịch lưu độc lập một
pha
PHẠM VIẾT QUÂN
quan.pv181708@sis.hust.edu.vn
Ngành Kỹ thuật điều khiển & Tự động hóa
Chuyên ngành Tự động hóa công nghiệp
Giảng viên hướng dẫn:
TS. Nguyễn Duy Đỉnh
Bộ môn:
Viện:
Tự động hóa công nghiệp
Điện
HÀ NỘI, 12/2021
1
LỜI NÓI ĐẦU
Được sự hướng dẫn của thầy giáo - TS. Nguyễn Duy Đỉnh, em đã đi đến tìm
hiểu đề tài: “Thiết kế mạch gate drive cho MOSFET ứng dụng trong mạch nghịch
lưu độc lập một pha”, ứng dụng thực tế trong bộ sạc 2 chiều cho xe điện. Đồ án
của em được trình bày trong các chương:
Chương 1: Giới thiệu chung
Chương 2: Các đặc tính cơ bản của MOSFET
Chương 3: Thiết kế gate driver cho MOSFET
Chương 4: Mô phỏng kiểm chứng
Chương 5: Kết luận
Trong suốt quá trình làm đồ án, em đã nhận được nhiều ý kiến đóng góp từ
các thầy cô và bạn bè. Em xin bày tỏ lòng biết ơn sâu sắc tới thầy giáo - TS.
Nguyễn Duy Đỉnh, thầy đã tận tình quan tâm hướng dẫn giúp đỡ chúng em xây
dựng và hoàn thành đồ án lần này.
Vì thời gian và kiến thức còn hạn chế, bản báo cáo đồ án này không thể tránh
khỏi nhiều thiếu sót, em rất mong nhận được sự góp ý của các thầy cô giáo, bạn bè
và để bản báo cáo đồ án này này ngày càng hoàn thiện hơn.
Em xin trân trọng cảm ơn!
PHẠM VI ĐỒ ÁN
Trong bài báo cáo này, các đặc tính cơ bản của van Transistor hiệu ứng
trường kim loại - oxit bán dẫn (MOSFET) được phân tích làm rõ. Từ đó, việc thiết
kế một mạch lái MOSFET (gate driver) được đưa ra theo trình tự các bước để đảm
bảo quá trình hoạt động của MOSFET đảm bảo đúng yêu cầu hệ thống. Sau khi
thiết kế xong, thí nghiệm double pulse test (DPT) được thực hiện bằng một mạch
DPT đã sửa đổi theo cấu trúc nghịch lưu nguồn áp một pha. Việc mô phỏng kiểm
chứng kết quả tính toán được thực hiện trên phần mềm Ltspice XVII. Đối tượng
thí nghiệm là một van (MOSFET) loại SiC đã được lựa chọn từ trước. Trên phần
mềm này, các phần tử bán dẫn được biểu diễn rất chính xác với các thành phần ký
sinh gồm điện cảm, điện trở, tụ điện. Như vậy kết quả mô phỏng từ phần mềm
Ltspice có độ chính xác cao, đáng tin cậy để đối chiếu với tính toán.
2
MỤC LỤC
CHƯƠNG 1. GIỚI THIỆU CHUNG ................................................................. 6
CHƯƠNG 2. CÁC ĐẶC TÍNH CƠ BẢN CỦA MOSFET ............................... 8
2.1
Tổng quan về Mosfet ................................................................................. 8
Thành phần tụ kí sinh ở MOSFET .............................................. 8
Thành phần điện cảm kí sinh các chân MOSFET....................... 8
2.2
Quá trình đóng/mở MOSFET .................................................................... 9
Các thông số cần chú ý ............................................................... 9
Quá trình ON/OFF MOSFET ..................................................... 9
Công suất tổn hao trên cực gate ................................................ 11
CHƯƠNG 3. THIẾT KẾ GATE DRIVE CHO MOSFET ............................. 13
3.1
Cấu trúc cơ bản của một mạch gate drive ................................................ 13
3.2
Các bước thiết kế mạch gate driver .......................................................... 16
Lựa chọn cấu trúc gate driver ................................................... 16
Xây dựng công thức tính thời gian ........................................... 16
Tính toán tổn hao đóng cắt........................................................ 19
Tính toán điện trở cực gate ....................................................... 19
Tính toán các giá trị đỉnh nhọn ................................................. 20
Tiến hành thiết kế ...................................................................... 20
CHƯƠNG 4. MÔ PHỎNG KIẾM CHỨNG.................................................... 25
4.1
Mạch Double Pulse Test .......................................................................... 25
Giới thiệu mạch Double Pulse Test .......................................... 25
Mạch DPT từ cấu trúc nghịch lưu độc lập một pha .................. 25
4.2
Tiến hành mô phỏng................................................................................. 25
4.3
Kết quả mô phỏng .................................................................................... 26
4.4
Nhận xét ................................................................................................... 28
CHƯƠNG 5. KẾT LUẬN .................................................................................. 30
TÀI LIỆU THAM KHẢO ................................................................................. 31
3
DANH MỤC HÌNH VẼ
Hình 1.1 Cấu trúc mạch nghịch lưu độc lập một pha ............................................ 6
Hình 1.2 Tóm lước trạng thái các thiết bị SiC (cập nhật 1/2017) .......................... 7
Hình 2.1 Cấu trúc MOSFET với các thành phần kí sinh ....................................... 8
Hình 2.2 Mô tả cách đóng mở van ....................................................................... 10
Hình 2.3 Dạng dòng điện và điện áp trong quá trình on và off MOSFET........... 10
Hình 2.4 Sơ đồ mạch điện đơn giản và gate charge waveform ........................... 11
Hình 3.1 Cấu trúc tổng quát mạch gate driver ..................................................... 13
Hình 3.2 Cấu trúc gate driver sử dụng máy biến áp ............................................ 14
Hình 3.3 Cấu trúc gate driver sử dụng IC cách ly ................................................ 14
Hình 3.4 Cấu trúc gate drive sử dụng IC không cách ly ...................................... 15
Hình 3.5 Quá trình MOSFET mở ........................................................................ 18
Hình 3.6 Quá trình MOSFET đóng ...................................................................... 18
Hình 3.7 Cấu hình lựa chọn để driver .................................................................. 21
Hình 3.8 Sơ đồ cấu trúc đơn giản của IC 1ED3121MC12H ............................... 22
Hình 4.1 Mạch DPT theo cấu trúc nghịch lưu độc lập một pha .......................... 25
Hình 4.2 Sơ đồ mô phỏng bằng phần mềm LTspice XVII .................................. 26
Hình 4.3 Mẫu xung DPT và dòng điện tải ........................................................... 26
Hình 4.4 Dạng tín hiệu 𝑉𝑑𝑠, 𝐼𝑑𝑠, 𝑉𝑔𝑠 khi mở van ............................................. 27
Hình 4.5 Dạng tín hiệu 𝑉𝑑𝑠, 𝐼𝑑𝑠, 𝑉𝑔𝑠 khi khóa van ........................................... 27
Hình 4.6 Tổn hao chuyển mạch khi mở van ........................................................ 27
Hình 4.7 Tổn hao chuyển mạch khi đóng van ..................................................... 28
4
DANH MỤC BẢNG BIỂU
Bảng 3.1 Các thông số quan trọng của van .......................................................... 20
Bảng 3.2 Bảng thông số IC 1ED3121MC12H ..................................................... 22
Bảng 3.3 Thông số Diode..................................................................................... 23
Bảng 3.4 Thông số Diode..................................................................................... 23
Bảng 3.5 Thông số Diode..................................................................................... 23
Bảng 3.6 Thông số tụ điện ................................................................................... 23
Bảng 3.7 Thông số tụ điện ................................................................................... 24
Bảng 3.8 Thông số nguồn cấp cách ly ................................................................. 24
Bảng 4.1 Bảng so sánh giá trị lý thuyết và mô phỏng ......................................... 29
5
CHƯƠNG 1. GIỚI THIỆU CHUNG
Hiện nay, với sự phát triển vô cùng nhanh chóng của lĩnh vực xe điện, các
bộ sạc cho xe cũng được yêu cầu thiết kế với hiệu suất ngày càng cao, cho thời
gian sạc ngày càng ngắn lại. Song song với việc chuyển đổi năng lượng từ nguồn
đến xe điện, vấn đề ngược lại: chuyển đổi năng lượng từ xe điện ra lưới hoặc dùng
làm nguồn cho các thiết bị khác. Mạch nghịch lưu là một thành phần không thể
thiếu trong các bộ sạc này, với nhiệm vụ chuyển đổi dòng điện từ một chiều sang
xoay chiều. Đặc biệt khi ta có thể sử dụng cấu trúc cầu H để vừa có thể làm việc ở
chế độ chỉnh lưu, vừa làm việc ở chế độ nghịch lưu.
Hình 1.1 Cấu trúc mạch nghịch lưu độc lập một pha
Các thiết bị bán dẫn công suất là trung tâm của các bộ biến đổi điện tử công
suất. Thị trường thiết bị bán dẫn công suất ngày nay bị chi phối bởi công nghệ
silicon (Si). Nhưng kể từ khi ra đời vào những năm 1950, các van Si đã trải qua
nhiều thế hệ phát triển trong hơn 60 năm và đang đạt đến giới hạn vật lý về điện
áp đặt, nhiệt độ hoạt động, cũng như các đặc tính dẫn và chuyển mạch. Các giới
hạn vật lý này của van bán dẫn trở thành rào cản để đạt được hiệu suất cao hơn
trong các bộ biến đổi điện tử công suất [4].
Sự xuất hiện của các thiết bị băng tần rộng(WBG) đặc biệt là silicon carbide
(SiC) and gallium nitride (GaN) hứa hẹn sẽ tạo nên cuộc cách mạng cho các bộ
biến đổi điện tử công suất. So với Si, các thiết bị WBG có thể chịu được điện áp
đánh thủng cao, điện trở dẫn thấp, tốc độ chuyển mạch nhanh và khả năng chịu
nhiệt cao. Tất cả các đặc điểm trên đều giúp tăng hiệu suất, mật độ công suất, công
suất cũng như độ tin cậy của bộ biến đổi điện tử công suất. Tuy nhiên, khả năng
chuyển mạch nhanh và các đặc điểm ưu việt của các thiết bị WBG cũng đặt ra
nhiều thách thức đối với các ứng dụng của chúng. Với sự phát triển và kiểm chứng
các sản phẩm WBG trong thời gian ngắn trước khi tiêu thụ, việc cần làm trước khi
lựa chọn van bán dẫn là xác minh lại các đặc tính của thiết bị cho ứng dụng thiết
kế. Trong đó, đặc tính động hay đặc tính chuyển mạch của các thiết bị WBG cần
được xem xét chi tiết do những vấn đề phát sinh khi chuyển mạch thường gây ra
những hậu quả rất nghiêm trọng cho bộ biến đổi, đặc biệt khi chuyển mạch với tần
6
số cao. Việc xác định đặc tính chuyển mạch được thực hiện thông qua thí nghiệm
double pulse test (DPT) [4].
Hình 1.2 Tóm lước trạng thái các thiết bị SiC (cập nhật 1/2017)
Để điều khiểu đóng cắt các SiC MOSFET thì việc thiết kế Gate Driver cho
nó là hết sức quan trọng, yêu cầu tính toán, thiết kế mạch Driver một cách cẩn
thận và đòi hỏi độ chính xác cao. Điều này sẽ cho phép giảm bớt tổn hao trên van,
giảm bớt nhiễu EMI do switching gây ra [7].
Có rất nhiều cách thiết kế mạch gate driver. Yêu cầu thiết kế cũng khác nhau
tùy thuộc tần số, điện áp. Ở tần số thấp cỡ 10 kHz như cho ứng dụng kiểu Inverter,
việc thiết kế là tương đối đơn giản. Tuy nhiên, ở tần số cỡ 200kHz cho các bộ biến
đổi DC/DC cộng hưởng chẳng hạn, cần tính toán, lựa chọn IC Driver cũng như các
phần tử khác nghiêm ngặt hơn rất nhiều. Ở tần số cỡ MHz cho các ứng dụng truyền
điện không dây, việc thiết kế Driver trở thành một bài toán không hề đơn giản khi
phải xét đến thời gian chuyển mạch chỉ cỡ ns còn dòng Driver cỡ 10A trở lên [7].
Việc thiết kế sẽ được nói chi tiết ở các chương sau của bài báo cáo
7
CHƯƠNG 2. CÁC ĐẶC TÍNH CƠ BẢN CỦA MOSFET
2.1 Tổng quan về Mosfet
Thành phần tụ kí sinh ở MOSFET
Một van Mosfet bất kì đều có các thành phần tụ kí sinh tại các cực của nó
(𝐶𝑔𝑑 , 𝐶𝑔𝑠 , 𝐶𝑑𝑠 ). Việc thực hiện đóng mở các van có thể được coi đơn giản là sạc/xả
các tụ kí sinh này. Vậy nên, cực gate của MOSFET có thể coi là các tụ điện và
công việc để đóng/mở van là phải cấp dòng điện phù hợp tại cực gate để sạc/xả tụ.
Dưới đây là các kí hiệu cơ bản của MOSFET và được trình bày trong đồ án này.
Hình 2.1 Cấu trúc MOSFET với các thành phần kí sinh
• 𝐶𝑔𝑑 : Tụ điện kí sinh giữa cực G (gate) và D (drain)
• 𝐶𝑔𝑠 : Tụ điện kí sinh giữa cực G (gate) và S (source)
• 𝐶𝑑𝑠 : Tụ điện kí sinh giữa cực D (drain) và S (source)
Do việc đo đạc các giá trị tụ điện kí kí sinh trên thường rất khó khăn và gây ra sai
lệch lớn, nên tổng giá trị điện dung sẽ được đo đạc để thay thế:
• 𝐶𝑖𝑠𝑠 = 𝐶𝑔𝑑 + 𝐶𝑔𝑠 : Tụ điện đầu vào
• 𝐶𝑜𝑠𝑠 = 𝐶𝑔𝑑 + 𝐶𝑑𝑠 : Tụ điện đầu ra
• 𝐶𝑟𝑠𝑠 = 𝐶𝑔𝑑 : Tụ điện chuyển ngược
Thành phần điện cảm kí sinh các chân MOSFET
Thực chất, các chân của MOSFET khi đóng gói được nối với nhau bằng một
loại dây theo kiểu bond-wire (phương pháp tạo ra mối liên kết giữa một mạch tích
hợp hoặc thiết bị bán dẫn khác và bao bì của nó trong quá trình chế tạo thiết bị bán
dẫn). Các dây này có chiều dài cụ thể nên điện cảm 𝐿𝑖𝑛𝑡 xuất hiện. Mặt khác, chiều
dài các chân G, D, S cũng làm xuất hiện điện cảm 𝐿𝑒𝑥𝑡 với giá trị 22 nH trên 1 inch
chiều dài. Đây là các thành phần điện cảm kí sinh trên MOSFET
8
2.2 Quá trình đóng/mở MOSFET
Các thông số cần chú ý
Hiểu được quá trình đóng, mở MOSFET là bước cơ bản tiếp theo để thiết kế
được một mạch gate driver. Trong quá trình MOSFET đóng, mở, cần chú ý các
thông số:
• Các tụ điện kí sinh Như đã đề cập ở phần trên, việc sạc, xả tụ sẽ làm
MOSFET đóng hay mở. Do đó, các giá trị điện dung kí sinh này rất cần
được quan tâm.
- 𝐶𝑔𝑠 : giá trị này thường không thay đổi nhiều trong các điều kiện làm
việc.
- 𝐶𝑔𝑠 : giá trị này thường không thay đổi nhiều trong các điều kiện làm
việc.
- 𝐶𝑔𝑑 và 𝐶𝑑𝑠 : giá trị phụ thuộc vào điện áp giữa 2 cực D,S (𝑉𝑑𝑠 ), giá
trị điện dung có thể tính toán xấp xỉ.
• Điện trở kí sinh tại cực gate (𝑅𝑔 ): Một thành phần kí sinh khác vô cùng
quan trọng đó là điện trở (𝑅𝑔 ). Giá trị (𝑅𝑔 ) ảnh hưởng trực tiếp tới thời gian
để MOSFET đóng, mở hoàn toàn. (𝑅𝑔 ) càng nhỏ thì MOSFET đóng, mở
càng nhanh và ngược lại.
• Điện áp threshold (𝑉𝑡ℎ ): Đây là giá trị của điện áp cực gate (𝑉𝑔𝑠 ) khi bắt đầu
có dòng điện chảy qua, giá trị này thường nhỏ, cỡ 1-4 V.
• Điện áp Plateau (𝑉𝑝𝑙 ): Đây là giá trị vô cùng đặc biệt của điện áp cực gate.
Trong quá trình ON, OFF, sẽ có một khoảng thời gian mà điện áp cực gate
gần như không đổi bằng Vpl, vùng bằng phẳng này còn gọi là vùng Miller
hay Miller Plateu.
• Độ hỗ dẫn (𝐺𝑓𝑠 ) Là tỉ số giữa dòng điện chạy qua kênh D, S (𝐼𝑑𝑠 và điện áp
𝑉𝑔𝑠 trong vùng tuyến tính.
• Các điện cảm kí sinh tại cực D và cực S (𝐿𝑑 và 𝐿𝑠 ) tại các cực của MOSFET
luôn tồn tại những điện cảm kí sinh. Các giá trị 𝐿𝑑 và 𝐿𝑠 sẽ làm điện áp 𝑉𝑑𝑠
tăng hoặc giảm đi một lượng so với giá trị ổn định. Ngoài ra việc các tụ điện
và điện cảm được kết nối với nhau sẽ tạo nên một vòng cộng hưởng, khiến
điện áp cực gate bị dao động đáng kể. Đây cũng là một trong các vấn đề
quan trọng cần lưu ý khi thiết kế mạch gate driver.
Quá trình ON/OFF MOSFET
Khi đã có những kiến thức cơ bản về các thành phần kí sinh bên trong
MOSFET, quá trình ON, OFF MOSFET hoàn toàn có thể thấy tương đương với
quá trình sạc, xả các tụ kí sinh. Hình 2.2 mô tả một mạch điện cơ bản với một
nguồn DC cấp nguồn cho tải điện cảm, trong đó có một MOSFET được điều khiển
bằng điện áp driver cực G (𝑉𝑔 ). Trong phần này, sự tăng giảm cơ bản của dòng
điện điện áp khi MOSFET được ON, OFF được tập trung nên sự ảnh hưởng của
các giá trị điện cảm kí sinh và dòng khôi phục ngược trên đi-ốt chưa được xét đến.
9
Khi cấp xung 𝑉𝑔 để ON MOSFET dạng sóng dòng điện 𝐼𝑑 , điện áp 𝑉𝑔𝑠 và 𝑉𝑑𝑠 thu
được như trong hình 2.3.
Hình 2.2 Mô tả cách đóng mở van
Hình 2.3 Dạng dòng điện và điện áp trong quá trình on và off MOSFET
Sự thay đổi của dòng điện, điện áp được chia ra thành các giai đoạn, ứng với
các khoảng thời gian 𝑡0 đến 𝑡4 . Cụ thể quá trình diễn ra như sau:
• Khoảng thời gian từ 𝑡0 đến 𝑡4 : Mạch cực gate nạp điện cho hai tụ 𝐶𝑔𝑑 và
𝐶𝑔𝑠 thông qua điện trở 𝑅𝑔 cho đến khi điện áp 𝑉𝑔𝑠 tăng lên đến điện áp 𝑉𝑡ℎ .
Lúc này, dòng điện qua van 𝐼𝑑𝑠 và điện áp 𝑉𝑑𝑠 vẫn chưa thay đổi.
• Khoảng thời gian từ 𝑡1 đến 𝑡2 : Khi điện áp 𝑉𝑔𝑠 vượt qua 𝑉𝑡ℎ thì dòng điện
qua van 𝐼𝑑𝑠 bắt đầu tăng. Dòng điện cực gate tiếp tục sạc cho 2 tụ 𝐶𝑔𝑑 và
𝐶𝑔𝑠 thông qua điện trở 𝑅𝑔 cho đến khi điện áp 𝑉𝑔𝑠 đạt tới giá trị điện áp
10
Plateau 𝑉𝑝𝑙 . Trong quá trình này, dòng điện qua van 𝐼𝑑𝑠 thay đổi từ 0 đến
giá trị dòng làm việc nhưng vẫn chưa có sự thay đổi của điện áp 𝑉𝑑𝑠 . Cuối
khoảng thời gian này là thời điểm bắt đầu vùng Miller.
• Khoảng thời gian từ 𝑡2 đến 𝑡3 : Điện áp 𝑉𝑔𝑠 được giữ gần như không đổi tại
giá trị 𝑉𝑡ℎ . Do mối quan hệ giữa 𝑉𝑔𝑠 và 𝐶𝑔𝑠 nên trong thời gian này dòng
điện nạp chủ yếu cho tụ Cgd mà không phải 𝐶𝑔𝑠 . Điện áp đặt vào van giảm
từ giá trị nguồn của mạch lực xuống giá trị giá trị gần 0 và dòng điện qua
van được giữ không đổi.
• Khoảng thời gian từ t3 đến t4: Sau vùng Miller, các tụ Cgd và 𝐶𝑔𝑠 tiếp tục
được sạc cho đến khi điện áp 𝐶𝑔𝑠 đạt giá trị đỉnh, bằng với giá trị nguồn cấp
VG, lúc này MOSFET đã được ON hoàn toàn. Đối với khi OFF MOSFET,
các quá trình xảy ra tương tự nhưng theo thứ tự ngược lại. Có thể hiểu đơn
giản rằng, khi OFF, năng lượng được lưu trữ tại các tụ kí sinh ở cực gate sẽ
phóng qua điện trở Rg làm điện áp 𝑉𝑔𝑠 giảm dần từ 𝑉𝑔 →𝑉𝑝𝑙 →𝑉𝑡ℎ → 0.
Lưu ý:
• Dòng điện 𝐼𝑑𝑠 về 0 khi điện áp cực gate dưới 𝑉𝑡ℎ
• Điện áp 𝑉𝑑𝑠 chỉ thay đổi khi điện áp cực gate chạm 𝑉𝑝𝑙 (trong vùng plateau)
Công suất tổn hao trên cực gate
Ở phần trên, quá trình đóng/mở của MOSFET đã được làm rõ, việc nạp và
xả cho tụ thông qua điện trở R tại cực gate được đề cập đến. Vậy nên, chắc chắn
có tổn hao trong quá trình đóng cắt tại cực gate. Ở phần này, công thức nói đến tổn
hao tại cực gate được xem xét và đưa ra.
Hình 2.4 Sơ đồ mạch điện đơn giản và gate charge waveform
• Quá trình turn on:
- Tổng công suất từ mạch nguồn cung cấp cho cực gate:
𝑃𝑔 = 𝑖𝑔 (𝑡 )𝑉𝑔
𝑖𝑔 (𝑡 ) =
Nên:
-
𝑉𝑔 − 𝑉𝑔𝑠
𝑅
𝐸𝐺𝑎𝑡𝑒 = ∆𝑉𝑔 × 𝑄𝑔
PT 2.1
PT 2.2
PT 2.3
Năng lượng cần thiết để sạc cho tụ 𝐶𝑖𝑠𝑠
11
𝐸𝑜𝑛 = ∫ 𝑉𝑔𝑠 𝐼𝑔 𝑑𝑡
-
PT 2.4
Năng lượng tiêu tán trên điện trở cực gate:
𝐸𝑅,𝑜𝑛 = 𝐸𝐺𝑎𝑡𝑒 − 𝐸𝑜𝑛
PT 2.5
• Quá trình turn-off:
- Năng lương lưu trữ trong tụ điện tại các cực gate phóng qua điện trở và kéo
điện áp cực gate xuống 𝑉𝑔𝑠 . Vậy nên năng lượng năng lượng mất trên điện
trở cực gate khi turn-off:
𝐸𝑅,𝑜𝑓𝑓 = 𝐸𝑜𝑛
• Tổng tổn hao trong một chu ký đóng cắt:
𝐸𝑙𝑜𝑠𝑠 = 𝐸𝑅,𝑜𝑛 + 𝐸𝑅,𝑜𝑓𝑓
Nên:
-
𝐸𝑙𝑜𝑠𝑠 = 𝐸𝐺𝑎𝑡𝑒
PT 2.6
PT 2.7
PT 2.8
Vậy tổn hao mạch lái (𝑃𝐺,𝑙𝑜𝑠𝑠 ) được tính theo công thức dưới đây với 𝑓𝑠𝑤 là
tần số chuyển mạch của van. Từ công thức PT 2.10 cho thấy, tổn hao mạch
lái tỷ lệ thuận với tốc độ chuyển mạch của van:
𝑃𝑔,𝑙𝑜𝑠𝑠 = 𝐸𝐺𝑎𝑡𝑒 × 𝑓𝑠𝑤
PT 2.9
𝑃𝑔,𝑙𝑜𝑠𝑠 = ∆𝑉𝑔 × 𝑄𝑔 × 𝑓𝑠𝑤
PT 2.10
12
CHƯƠNG 3. THIẾT KẾ GATE DRIVE CHO MOSFET
3.1 Cấu trúc cơ bản của một mạch gate drive
Gate driver là tầng trung gian vô cùng quan trọng để kết nối mạch điều khiển
và mạch công suất. Hình 3.1 mô tả cấu trúc tổng quát của một mạch gate driver,
trong đó thường gồm 3 phần chính.
Hình 3.1 Cấu trúc tổng quát mạch gate driver
• Khâu cách ly tín hiệu: Trong quá trình hoạt động, mạch công suất với những
van bán dẫn đóng cắt sẽ luôn tồn tại nhiều loại nhiễu cao tần. Những tín
hiệu nhiễu này nếu không được xử lí sẽ truyền lại mạch tín hiệu, làm sai
lệch tín hiệu điều khiển, từ đó làm bộ biến đổi hoạt động không chính xác,
tệ hơn nữa là gây ra sự cố phá hỏng vi điều khiển và các thiết bị trong mạch.
Giải pháp được đề xuất là thêm một khâu cách li tín hiệu, giúp tách biệt
điểm tham chiếu của mạch điều khiển và mạch công suất. Khi đó, mạch
điều khiển sẽ hoạt động một cách ổn định, tin cậy và không bị ảnh hưởng
bởi nhiễu từ mạch công suất. Có 3 phương pháp để cách ly tín hiệu là cách
ly bằng từ, cách ly bằng tụ và cách ly bằng quang.
• Khâu khuếch đại tín hiệu: Các tín hiệu từ vi điều khiển cấp ra thường có
biên độ 5V hoặc 3.3V với dòng điện bị giới hạn cỡ vài mili ampe, trong khi
để lái được các van SiC MOSFET, cần điện áp cỡ 10-30V và dòng điện cỡ
vài ampe để có thể ON, OFF van một cách nhanh chóng. Do đó, cần có một
khâu trung gian để nâng điện áp tín hiệu từ 3.3V hoặc 5V lên giá trị điện áp
cần để lái van, khâu trung gian này có thể là các máy biến áp hoặc cái mạch
tích hợp (ICs).
• Khâu điều chỉnh và bảo vệ: Tốc độ ON, OFF cua van ảnh hưởng rất lớn tới
hoạt động của hệ thống. MOSFET ON, OFF càng nhanh sẽ càng giảm thiểu
tổn hao đóng cắt, hiệu suất của mạch sẽ càng tăng lên; đánh đổi lại là độ vọt
dòng điện, điện áp sẽ càng lớn, có thể vượt quá giới hạn chịu đựng của van
và gây nhiễu điện từ (EMI) càng lớn. Ngược lại, MOSFET ON, OFF càng
chậm, các vấn đề về độ vọt và EMI sẽ được giảm thiểu, tuy nhiên tổn hao
đóng cắt lại lớn, gây phát nhiệt trên MOSFET, làm cho các chỉ số của van
bị xấu đi, thậm chí làm hỏng van nếu không có phương án tản nhiệt tốt.
Như vậy, việc kiểm soát tốc độ ON, OFF của MOSFET là vô cùng quan
trọng. Như đã trình bày ở các phần trước, tốc độ ON, OFF của van phụ thuộc vào
13
điện trở cực gate, điều chỉnh giá trị điện trở này chính là tăng hay giảm thời gian
ON/OFF của van. Việc tính toán chọn lựa 𝑅𝑔 cần được thực hiện một cách kĩ
lưỡng, trong đó cần phải cân nhắc đánh đổi giữa nhiều yếu tố. Khi thiết kế mạch
gate driver, việc giữ cho các thiết bị luôn được hoạt động trong giới hạn chịu đựng
là vô cùng quan trọng. Do đó cần thêm vào những phần tử để bảo vệ mạch, tránh
những sự cố đáng tiếc xảy ra.
Trong các cấu trúc driver thực tế, các khâu trong cấu trúc tổng quát có thể được
tích hợp với nhau để phù hợp với từng mục đích sử dụng. Hình 3.2, hình 3.3 và
hình 3.4 đưa ra một số kiểu cấu trúc gate driver trong thực tế:
Hình 3.2 Cấu trúc gate driver sử dụng máy biến áp
Hình 3.3 Cấu trúc gate driver sử dụng IC cách ly
14
Hình 3.4 Cấu trúc gate drive sử dụng IC không cách ly
Hình 3.2 mô tả cấu trúc gate driver sử dụng máy biến áp:
• Ưu điểm
- Giá thành rẻ
- Hoạt động tin cậy: Do máy biến áp cách ly tốt, có thể cách lý điện
áp lưới lên tới hang ki-lô-vôn
- Trễ truyền tải nhỏ
• Nhược điểm
- Duty cycle bị hạn chế: do máy biến áp cần khử từ sau mỗi chu kì nên
yêu cầu xung điều chế đối xứng ở hai bên sơ cấp và thứ cấp nên duty
cycle lúc này bị giới hạn ở mức 50%
- Kích thước lớn: do kích thước của máy biến áp.
- Nhạy cảm với nhiễu: do trong mạch chứa nhiều phần tử, nên các
thành phần kí sinh cũng rất đáng kể, khi tần số càng cao, các phần tử
kí sinh này sẽ càng ảnh hưởng lớn đến hoạt động của mạch.
• Ứng dụng: Ứng dụng: những ứng dụng có tần số đóng cắt thấp như các
mạch inverter hoạt động ở tần số dưới 20 kHz.
Hình 3.3 mô tả cấu trúc gate driver sử dụng IC cách ly
• Ưu điểm:
- Kích thước nhỏ gọn: do ít phần tử và IC có kích thước rất nhỏ.
- Các thành phần kí sinh không lớn: do kích thước và số lượng phần
tử nhỏ.
- Trễ truyền tải nhỏ.
• Nhược điểm:
- Chi phí cao: Do IC cần nguồn một nguồn nuôi cách ly, mà nguồn
này thì giá thành tương đối cao (cỡ vài trăm nghìn VNĐ).
- Khả năng cách ly không tốt bằng máy biến áp, tuy nhiên vẫn đáp ứng
được hầu hết các ứng dụng của điện tử công suất; tầng cách ly của
IC cũng ngày càng được các hãng cải tiến để có thể làm tốt hơn
nhiệm vụ của mình.
• Ứng dụng: Phù hợp với các mạch điện áp cao, công suất lớn.
Hình 3.4 mô tả cấu trúc gate driver sử dụng IC
15
• Ưu điểm:
- Chi phí thấp: do giá thành IC không cách ly rẻ
- Các thành phần ký sinh không lớn do kích thước và số lượng phần
tử nhỏ
• Nhược điểm:
- Cần thêm khâu cách ly, và khả năng cách ly của khâu này bị hạn chế
hơn so với khi sử dụng loại IC có tích hợp sẵn lớp cách ly bên trong.
- Yêu cầu mạch boostrap đi kèm.
- Trễ truyền tải lớn.
• Ứng dụng: Phù hợp với các ứng dụng điện áp thấp.
3.2 Các bước thiết kế mạch gate driver
Lựa chọn cấu trúc gate driver
Từ các phân tích ở trên, cấu trúc driver sử dụng IC cách ly được lựa chọn để
kích thước mạch nhỏ gọn và dễ kiểm soát hoạt động của mạch. IC được chọn như
sau:
• Giải điện áp hoạt động
𝑉𝐺𝐼𝐷𝑆 > 𝑉𝑔,𝑂𝑁 − 𝑉𝑔,𝑂𝐹𝐹
PT 3.1
• Dòng điện vào, ra của IC (𝐼𝑠𝑖𝑛𝑘 , 𝐼𝑠𝑜𝑢𝑟𝑐𝑒 ) được chọn dựa trên giá trị dòng
điện tối đa qua cực gate (𝐼𝑔 , 𝑝𝑘):
𝑉𝑔,𝑂𝑁 − 𝑉𝑔,𝑂𝐹𝐹
PT 3.2
𝐼𝑔,𝑝𝑘 =
𝑅𝑔
• IC được lựa chọn có trễ truyền tải càng nhỏ càng tốt, giá trị tối đa ((𝑡𝑝𝑑,𝑚𝑎𝑥 )
thỏa mãn:
1
PT 3.3
𝑡𝑝𝑑,𝑚𝑎𝑥 = 1% ∗
𝑓𝑠𝑤
• Tầng cách ly của IC được lựa chọn thỏa mã điều kiện làm việc của hệ thống:
𝑑𝑣
PT 3.4
𝐶𝑀𝑇𝐼 >
𝑑𝑡
• Công suất đầu ra của IC phải lớn hơn công suất mạch gate driver:
𝑃𝑑𝑟𝑖𝑣𝑒𝑟 > ∆𝑉𝐺 × 𝑄𝐺 × 𝑓𝑠𝑤
PT 3.5
Xây dựng công thức tính thời gian
Cơ chế chuyển mạch của MOSFET đã được trình bày ở Chương 2 và phần
này các khoảng thời gian cụ thể trong quá trình đó được xác định. Một mạch cực
Gate tương đương của Mosfet được thể hiện trong Hình 4.1 bên dưới, trong đó bao
gồm điện trở trong của cực Gate (𝑅𝑔 ) và hai tụ điện đầu vào (𝐶𝑔𝑠 và 𝐶𝑔𝑑 ). Điện áp
𝑉𝐺𝑆 là điện áp xác định tại cực Gate của thiết bị, 𝑉𝑔𝑠 thay đổi giá trị là điện áp mở
van (𝑉𝑔𝑠,𝑜𝑛 ) hoặc điện áp khóa van (𝑉𝑔𝑠,𝑜𝑓𝑓 ). Chú ý trong các công thức, chỉ số dưới
kí hiệu là in hoa thì đó là giá trị trung bình hoặc là hằng số, còn chỉ số dưới í hiệu
16
là chữ thường thì giá trị của nó có thể thay đổi. Ví dụ, điện dung cực Drain là 𝐶𝑔𝑑
thay đổi được, còn giá trị điện tích tương ứng của nó là 𝑄𝐺𝐷 lại là hằng số.
Nếu một tín hiệu điện áp cao 𝑉𝐺𝑆,𝑜𝑛 được đưa vào cực gate, thì công thức sau
đúng:
𝑉𝐺𝑆 − 𝑉𝑔𝑠
PT 3.6
𝐼𝑔 =
𝑅𝑔
𝐼𝑔 = 𝐼𝑔𝑠 + 𝐼𝑔𝑑
PT 3.7
𝑑𝑉𝑔𝑠
𝑑𝑡
PT 3.8
𝑑(𝑉𝑔𝑠 − 𝑉𝐷𝑆 )
𝑑𝑡
PT 3.9
𝑑𝑉𝑔𝑠
𝑑𝑡
PT 3.10
𝐼𝑔𝑠 = 𝐶𝑔𝑠 ×
Vì điện áp 𝑉𝐷𝑆 không đổi:
𝐼𝑔𝑑 = 𝐶𝑔𝑑 ×
Hay:
𝐼𝑔𝑑 = 𝐶𝑔𝑠 ×
𝐼𝑔 =
Do đó:
𝑉𝐺𝑆 − 𝑉𝑔𝑠
= 𝐼𝑔𝑠 + 𝐼𝑔𝑑
𝑅𝑔
𝐼𝑔 = 𝐶𝑔𝑠 ×
Hay:
PT 3.11
𝑑𝑉𝑔𝑠
𝑑𝑉𝑔𝑠
+ 𝐶𝑔𝑠 ×
𝑑𝑡
𝑑𝑡
𝐼𝑔 = (𝐶𝑔𝑠 + 𝐶𝑔𝑑 )
PT 3.12
𝑑𝑉𝑔𝑠
𝑑𝑡
PT 3.13
Và:
𝑑𝑉𝑔𝑠
𝑑𝑡
=
𝑉𝐺𝑆 − 𝑉𝑔𝑠 𝑅𝑔 × (𝐶𝑔𝑠 + 𝐶𝑔𝑑 )
PT 3.14
Nguyên hàm PT 3.13:
− ln(𝑉𝐺𝑆 − 𝑉𝑔𝑠 ) =
𝑡
𝑅𝑔 × (𝐶𝑔𝑠 + 𝐶𝑔𝑑 )
𝑉𝑔𝑠 = 𝑉𝐺𝑆 − 𝐾 × 𝑒
−𝑡
𝑅𝑔 ×(𝐶𝑔𝑠 +𝐶𝑔𝑑)
+𝐾
PT 3.15
PT 3.16
Tại thời điểm t = 0 s, 𝑉𝑔𝑠 = 0 V, tính được 𝐾 = 𝑉𝐺𝑆 :
𝑉𝑔𝑠 = 𝑉𝐺𝑆 (1 − 𝑒
−𝑡
𝑅𝑔 ×(𝐶𝑔𝑠 +𝐶𝑔𝑑)
PT 3.17
)
17
Để đơn gian hóa phương trình, hai giá trị 𝑅𝐺 và 𝐶𝑖𝑠𝑠 được xác định, trong đó
𝑅𝐺 là giá trị tổng của điện trở trong Mosfet (𝑅𝑔 ) và điện ngoài của mạch lái (𝑅𝑂𝑈𝑇 ),
và giá trị 𝐶𝑖𝑠𝑠 = 𝐶𝑔𝑑 + 𝐶𝑔𝑠 . Từ đó rút ra được:
PT 3.18
1
)
𝑡 = 𝑅𝐺 𝐶𝑖𝑠𝑠 × 𝑙𝑛 (
𝑉𝑔𝑠
1−
𝑉𝐺𝑆
Với cấu trúc mạch trong Hình 4.1 chỉ là mạch RC nên công thức tính thời
gian được đưa ra cũng đơn giản, đó là do chưa xét đến các thành phần ký sinh cùng
các thành phần đạo hàm bậc 2. Hình 4.2 và 4.3 biểu diễn dạng đồ thị điện áp và
dòng điện là kết quả của các công thức gần đúng từ PT 4.11 đến PT 4.16. Các công
thức dưới sẽ phức tạp hơn bởi được xem xét sự tuyến tính khi tăng giảm dòng điện
𝐼𝑑𝑠 và thành phần điện cảm ký sinh cực Source - 𝐿𝑠𝑜𝑢𝑟𝑐𝑒 . Cụ thể hệ số biểu diễn sự
tăng giảm tuyến tính của 𝐼𝑑𝑠 là 𝑔𝑓𝑠 =
𝑑𝐼𝐷𝐶
𝑑𝑉𝑔𝑠
. Ngoài ra do giá trị của tụ 𝐶𝑔𝑑 rất phi
𝑉𝐷𝑆,𝑑𝑎𝑡𝑎𝑠ℎ𝑒𝑒𝑡
tuyến nên có thể xấp xỉ nó theo 𝐶𝑔𝑑 = 2𝐶𝑟𝑠𝑠 √
𝑉𝐷𝑆,𝑜𝑓𝑓
.
Hình 3.6 Quá trình MOSFET đóng
Hình 3.5 Quá trình MOSFET mở
Điện áp 𝑉𝐺𝑆 = 𝑉𝐺𝑆,𝑜𝑛 − 𝑉𝐺𝑆,𝑜𝑓𝑓 :
𝑉𝐺𝑆,𝑜𝑛 − 𝑉𝐺𝑆,𝑜𝑓𝑓
𝑉𝐺𝑆,𝑜𝑛 − 𝑉𝑇𝐻
𝑡𝑟𝑖 = 𝑡2 − 𝑡1
𝑡1 = 𝑅𝑔 . 𝐶𝑖𝑠𝑠 𝑡ạ𝑖 𝑉𝐷𝑆,𝑜𝑓𝑓 . 𝑙𝑛
𝑡𝑟𝑖 = 𝑅𝐺 𝐶𝑖𝑠𝑠 @ 𝑉𝐷𝑆,𝑜𝑓𝑓 𝑙𝑛 [(1 +
×
𝑔𝑓𝑠 𝐿𝑠𝑜𝑢𝑟𝑐𝑒
)
𝑅𝐺 𝐶𝑖𝑠𝑠 @ 𝑉𝐷𝑆,𝑂𝐹𝐹
PT 3.19
PT 3.20
PT 3.21
𝑉𝐺𝑆,𝑂𝑁 − 𝑉𝑡ℎ
]
𝑉𝐺𝑆,𝑂𝑁 − 𝑉𝑝𝑙
𝑡3 = 𝑡𝑣𝑓 = 𝑅𝐺 𝐶𝑔𝑑
𝑉𝐷𝑆,𝑜𝑛
𝑉𝐺𝑆,𝑜𝑛 − 𝑉𝑃𝐿
PT 3.22
18
𝑉𝐺𝑆,𝑜𝑓𝑓 − 𝑉𝐺𝑆,𝑜𝑛
)
𝑉𝐺𝑆,𝑜𝑓𝑓 − 𝑉𝑃𝐿
𝑉𝐷𝑆
= 𝑡5 = 𝑅𝐺 𝐶𝑔𝑑
𝑉𝑃𝐿 − 𝑉𝐺𝑆,𝑂𝐹𝐹
𝑡4 = 𝑅𝐺 × 𝐶𝑖𝑠𝑠 𝑡ạ𝑖
𝑡𝑟𝑣
𝑉𝐷𝑆,𝑜𝑛 × ln (
𝑡6 = 𝑡𝑓𝑖 = 𝑅𝐺 𝐶𝑖𝑠𝑠
+
𝑡ạ𝑖 𝑉𝐷𝑆,𝑜𝑓𝑓
× ln [(1
PT 3.23
PT 3.24
PT 3.25
𝑔𝑓𝑠 𝐿𝑠𝑜𝑢𝑟𝑐𝑒
𝑉𝐺𝑆,𝑂𝐹𝐹 − 𝑉𝑝𝑙
]
)×
𝑅𝐺 𝐶𝑖𝑠𝑠 @ 𝑉𝐷𝑆,𝑂𝐹𝐹
𝑉𝐺𝑆,𝑂𝐹𝐹 − 𝑉𝑡ℎ
Tính toán tổn hao đóng cắt
Từ các công thức xác định thời gian, tổn hao chuyển mạch cũng được tính
toán đơn giản bằng việc lấy giá trị trung bình của 𝑉𝐷𝐶 và 𝐼𝐷𝐶 :
1
PT 3.26
𝐸𝑠𝑤,𝑜𝑛 = × 𝐼𝐷𝑆,𝑂𝑁 × 𝑉𝐷𝑆,𝑂𝐹𝐹 × (𝑡𝑟𝑖 + 𝑡𝑓𝑣 )
2
1
PT 3.27
𝐸𝑠𝑤,𝑜𝑓𝑓 = × 𝐼𝐷𝑆,𝑂𝑁 × 𝑉𝐷𝑆,𝑂𝐹𝐹 × (𝑡𝑟𝑣 + 𝑡𝑓𝑖 )
2
Tính toán điện trở cực gate
Việc thiết kế gate driver giống như giải một bài toán đa biến, trong đó biến
điện trở cực gate sẽ điều khiển toàn bộ các biến còn lại như tổn hao đóng cắt, độ
vọt dòng điện, điện áp, EMI. Bằng cách lựa chọn thời gian để MOSFET ON (𝑡𝑟 ),
OFF (𝑡𝑓 ) hoàn toàn, ta có thể kiểm soát sự thay đổi của các biến này. Như vậy,
điện trở cực gate có thể được tính toán theo các bước sau:
• Lựa chọn các giá trị 𝑡𝑟 và 𝑡𝑓
• Tính toán dòng điện trung bình qua cực gate:
𝐼𝑔,𝑜𝑛 =
𝑄𝑔
𝑡𝑟
PT 3.28
𝐼𝑔,𝑜𝑓𝑓 =
𝑄𝑔
𝑓𝑓
PT 3.29
• Tính toán giá trị điện trở:
𝑉𝑜𝑛 − 𝑉𝑃𝐿
− 𝑅𝐺,𝑖𝑛𝑡
𝐼𝑔,𝑜𝑛
𝑉𝑃𝐿 − 𝑉𝑜𝑓𝑓
=
− 𝑅𝐺,𝑖𝑛𝑡
𝐼𝑜𝑓𝑓
𝑅𝑔,𝑜𝑛 + 𝑅𝑑𝑟 =
𝑅𝑔,𝑜𝑓𝑓 + 𝑅𝑑𝑟
PT 3.30
PT 3.31
19
Tính toán các giá trị đỉnh nhọn
• Giá trị đỉnh của điện áp: Khi xem xét đến giá trị vọt đỉnh của điện áp qua
van khi khóa, ảnh hưởng của thành phần điện cảm ký sinh trên đường dây
(𝐿𝑠𝑡𝑟𝑎𝑦 ) của mạch lực là quan trọng nhất. Với 𝑖𝑑𝑠 là dòng điện qua van:
𝑑𝑖𝑑𝑠
𝑑𝑖𝐷𝐶
PT 3.32
𝐿𝑠𝑡𝑟𝑎𝑦 + 𝐿
𝑑𝑡
𝑑𝑡
• Giá trị đỉnh của dòng điện: Dòng điện qua van phía dưới được bổ xung thêm
một lượng có giá trị bằng dòng phục hồi ngược của van phía trên (𝐼𝑟𝑟,𝑝𝑒𝑎𝑘 )
trong trường hợp sử dụng 2 van để thực hiện thí nghiệm DPT:
𝑉𝐷𝑆,𝑂𝐹𝐹,𝑝𝑒𝑎𝑘 = 𝑉𝐷𝑆,𝑂𝐹𝐹 +
𝐼𝐷𝑆,𝑂𝑁,𝑝𝑒𝑎𝑘 = 𝐼𝐷𝐶 + 𝐼𝑟𝑟,𝑝𝑒𝑎𝑘
PT 3.33
Tiến hành thiết kế
Việc thiết kế gate driver được chia thành các bước nhỏ:
1. Xác định điện áp lái van MOSFET
2. Chọn thời gian 𝑡𝑟 và 𝑡𝑓
3. Tinh toàn dòng điện cực gate 𝐼𝑔
4. Tính toán điện trở cực gate 𝑅𝑔
5. Chọn IC driver
• Bước 1: Chọn điện áp lái van MOSFET
- Van MOSFET được sử dụng và tiến hành thí nghiệm là SiC Mosfet
C2M0025120D của hãng Wolfspeed với các thông số dưới đây:
Bảng 3.1 Các thông số quan trọng của van
Thông số
Điện áp cực Gate
Tổng điện tích cực
Gate
Kí hiệu
𝑉𝐺𝑆
Giá trị
Từ -5 đến 20
Đơn vị
V
𝑄𝑔
161
nC
Điện áp ngưỡng
𝑉𝑇𝐻
2.1
V
Điện áp vùng Miller
𝑉𝑃𝐿
7.5
V
Điện trở trong
𝑅𝑔
1.1

Dòng điện phục hồi
ngược
𝐼𝑟𝑟𝑚
13.5
A
Điện áp thí nghiệm
𝑉𝑡𝑒𝑠𝑡
400
V
Dòng điện thí nghiệm
𝐼𝑡𝑒𝑠𝑡
50
A
- Điện áp lái van MOSFET được chọn là -5/20 V
• Bước 2: Chọn thời gian 𝑡𝑟 và 𝑡𝑓
- Đây là các đại lượng rất quan trọng, nó ảnh hưởng trực tiếp đến tốc
độ chuyển mạch, tổn hao trong quá trình chuyển mạch. Các đại lượng
20
này được chọn dựa trên datasheet và được hiệu chỉnh một chút khi
cần thiết. Chọn 𝑡𝑟 = 150 ns; 𝑡𝑓 = 100 ns
• Bước 3: Tính toán dòng điện cực gate
- Với thời gian 𝑡𝑟 và 𝑡𝑓 được chọn như trên, các giá trị 𝐼𝑔,𝑜𝑛 và 𝐼𝑔,𝑜𝑓𝑓
được tính toán:
𝑄𝑔 161 nC
𝐼𝑔,𝑜𝑛 =
=
= 1.073 A
𝑡𝑟
150 ns
𝑄𝑔 161 𝑛𝐶
𝐼𝑔,𝑜𝑓𝑓 =
=
= 1.61 A
𝑓𝑓
100 𝑛𝑠
• Bước 5: Tính toán các giá trị điện trở
- Các giá trị điện trở cũng được tính toán:
𝑉𝑜𝑛 − 𝑉𝑃𝐿
𝑅𝑔,𝑜𝑛 + 𝑅𝑑𝑟 =
− 𝑅𝐺,𝑖𝑛𝑡 = 11.65 Ohm
𝐼𝑔,𝑜𝑛
𝑉𝑃𝐿 − 𝑉𝑜𝑓𝑓
𝑅𝑔,𝑜𝑓𝑓 + 𝑅𝑑𝑟 =
− 𝑅𝐺,𝑖𝑛𝑡 = 7.55 Ohm
𝐼𝑜𝑓𝑓
• Chọn cấu hình driver
Hình 3.7 Cấu hình lựa chọn để driver
Đây lầ cấu trúc được dung phổ biến nhất, hai điện trở 𝑅𝑔,𝑜𝑛 và 𝑅𝑔,𝑜𝑓𝑓 được
mắc nối tiếp với hai diode để tách biệt hai quá trình đóng, mở MOSFET. Ngoài ra,
cấu trúc này giúp linh hoạt trong việc điều khiển thời guian 𝑡𝑟 và 𝑡𝑓 .
• Chọn IC driver
- Chọn IC 1ED3121MC12H của hãng Infineon với hình minh họa và
bảng số liệu chính dưới đây. Với một chân Clamp của IC, sẽ góp
phần tránh hiện tượng mở van không mong muốn (Crosstalk). Các
tụ lọc nguồn cho IC được lấy theo datasheet, thường sử dụng loại tụ
gốm.
21
Hình 3.8 Sơ đồ cấu trúc đơn giản của IC 1ED3121MC12H
Bảng 3.2 Bảng thông số IC 1ED3121MC12H
Thông số
Kí hiệu
Điện áp cung cấp dương tối đa 𝑉𝐶𝐶2
Điện áp cung cấp âm tối thiểu
𝑉𝐸𝐸
Dòng điện cung cấp tối đa
𝐼𝑃𝐾
Điện trở đầu ra driver (on)
𝑅𝑑𝑟,𝑜𝑛
Điện trở đầu ra driver (off)
𝑅𝑑𝑟,𝑜𝑓𝑓
Giá trị
40
-8
5.5
0.55
Đơn vị
V
V
A
Ohm
0.45
Ohm
Từ các bước trên, các thống số cần cho việc thiết kế gate driver đã được tính
toán làm rõ. Tiếp theo, các linh kiện khác của mạch được lựa chọn:
• Điện trở:
- Công suất lớn hơn công suất tổn hao trên điện trở
- Dòng điện làm việc lớn hơn dòng điện cực gate
- Giá trị được tính toán cụ thể theo Bước 5: 𝑅𝑔,𝑜𝑛 = 10 Ohm, R g,off =
6 Ohm
- Điện trở Pulldown: 𝑅1 = 10 kOhm
- Chọn điện trở công suất, loại dán SMD/SMT chịu được xung công
suất cao.
1. 𝑅𝑔,𝑜𝑛 :
Vishay CRCW0805JNEB 10 Ohm
2. 𝑅𝑔,𝑜𝑓𝑓 :
Vishay CRCW0805FNEA 6.04 Ohm
3. 𝑅1 :
Vishay CRCW0805JNEA 10 kOhm
• Diode dẫn dòng cực gate: Do IC được lựa chọn là loại một chân đầu ra nên
cần thiết phải sử dụng các diode để tách riêng dòng điện sạc và xả MOSFET.
Vì MOSFET được đóng cắt với tần số rất cao (cỡ 100 kHz) nên yêu cầu điốt phải có thời gian khôi phục ngược nhỏ, thêm vào đó điện áp sạc, xả cực
gate chỉ cỡ 20 V, vậy nên vấn đề rơi áp trên đi-ốt cũng cần phải chú ý.
- Dòng điện làm việc lớn hơn dòng điện cực gate
- Chọn Diode Schottky loại dán SMD/SMT với ưu điểm nhỏ gọn,
giảm các thành phần ký sinh, phản ứng nhanh và điện áp phân cực
thuận thấp
1. Nexperia PMEG4030ER/8X
22
Bảng 3.3 Thông số Diode
Forward current
Forward voltage
Reverse Current
Power Dissipation
Package
3V
0.4 mV
25 uA
1.8 W
SOD-123W-2
• Diode bảo vệ: Trong quá trình hoạt động, các loại nhiễu luôn được sinh ra,
tác động tới tới điện áp cực gate, điều này có thể làm cho điện áp vượt ra
ngoài giới hạn chịu đựng của MOSFET, vì vậy hai diode zenner mắc song
song ngược được sử dụng để ổn định điện áp cực gate của MOSFET.
- Chọn diode bảo vệ TVS loại SMD/SMT với ưu điểm nhỏ gọn, phản
ứng nhanh với tần số cao
1. ON Semiconductor TVS5501V10
Bảng 3.4 Thông số Diode
Breakdown Voltage
Clamping Voltage
Package
2. Infineon ESD0P4RFL
12 V
20 V
UDFN-2
Bảng 3.5 Thông số Diode
Clamping Voltage
Package
6V
TSLP-4-7
• Tụ điện ổn áp đầu ra IC: Tụ decouping được mắc song song giữa nguồn cấp
và IC với tác dụng lọc bỏ nhiễu tạo ra tín hiệu DC với chất lượng tốt hơn.
Một tụ hóa với giá trị vài µF thường được sử dụng để làm mịn tần số thấp,
trong đó tụ gốm cỡ 0.1 µF sẽ làm nhiệm vụ làm mịn tần số cao. Giá trị
khuyên dùng của tụ decoupling luôn được cung cấp trong datasheet của IC.
- Chọn loại tụ gốm Ceramic SMD/SMT với ưu điểm nhỏ gọn, hoạt
động được với ứng dụng tần số cao.
1. KEMET PMEG4030ER/8X
Bảng 3.6 Thông số tụ điện
Capacitance
VDC rating
Directric
Tolerance
Package
0.1 uC
25 V
C0G
10%
SMD/SMT 1206
23
2. KEMET C1206C394J3RACTU
Bảng 3.7 Thông số tụ điện
0.39 uC
Capacitance
205V
VDC rating
X5R
Directric
5%
Tolerance
Package
SMD/SMT 1206
• Nguồn cách ly: MUTARA MGJ2D052005SC
Bảng 3.8 Thông số nguồn cấp cách ly
Input voltage
Output 1
Output 2
Output Power
Package
5V
20V/80mA
-5V/40mA
2W
SIP-7
24
CHƯƠNG 4. MÔ PHỎNG KIẾM CHỨNG
Trong chương này, các công thức tính toán thời gian, tổn hao xây dựng ở
chương 2 sẽ được kiểm chứng bằng phần mềm LTSpice, các hiện tượng như độ
vọt dòng điện, điện áp, nhiễu sinh ra trong quá trình đóng cắt cũng sẽ được đề cập.
Do hạn chế của phần mềm chưa thể mô phỏng được cấu trúc nghịch lưu độc lập ở
chế độ điều khiển các mạch vòng nên cấu trúc mạch Double Pulse Test (DPT) với
chế độ hoạt động đơn giản sẽ được sử dụng thay thế.
4.1 Mạch Double Pulse Test
Giới thiệu mạch Double Pulse Test
Khi thiết kế các bộ biến đổi điện tử công suất, một việc quan trọng cần làm
là kiểm tra xem van và driver của nó có đáp ứng được các chế độ làm việc của hệ
thống hay không. Mạch DPT là cấu trúc chuyên để thực hiện nhiệm vụ này.
Mạch DPT từ cấu trúc nghịch lưu độc lập một pha
Dựa trên cơ sở mạch nghịch lưu độc lập nguồn áp một pha kết hợp với cuộn
cảm 𝐿 đầu ra, việc thiết kế mạch DPT trở nên rất dễ thực hiện, kết quả được thể
hiện trong hình . Bước đầu tiên, mạch nghịch lưu độc lập được nối ngắn mạch lại
ở phía đầu ra. Tiếp theo, ở nhanh van chuyển mạch tần số lưới, van 𝑆1 phía cao
được giữ trạng thái bật trong khi van 𝑆4 phía dưới luôn được tắt trong quá trình.
Việc kiểm tra van được thực hiện bởi 𝑆3 và 𝑆2 với van 𝑆2 là van cần kiểm tra.
Hình 4.1 Mạch DPT theo cấu trúc nghịch lưu độc lập một pha
4.2 Tiến hành mô phỏng
Dựa vào các công thức đã xây dựng ở Chương 2 và 3 kết hợp với các tham
số cho mạch DPT, mô phỏng được thực hiện trên phần mềm Ltspice XVII. Phần
mềm này sử dụng chính xác các đặc tính của linh kiện để mô phỏng giúp đưa ra
các kết quả với độ tin cậy cao. Những đối tượng được xem xét trong thí nghiệm là
các dạng sóng: 𝑉𝑑𝑠 , 𝐼𝑑𝑠 , 𝑉𝑔𝑠 từ đó kiểm chứng lại các tham số thời gian chuyển mạch
và năng lượng tổn hao. Hình .1 thể hiện sơ đồ mô phỏng mạch DPT trên phần mềm
Ltspice XVII, sự cách lý giữa nguồn của mạch lực và nguồn cấp cho mạch gate
driver cũng được chỉ ra.
25
Hình 4.2 Sơ đồ mô phỏng bằng phần mềm LTspice XVII
4.3 Kết quả mô phỏng
Dạng xung DPT đạt được cùng với giá trị dòng tải 50 A ở trong Hình 5.2 là
điều kiện cần để thực hiện thí nghiệm DPT.
Hình 4.3 Mẫu xung DPT và dòng điện tải
Sau khi đã đạt được dạng xung DPT và dòng tải mong muốn, tiếp đến là
tiến hành đo thời gian trong từng giai đoạn chuyển mạch. Hình 5.3 là cả quá trình
mở van và Hình 5.4 là quá trình khóa van với các đường đồ thị xanh lá, đỏ, xanh
dương lần lượt là điện áp 𝑉𝑑𝑠 , 𝑉𝑔𝑠 và 𝐼𝑑𝑠 . Để thể hiện tính đúng đắn của lý thuyết,
Bảng 5.2 là sự so sánh các giá trị tính theo lý thuyết và giá trị đo được từ mô phỏng.
26
Hình 4.4 Dạng tín hiệu 𝑉𝑑𝑠 , 𝐼𝑑𝑠 , 𝑉𝑔𝑠 khi mở van
Hình 4.5 Dạng tín hiệu 𝑉𝑑𝑠 , 𝐼𝑑𝑠 , 𝑉𝑔𝑠 khi khóa van
Trên phần mềm LTspice còn có chức năng tính giá trị năng lượng, như được
thể hiện trên Hình 4.6 và Hình 4.7 là tổn hao khi đóng cắt van.
Hình 4.6 Tổn hao chuyển mạch khi mở van
27
Hình 4.7 Tổn hao chuyển mạch khi đóng van
4.4 Nhận xét
• Khi mở van:
- Sự tăng vọt của dòng điện sinh ra bởi dòng phục hồi ngược của Mosfet
phía trên có giá trị gần với datasheet (𝐼𝐷𝑆,𝑂𝑁,𝑝𝑒𝑎𝑘 = 𝐼𝐷𝐶 + 𝐼𝑟𝑟,𝑝𝑒𝑎𝑘 ).
- Điện áp 𝑉𝑑𝑠 bị giảm xuống do rơi áp trên điện cảm kí sinh và cuộn cảm,
điều này có lợi vì sẽ làm tổn hao khi chuyển mạch.
- Điện áp cực Gate (𝑉𝑔𝑠 ) vẫn còn tồn tại dao động (ringing) là do sự cộng
hưởng giữa các phần tử ký sinh trong Mosfet gây ra khi có sự thay đổi
của điện áp 𝑉𝑑𝑠 . Nếu ta muốn làm giảm ringing thì ta có thể: Tăng điện
trở cực gate, giảm tần số đóng cắt, giảm thiểu tối đa thành phần điện
cảm kí sinh.
• Khi khóa van:
- Sự tăng vọt của điện áp sinh ra do rơi áp âm trên các thành phần điện
cảm kí sinh và cuộn cảm.
- Sự tăng vọt của điện áp sinh ra do rơi áp trên các thành phần điện cảm
kí sinh và cuộn cảm
- Hiện tượng Crosstalk xuất hiện và là vấn đề lớn nếu van bị mở không
kiểm soát. Do trong bài đã sử dụng IC có chân Clamp đồng thời điện áp
khóa van là giá trị rất nhỏ (-5 V) nên trường hợp mở van không kiểm
soát khó xảy ra. Một biện pháp để tránh hiện tượng Crosstalk là thêm tụ
C vào cực gate để dẫn dòng phản hồi.
Sau khi chạy mô phỏng và đối chiếu kết quả được đưa ra trong Bảng 5.2,
có thể thấy rằng giá trị lý thuyết và mô phỏng có thể chấp nhận ngoại trừ thời gian
tăng giảm điện áp và tổn hao khi khóa van. Giải thích cho sự sai lệch của điện áp
đó là do sự tuyến tính của điện dung 𝐶𝑔𝑑 , đây là giá trị khó có thể áp dụng chính
xác. Năng lượng tổn hao khi khóa van cũng sai lệch là do khi mô phỏng hai khoảng
thời gian xảy ra sự trùng lặp nhau, từ đó giá trị giảm so với tính toán khá lớn.
28
Bảng 4.1 Bảng so sánh giá trị lý thuyết và mô phỏng
Thông số
Lý thuyết
Mô phỏng
𝑡1
12.0
12.7
Đơn vị
ns
𝑡2 − 𝑡1
79.2
79.6
ns
𝑡3
12.1
14.2
ns
𝑡4
15.4
14.9
ns
𝑡5
6.43
14.2
ns
𝑡6
59.5
60.4
ns
𝐼𝐷𝑆,𝑂𝑁,𝑝𝑒𝑎𝑘
65.5
68.7
A
𝑉𝐷𝑆𝑆,𝑂𝐹𝐹,𝑝𝑒𝑎𝑘
460
500
V
𝐸𝑠𝑤,𝑙𝑜𝑠𝑠,𝑂𝑁
913
948.48
𝜇J
𝐸𝑠𝑤,𝑙𝑜𝑠𝑠,𝑂𝐹𝐹
659
473.8
𝜇J
29
CHƯƠNG 5. KẾT LUẬN
Trong nội dung đồ án trình bày về phương pháp thiết kế mạch lái cho
MOSFETs nói chung và SiC MOSFETs nói riêng. Ngoài ra, việc dự đoán tổn hao
đóng cắt cũng được trình bày bằng cách xấp xỉ các tham số về thời gian chuyển
mạch. Lý thuyết tính toán được so sánh với khi mô phỏng trong LTSPICE cho ra
kết quả như đã dự báo từ trước. Lý do bởi các thành phần biến thiên phi tuyến của
van bán dẫn.
• Ưu điểm:
- Giới thiệu các tham số của MOSFET với mong muốn giúp người
đọc có thể khai thác thông tin từ datasheet hiệu quả hơn.
- Cách thức đóng mở van của mosfet phân theo các khoảng thời gian
đại diệncho các quá trình riêng biệt để phục vụ cho việc tính các
tham số như: Thời gian đóng cắt (time switching parameter), các giá
trị tổn hao (tổn hao dẫn, tổn hao đóng cắt, tổn hao mạch cực gate).
- Cách tính toán giá trị của điện trở cực gate một cách đơn giản và
nhanh chóng làm tiền để để hiệu chỉnh khi thiết kế mạch thật
- Một số phương pháp driver cũng được để cập với các ưu/nhược điểm
cùng ứng dụng của từng loại
- Mô phỏng bằng phần mềm LT-Spice và nhận xét nguyên nhân sinh
ra cácthành phần có thể làm hư hại hệ thống như: Spike điện áp,
spike current, ringing tại cực gate, miller turn on.
• Nhược điểm; Chưa thể giải thích cặn kẽ và đưa ra biểu thức để chứng minh
nguyên nhân của ringing mà chỉ đề cập tới nguyên nhân là do các thành
phần điện cảm và tụđiện kí sinh cộng hưởng với nhau.
• Công việc sắp tới:
- Tìm hiểu/nghiên cứu về các công nghệ van bán dẫn hiện tại, chẳng
hạn như: Sic MOSFET, Si MOSFET, SiC IGBT, GAN, …
- Vẽ mạch PCB và thực nghiệm, đối chiếu kết quả
- Ứng dụng trực tiếp lên mạch nghịch lưu độc lập một pha
30
TÀI LIỆU THAM KHẢO
[1] Trần Trọng Minh, Giáo trình điện tử công suất, Chương 8: Nghịch lưu độc
lập, Nhà xuất bản giáo dục Việt Nam, 2012.
[2] Duy-Dinh Nguyen, "Double Pulse Test", VPEC-Vietnam Power Electronics
Community-Cộng Đồng Điện Tử Công Suất VN, 2021.
[3] Texas instruments, "“External Gate Resistor Design Guide for Gate Drivers”,"
in Application note, 2020.
[4] Z. Z. a. E. A. J. Fei (Fred) Wang, Characterization of Wide Bandgap Power
Semiconductor Devices, The Institution of Engineering and Technology,
2018.
[5] Infineon, "Gate resistor for power devices," in Application note, 2015.
[6] Toshiba, "Mofet gate driver," in Applicationote, 2018.
[7] Duy-Dinh Nguyen, “Gate drivers”, VPEC-Vietnam Power Electronics
Community-Cộng Đồng Điện Tử Công Suất VN, 2019.
[8] The Tien Nguyen, “Isolated gate driver-pulse transformer”, VPEC-Vietnam
Power Electronics Community-Cộng Đồng Điện Tử Công Suất VN, 2021.
[9] S. M. M. Mariéthoz, "Explicit model-predictive control of a PWM inverter
with an LCL filter," 2013.
31