国家集成电路人才培养基地
培训资料(1)
Cadence 入门教程
2006-7-19
西安交通大学国家集成电路人才培养基地
目
录
一、Cadence 概述 ............................................................................................................................ 1
二、运行 Cadence ............................................................................................................................ 3
2.1 建立个人工作目录 ............................................................................................................. 3
2.2 启动 Cadence 之前的配置 ................................................................................................. 3
2.3 拷贝相关的技术文件 ......................................................................................................... 3
2.4 启动 Cadence ...................................................................................................................... 4
2.5 建立个人工作库 ................................................................................................................. 4
三、电路图的输入——Composer .................................................................................................. 7
3.1 新建原理图......................................................................................................................... 7
3.2 添加器件............................................................................................................................. 8
3.3 连线..................................................................................................................................... 9
3.4 设置元件参数 ................................................................................................................... 10
3.5 放置端口........................................................................................................................... 11
3.6 检查并存储....................................................................................................................... 11
四、创建 Symbol——Composer ................................................................................................... 13
4.1 打开 inverter 原理图 ........................................................................................................ 13
4.2 创建 Symbol ..................................................................................................................... 13
4.3 编辑 Symbol 并保存 ........................................................................................................ 14
五、电路仿真——ADE ................................................................................................................ 15
5.1 创建缓冲器原理图和 Symbol ......................................................................................... 15
5.2 创建仿真电路 ................................................................................................................... 16
5.3 打开仿真环境 ................................................................................................................... 17
5.4 设计变量........................................................................................................................... 18
5.5 仿真设置........................................................................................................................... 18
5.6 选择输出，并保存当前仿真设置 ................................................................................... 20
5.7 进行仿真并查看波形 ....................................................................................................... 20
5.8 仿真结果分析 ................................................................................................................... 21
六、版图设计——Virtuoso Layout Editing .................................................................................. 26
6.1 新建 layout ........................................................................................................................ 26
6.2 参阅设计规则手册 ........................................................................................................... 27
6.3 设置 LSW 窗口可见层 .................................................................................................... 27
6.3 画第一个反相器 ............................................................................................................... 28
6.3.1 画第一个晶体管——NMOS ................................................................................ 28
6.3.2 画第二个晶体管——PMOS ................................................................................. 31
6.3.4 信号线的连接 ........................................................................................................ 31
6.3.4 连接电源与地 ........................................................................................................ 32
6.3.5 做衬底接触 ............................................................................................................ 33
6.4 画第二个反相器 ............................................................................................................... 34
6.5 画缓冲器版图 ................................................................................................................... 35
第 I 页，共 181 页
西安交通大学国家集成电路人才培养基地
七、设计规则检查(DRC)——Assura DRC.................................................................................. 36
7.1 运行 Assura DRC ............................................................................................................. 36
7.2 查找 DRC 错误并修改..................................................................................................... 37
7.3 一些高级 DRC 功能......................................................................................................... 38
7.3.1 屏蔽器件 ................................................................................................................ 38
7.3.2 屏蔽错误 ................................................................................................................ 39
7.3.3 把屏蔽掉的错误作为 DRC 运行参数 .................................................................. 39
八、版图和原理图一致性检查—Assura LVS.............................................................................. 41
8.1 LVS 前的准备................................................................................................................... 41
8.2 设置并运行 Assura LVS ................................................................................................. 42
8.3 查找 LVS 错误并修改..................................................................................................... 43
九、寄生参数提取(PE)——Assura RCX ..................................................................................... 46
9.1 运行 RCX 前的准备........................................................................................................ 46
9.2 设置并运行 RCX............................................................................................................. 46
9.3 查看 RCX 结果 ............................................................................................................... 48
十、后仿真(PS)................................................................................................................................ I
10.1 运行 Hierarchy ................................................................................................................. I
10.2 对不带寄生参数的原理图进行仿真 ............................................................................ III
10.3 对带寄生参数的原理图进行仿真 ................................................................................ III
第 II 页，共 181 页
一、Cadence 概述
作为流行的 EDA 工具之一，Cadence 一直以来以其强大的功能受到广大 EDA 工程师的
青睐。Cadence 可以完成整个 IC 设计流程的各个方面，如电路图输入(Schematic Input)、电
路仿真(Analog Simulation)、版图设计(Layout Design)、版图验证(Layout Verification)、寄生参
数提取(Layout Parasitic Extraction)以及后仿真(Post Simulation)。如图 1.1 所示，我们给出了
一个简单的模拟集成电路设计流程，以及对应的 Cadence 工具。
电路设计
电路原理图编辑
Virtuoso schematic composer
电路仿真
Analog Design
Environment(ADE)
版图设计
Virtuoso-Layout Editing
版图设计规则验证(DRC)
Diva/Dracula/Assura
版图原理图一致性检查(LVS)
Dracula/Assura
寄生参数提取(LPE)
Assura Parasitic Extration(RCX)
后仿真
Analog Design
Environment(ADE)
西安交通大学国家集成电路人才培养基地
最终的版图文件
GDS II
图 1.1
Cadence 模拟电路设计流程
本文针对以上流程，通过设计一个简单的缓冲器的原理图到最终的版图，对 Cadence 的
Composer，Analog Design Environment，Virtuoso，Assura 等各大功能模块逐一做介绍。
此外再介绍一点关于 Cadence 平台的知识。Cadence 开发了自己的编程语言 skill 以及相
应的编译器，整个 Cadence 可以理解为一个搭建在 skill 语言平台上的可执行文件集。初学
者对此可以不用理会，当用户深入后，可以用 skill 语言对 Cadence 进行扩展。
第 2 页，共 181 页
二、运行 Cadence
2.1 建立个人工作目录
在登陆工作站后，于桌面空白处右键，tools->Terminal，打开终端。默认是在当前登陆
的用户目录下，由于实验室机器是多人使用，为了不致混乱，需要建立自己的工作目录。在
终端中输入
mkdir wavehorse
其中 wavehorse 为自己命名的目录名称，你可以用自己名字的拼音或者其它来作为工作目录
名称。然后进入自己的工作目录
cd wavehorse
2.2 启动 Cadence 之前的配置
Cadence 初次启动之前需要如下一些配置文件：
.cshrc 文件：有关一些 Cadence 必需的环境变量，如 Cadence 软件的路径及 license。
.cdsenv 文件：包含 Cadence 各种工具的一些初始设置。
cds.lib 文件：用户库的管理文件，在第一次运行 Cadence 时会自动生成。
.cdsinit 文件：包含 Cadence 的一些初始化设置以及快捷键设置。
实际上，机房中我们已将各配置文件写好，只要在终端中执行
cds.setup
Cadence 的相关配置文件就已经自动设置完毕。如果用户在启动 Cadence 后，发现无法使用
快捷键，则需要把.cdsinit 从 Cadence 的安装目录中拷贝到自己的工作目录下，在终端中输
入：
cp /cad/cds/IC5141/tools/dfII/cdsuser/.cdsinit /home/bma/wavehorse
请将其中的/home/bma/wavehorse 换成自己的工作目录路径。
2.3 拷贝相关的技术文件
在我们设计电路过程中，需要各种技术文件，这些技术文件一般是由 Foundry 提供。在
本教程中，需要如下文件：
TF 文件：
TF(Technology File)文件一般由 Foundry 提供，
包括了版图设计中的图层信息、
符号化器件的定义以及一些针对 Cadence 工具的规则定义，还有版图转换成 GDSII
时所用到的层号的定义。本教程中需要的 tf 文件位于
/cad/smic018_tech/Design_Service_Technology/mixedsignal/LayoutTechnologyFile/SmicVTTF_LO_SRAM_MR_MM_HV_LC_018.tf
display.drf 文件：控制 Cadence 的版图显示。本教程中用到的 display.drf 文件位于
/cad/smic018_tech/Design_Service_Technology/mixedsignal/LayoutTechnologyFile/display.drf
请将以上文件拷贝到自己的工作目录下。
西安交通大学国家集成电路人才培养基地
2.4 启动 Cadence
现在，我们可以启动 Cadence 了。在终端中输入命令
icfb&
出现 Cadence 初始界面，如图 2.1 所示。
图 2.1
Cadence 初始界面
然后就会打开 Cadence 的主控窗口 CIW(Command Interpreter Window)。如图 2.2 所示：
图 2.2
Cadence 主控窗口
这就是 Cadence 的集成设计环境，Cadence 的大部分工具都可以从这里打开。其中最上
方是标题栏，第二行是菜单栏。中间部分是输出区域，许多命令的结果在这里显示。一些出
错信息也在这里显示，要学会从输出区域中获取相应的信息。接下来一行是命令输入行。
Cadence 的许多操作可以通过鼠标执行，也可以通过输入命令来执行。
此外还有一个 What’new 窗口，介绍 Cadence 新版本特性，不必理会，双击左上角将其
关闭。
2.5 建立个人工作库
Cadence 是以库来组织文件的。为了使我们的工作和系统自带库区别，我们需要建立自
己的工作库。有两种方法来建立新库，一是通过菜单栏 Tools->Library Manager 打开库管理
器，另一种是通过 File->New->Library 来建立新库。这里我们用第一种方法建立新库。单击
菜单栏 Tools->Library Manager，会打开 LM(Library Manager)窗口，如图 2.3 所示。
第 4 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 2.3 LM 窗口
该窗口列出了当前已有的库。点击 File->New->Library，打开 New Library 窗口，如图
2.4 所示。
图 2.4
新建库窗口
图 2.5 Technology File 设置窗口
在 Name 一栏输入要新建的库名，如 mylib，然后单击 OK 确定。出现 Technology File
设置窗口，如图 2.5 所示。如果不做版图设计的话，就不需要 tf 文件。这里我们选择第一项
Compile a new techfile，单击 OK 确定。出现 Load Technology File 窗口，如图 2.6 所示。
图 2.6 设置 tf 文件路径
这里我们要输入 tf 文件所在路径，例如这里我输入的是
第 5 页，共 181 页
西安交通大学国家集成电路人才培养基地
/cad/smic018_tech/Design_Service_Technology/mixedsignal/LayoutTechnologyFile/SmicVTTF_LO_SRAM_MR_MM_HV_LC_018.tf
确定后，就会建立名为 mylib 的新库，Cadence 会在当前的工作目录下自动生成一个新
目录 mylib 以存放和库 mylib 相关的文件。
第 6 页，共 181 页
三、电路图的输入——Composer
本章将通过画一个 CMOS 反相器来简单的介绍电路图设计流程。
3.1 新建原理图
类似于新建一个库，
有两种方法可以新建原理图，一是通过库管理器，
另一种是通过 CIW
菜单新建。这里我们直接通过 CIW 来新建原理图。
在 CIW 窗口中，File->New->CellView，弹出新建对话框，如图 3.1 所示。
图 3.1 新建原理图
于 Library Name 栏选择自己的工作库，如 mylib，在 Cell Name 栏输入原理图名字，如
interver，于 Tool 栏选择电路编辑工具 Composer-Schematic，此时 View Name 栏自动变为
schematic。最后单击 OK。这样就会弹出 Composer 主界面。如图 3.2 所示。
图 3.2 Composer 主界面
Composer 主界面包括：标题栏，菜单栏，工具栏，状态栏(第二行)，提示区(就是最底
下那行)以及最大的那个工作区。标题栏和菜单栏没什么好说的，状态栏会提示当前的命令
西安交通大学国家集成电路人才培养基地
以及所选择的物体个数，提示区会告诉你当前应该做什么事。作为初学者，在设计电路过程
中应该要仔细阅读提示区中的信息。此外，
注意：①Composer 中的多数命令会一直保持，直到你调用其它命令替代它或者按 Esc
取消，尤其是在执行 delete 命令时，忽视这一点很可能会误删除，一定要多加小心！Composer
的 Undo 操作默认只能进行一次(可以在 CIW 窗口的 Option->User Preferences 中修改，最多
可以是 10)。所以每完成一个命令，记着按 ESC 取消当前命令。
②点击工具栏的 zoomin 和 zoomout 按钮可以放大缩小电路图。键入快捷键 f 可以使电
路图自动缩放到合适大小。
③编辑电路图过程中注意要及时保存，保存方法是菜单栏->Design->Save，也可以键入
快捷键大写的 S(Shift+s)来保存。
3.2 添加器件
现在，我们要开始画一个标准的 CMOS 反相器。一个反相器包括 PMOS，NMOS，VDD，
GND。
添加器件有三种方法，①菜单栏->Add->Instance，②键入快捷键 i，③工具栏 Instance，
弹出的对话框如如图 3.3 所示。
图 3.3 添加器件窗口
点击 Browse，弹出库浏览器，如图 3.4 所示。选中 Show Categories 可以分类显示器件，
方便我们快速找到所要的器件。
图 3.4 库浏览器
依次点击 analogLib->Actives->pmos4->symbol，再单击 close。刚才的添加器件窗口发生
第 8 页，共 181 页
西安交通大学国家集成电路人才培养基地
变化，如图 3.5 所示。可以发现 Library，Cell，View 等都自动填上了相应的信息。同时多出
了一些参数列表(拖动滚动条可以看到更多)。点击 Hide 隐藏当前窗口，此时鼠标对应有一个
PMOS 的 symbol，此时按 r 键，可以旋转 PMOS。移动 PMOS 到合适的位置点击鼠标左键
将其放下。如果要放置更多的 PMOS，继续点击鼠标左键，否则按 ESC 取消当前的放置器
件命令。
图 3.5 选择了元件后的添加器件窗口
继续放置 NMOS 晶体管、电源与地。对应的器件名称为 nmos4，vdd，gnd。放置完所
有器件后的原理图如图 3.6 所示。注意，vdd 与 gnd 仅仅是全局电源与地标识，并不是独立
电源器件，vdd 并不能提供电源。仿真时必须有 gnd，否则仿真不收敛。
图 3.6 放置完电源与地
图 3.7 连线
3.3 连线
现在要用导线把器件连起来。画导线的方法有三种，①菜单栏->Add->wire(narrow)，②
第 9 页，共 181 页
西安交通大学国家集成电路人才培养基地
键入快捷键 w，③工具栏 wire(narrow)。注意区别 wire(narrow)与 wire(wide)，wire(narrow)表
示普通连接导线，而 wire(wide)表示总线连接。总线连接的快捷键是大写的 W。
进入连线命令后，于起点单击左键，再于终点单击左键。画完一段导线后，此时并没有
退出画线命令，可以继续画连接线，直到画完所所有的连接线后，按 ESC 退出画线命令。
连好线的电路图如图 3.7 所示。其中左右两条水平导线是后面连连接端口用的。
还可以对画好的线进行命名，键入快捷键 l，在弹出的对话框中输入线名，比如 a，点击
Hide，然后将字母 a 移动到要命名的线附近点击左键放下，如果名字离线较远，则要求再单
击所要命名的线。
3.4 设置元件参数
现在需要设置元件参数，有三种方法，①菜单栏-> Edit-> Properties-> Objects，再点击要
修改参数的元件，②先选中器件，再键入快捷键 q，③选中器件，再点击工具栏 Propertiy。
参数可以是以下三种形式的各种数学组合表达式，①变量，②常量，③skill 语言函数。
变量作参数会在仿真时用到。常量和 skill 语言函数作参数，在下面就会用到。
例如，单击 PMOS 选中它，这样 PMOS 会被一个白色方框包围。然后键入快捷键 q，
会弹出属性编辑对话框。这里我们需要填上 model name，以及 PMOS 的栅长和栅宽。栅长
我们设为常量 0.18u(注意 u 是小写！)，而栅宽我们设为函数 pPar(“wp”)，注意大小写不能
错。当然也可以设一个固定的尺寸，但这样就不能利用参数修改晶体管的栅宽了。pPar 函数
就是把 wp 作为传递参数，在其它电路图中调用这个电路时对 wp 赋值，就相当于给这个
PMOS 的栅宽赋值，这样做的目的是为了方便层次化设计。在后面仿真时大家会更加明白这
一点。Composer 会根据数值大小自动变换单位。如图 3.8 所示。
图 3.8 设置元件参数
图 3.9 设置好元件参数的电路图
模型名我们填 p18，这是因为我们这里采用的 Spice 模型是由 SMIC 提供的，对应 PMOS
的模型有 p18 和 p33 两种，18 代表电源电压为 1.8V。在后边仿真的时候我们还要再设
SpiceModel 文件的具体路径。如果需要查看其它模型名以及具体的模型参数，可以参阅如下
第 10 页，共 181 页
西安交通大学国家集成电路人才培养基地
文件，用任一文本编辑器打开即可。
/cad/smic018_tech/Process_technology/MixedSignal/SPICE_Model/ms018_v1p6_spe.mdl
同样的方法继续设置 NMOS 参数，只是模型名为 n18，栅长为固定值 0.18u，栅宽设为
pPar(“wn”)。设置好参数后的电路图如图 3.9 所示。
注意：①设置参数时不要自己输入单位，系统会自动加上。比如 0.18uM 是错误的写法。
如果非要自己写单位，也要和数值之间留一个空格，否则系统会把 M 识别为变量。
②器件的参数也可以在放置时就设置好。
3.5 放置端口
完成以上工作后，还必须放置 I/O 端口以标明电路的输入输出。放置端口有三种方法，
①菜单栏->Add->Pin，②键入快捷键 p，③点击工具栏 Pin。
执行放置端口命令后，会弹出如图 3.10 所示对话框。于 Pin Names 栏输入端口名，比如
Vin，于 Direction 栏选择 input，点击 Hide，然后将端口放到反相器的左边输入线上。同样的
方法再放置输出端口，端口方向要改为 output，名称为 Vout，将其放在反相器右边的输入线
上。最终的完成图如图 3.11 所示。
图 3.10 放置端口
图 3.11 最终的电路图
3.6 检查并存储
设计完成的电路图需要经过检查方能进行仿真。单击菜单栏->Check and Save 或者键入
快捷键大写的 X，可以对电路进行检查并存储。
检查后如果有错会在 CIW 窗口上显示错误或警告信息。如果没错，则如图 3.12 所示：
第 11 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 3.12 检查电路后 CIW 中的提示信息
检查无误后可以关闭 Composer 了。
第 12 页，共 181 页
四、创建 Symbol——Composer
现在我们要对上一章中画的反相器创建 Symbol，这样做的目的是为了在更大的电路中
用到我们前面所画的反相器时，可以用这个 Symbol 来代替。
4.1 打开 inverter 原理图
CIW 窗口菜单栏->Open，弹出打开对话框，选择自己的库，然后选择器件 inverter，再
于 viewname 栏选 schematic，点击 OK 打开上一章画好的反相器原理图。
4.2 创建 Symbol
Composer 窗口菜栏 ->Design->Create CellView->From Cellview， 弹 出 Cellview from
Cellview 窗口，如图 4.1 所示。
图 4.1 创建 Symbol
其中 Library Name、Cell Name 等栏已经自动填好，确认 To View Name 栏是 symbol，
点击 OK。弹出创建 Symbol 选项窗口，如图 4.2 所示。
图 4.2 创建 Symbol 选项窗口
这里已经自动识别出电路原理图中的输入输出端口，
默认输入在左，
输出在右，
点击 OK。
显示出 Symbol 编辑窗口，如图 4.3 所示。
西安交通大学国家集成电路人才培养基地
图 4.3 Symbol 编辑窗口
默认生成的反相器 Symbol 是一个绿色矩形框，引脚按刚才编辑好的方式左右排列。红
色矩形框代表调用这个模块时点选的区域，也就是说鼠标点到此区域范围内才可以选中这个
Symbol。图中所有元素均可修改，但我们一般只改绿色矩形框。
4.3 编辑 Symbol 并保存
默认的 Symbol 是一个比较大的矩形。对于反相器，我们习惯用一个三角形再加小圆圈
来表示。
选中绿色矩形框，delete 之，然后 Add->-Shape>Polygon，在刚才矩形框的位置画一个三
角形。鼠标在三个端点点 3 次即可。注意在三角形右边留出画圆圈的位置。
再 Add->Shape->Circle，先于圆心位置单击左键，再移动鼠标，得到合适的圆的半径后
左键确认。
再把图中的输入输出端口以及 partname 和 instanceName 移动到合适位置。其中，
@instance Name 代表以后调用此反相器时的编号，
@partName 代表对应的 schematic 的名字，
一般不用改。最后再把红色框大小修改合适(框住三角形和端口)。
最终的 symbol 如图 4.4 所示。
图 4.4 反相器最终的 Symbol
画好的 Symbol 需要检查保存。Design->check and save，检查结果显示在 CIW 窗口中。
第 14 页，共 181 页
五、电路仿真——ADE
现在我们用画好的反相器的 symbol 组成一个缓冲器(buffer)进行仿真，通过对 buffer 做
瞬态分析、DC 分析、AC 分析，分别得到该 buffer 的延迟时间、输入输出特性以及小信号频
率响应。
对电路进行仿真需要加激励信号，而加激励信号有两种方法，一种是在原理图中直接加
入信号源元件，另一种是在仿真环境窗口(ADE)中对输入端口加激励。这里我们介绍的是第
一种方法，第二种方法将在后续实验中介绍。
5.1 创建缓冲器原理图和 Symbol
缓冲器是由两个反相器组成，利用前边的方法，新建一个 cellview，画出缓冲器原理图，
如图 5.1 所示。
图 5.1 buffer 原理图
其中反相器我们直接调用了上一章中画好的 Symbol(注意是在自己的库中)。选中
inverter，键入 e，再点 OK，可以显示和 Symbol 对应具体的 schematic，但是这时只能看，
而不能修改。Crtl+e 退出该 Symbol。
另外我们把缓冲器的输入输出两条线命名为 IN 和 OUT，把第一级反相器的输出线命为
V1。这样是为了在仿真时显示得更清楚。给连线命名的方法是：键入快捷键 l，弹出连线命
名窗口，于 name 栏输入线名，然后点击 Hide，将名字移到要命名的线附近单击放下。
图 5.2 连线命名窗口
设置 inverter 参数。选中 inverter，键入 q，就会弹出反相器的属性，如图 5.3 所示。这
里我们需要分别设 wn 和 wp 的值。回忆 3.4 中给两个 MOS 管的栅宽设置传递参数，其实我
西安交通大学国家集成电路人才培养基地
们是给反相器的 NMOS 和 PMOS 的栅宽赋值。将 Display 设为 both，可以在原理图上显示
出参数值，当然你也可以不让其显示。
图 5.3 inverter 的参数传递
回忆第四章内容，我们由缓冲器的原理图再生成 Symbol。缓冲器的 Symbol 我们习惯用
一个三角形来表示，如图 5.4 所示。
图 5.4 缓冲器 Symbol
5.2 创建仿真电路
现在新建一个电路图，名为 buffer_test，注意选为自己的库。画出测试电路，如图 5.5 所
示。
图 5.5 buffer 的仿真电路
①独立电源 vdc 也是在 analoglib 库中，将其属性中的 DC voltage 设为 1.8。
②另一个激励信号是方波源，对应器件名称为 vpulse，也位于 analoglib 库中。方波源的
属性设置如图 5.6 所示。方波上升下降时间为 0.1n，周期为 10n，脉冲宽度为 4.9n，voltage1
第 16 页，共 181 页
西安交通大学国家集成电路人才培养基地
设为 0，voltage2 设为 1.8。因为我们还要作 AC 分析，交流电压幅值为 1(这样测得的输出直
接就是小信号增益)。为了得到 inverter 的输入输出特性，我们把直流电压设为变量 vin。
图 5.6 方波信号源的参数设置
对于初学者需要强调的一点，这里设置的方波电压、直流电压、交流电压是相互独立的，
分别用于瞬态分析、dc 分析、ac 分析(但某些情况下是有联系的)。
5.3 打开仿真环境
Composer 菜单栏->Tools->Analog Environment，打开仿真窗口(简称为 ADE 窗口)，如图
5.7 所示。其中比较重要的常用按钮已经标明。
仿真设置
编辑变量
输出设置
删除
开始仿真
变量列表
图 5.7 仿真环境窗口
仿真时需要进行一些诸如仿真库文件路径、结果存储路径、仿真器选择等的设置，相关
设置在 setup 中进行设置。这里我们只需要设置仿真库文件路径(仿真库文件记录着不同工艺
角的参数，并指明了各元件类型的 model 文件所在路径)，其它均为默认设置。
于 ADE 窗口，Setup->Model Libraries，打开 Model 库设置窗口，如图 5.8 所示。单击
“Browser”
，打开浏览窗口，如图 5.9 所示，双击列表里的选项可以进入对应的目录，双击../
可以进入上一级目录。我们所使用的 model 文件是由 smic 提供，其路径如下：
/cad/smic018_tech/Process_technology/Mixed第 17 页，共 181 页
西安交通大学国家集成电路人才培养基地
Signal/SPICE_Model/ms018_v1p6_spe.lib
图 5.8 Model 库设置窗口
图 5.9 选择 Model 文件
选好后点击 OK 确认，然后再于 Model 库设置窗口的 Section 栏填写工艺角，这里我们
填 tt(即 NMOS 和 PMOS 速度均为典型值)，然后再点 Add 按钮，将当前的仿真库文件添加
进列表，点击 OK 退出。
5.4 设计变量
仿真环境菜单栏->Variables->Edit，或者直接点击右侧的工具栏中的 Edit Variables 按钮，
弹出如图 5.10 所示窗口。击点按钮“Copy From”
，就会列出我们前面在测试电路中添加的
变量 vin。选中该变量，我们设置一个初始值 0.9。之所以是 0.9，是因为当反相器的输入为
0.9 时两个 MOS 管都会导通，此时反相器实际起的是放大器的作用，而我们作 AC 分析就是
要得到 MOS 管处于饱和区时它的频率响应。需要强调的是，AC 分析是建立在一定的工作
点上的，而电路的工作点正是由电路图中所设置的电源 DC 值以及这里的变量初始值决定
的。
图 5.10 变量初始值设置
5.5 仿真设置
由于我们要做瞬态分析，dc 分析，ac 分析，所以我们一次弄好所有设置。
①Analyses->choose，或者点击右侧工具栏的 choose analyses 按钮。弹出如图 5.11 所示
窗口。于 Analysis 栏选择不同的仿真。对于瞬态分析，我们选 tran，然后于 stop time 栏输入
仿真时间 10n。
第 18 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 5.11 仿真设置窗口，瞬态分析的设置
②再于该窗口中选取 dc，窗口会有相应变化。于 sweep variable 栏选择 Design Variable，
然后输入变量名 vin，并输入变量的扫描范围，从 0 到 1.8。并选择扫描类型为线性，扫描为
0.001。这样仿真时就会对 vin 从 0 到 1.8V 以 0.001 为间隔进行扫描，从而得到输入输出特
性。
注意选中 DC Analysis 复选框，这样就可以将 AC 分析时所采用的的直流工作点保存下
来，以便我们后面查看电路的直流工作点。如图 5.12 所示。
③再于该窗口中选取 ac，窗口会有相应变化。默认是频率扫描。我们只需要输入频率扫
描范围。这里输入 10 到 1000M(注意是大写)。其它均为默认值。如图 5.13 所示。
图 5.12 仿真设置窗口，dc 分析的设置
图 5.13 仿真设置窗口，ac 分析的设置
第 19 页，共 181 页
西安交通大学国家集成电路人才培养基地
5.6 选择输出，并保存当前仿真设置
接下来要选择我们需要观察的对象，即我们要看哪个节点的电压，或者要看哪一条支路
的电流。
于 ADE 窗口，Output->To Be Plotted->Select On Schematic，这样会弹出我们画的电路
图。然后分别单击输入和输出两条线 IN 和 OUT，以及第一级反相器的输出 v1。注意选择
v1 时要先选中反相器，再按 e 进入下一层子电路。并注意一定要单击导线，而不是元件的
Pin 角！然后按 ESC 退出选择状态。此时在仿真窗口中已经有了 IN、OUT、v1 三项，如图
5.13 所示。
图 5.13 全部设置完成后的仿真环境窗口
保存当前的仿真设置。Session->Save State，弹出保存对话框，填好名称，点击 OK 确定。
这样下次再仿真时，可以直接调用该仿真设置，而不用每次都进行同样的设置。
5.7 进行仿真并查看波形
现在可以进行仿真了。于 ADE 窗口，Simulation->Run，或者点工具栏 Netlist and run 按
钮，再点 OK，就可以显示出前边所设置的 output 中指定的信号波形。如图 5.14 所示。
第 20 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 5.14 波形显示窗口
默认是将所有仿真波形显示在同一个大窗口中，在上图中，从左到右分别是瞬态分析波
形窗口、AC 分析波形窗口、DC 分析波形窗口。
图中每一个小窗口称为子窗口。子窗口右上角的数字图标若为绿色，表示当前子窗口处
于被选中状态。对于选中的窗口，我们可以通过工具栏的按钮改变其显示方式，如将一个子
窗口中的多条曲线分行显示等。工具栏各按钮作用如下：
将选中子窗口中的栅格打开或隐藏
将选中子窗口中的曲线分行显示。
将子窗口重叠排列，这样当前波形窗口内每次就只显示一个子窗口。
新建子窗口
新建波形窗口
我们也可以对波形进行操作。单击窗口中的曲线或者子窗口上方的信号名称，可以选中
相应的波形。对于选中的波形，可以对其进行诸如删除、各种数学计算等操作，还可以对波
形做任意的拖动操作，详细功能将在后面介绍。
5.8 仿真结果分析
通过对仿真结果的分析，要学会波形测量、查看电路工作点状态、查看电路节点电压、
查找器件参数、计算器的使用以及对波形窗口坐标等各种操作。
①瞬态结果分析。选中瞬态分析子窗口，点击工具栏按钮
，将瞬态波形放大到当前
波形窗口中。为了看清缓冲器延时，需要放大波形的特定区域。在波形窗口中按住鼠标右键
不放，拖出一个矩形框，框住瞬态波形中输出信号的上升部分，松开右键后，矩形框中的波
形就会被放大到整个窗口。如图 5.15 所示。
第 21 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 5.15 瞬态分析波形中的上升下降延时测量
于波形窗口点击菜单栏 Trace，然后将 Horiz Cursor 的对勾打上，此时会在当前窗口出
现一条水平白线。拖动白线右边的红色头，可以上下移动白线，同时窗口上方会显示出水平
白线与图中三条曲线交点的坐标值。我们拖动白线到纵坐标为 0.9V 的位置，然后就可以读
出信号 VIN、v1、VOUT 对应的时间。比如这里分别为 50ps、111ps、779ps，则第一级反相
器的输出延时为 61ps，总的缓冲器上升下降延时为 729ps。同理我们也可以测出下降上升延
时 tPLH。
②AC 结果分析。点击波形窗口右上角图标
中的数字，可以使相应窗口弹到最前
面。点击数字 2，则 AC 波形就到最前面。从图中我们可以大致读出缓冲器作放大器时小信
号增益约为 500，单位增益带宽接近 1G。为了更精确的测量单位增益带宽以及 3dB 带宽，
我们还要利用计算器得到输出信号的波特图及其相位频率响应。
由于带宽比较大，我们把 AC 分析的范围改大到 10G，重新仿真一次。然后于波形窗口
点击按钮
新建一个子窗口，再于菜单栏，Tools->Calculator，打开计算器，如图 5.16 所示。
信号
表达
选择
式输
区
入区
计算
函数
结果
区
输出
函数
表达
分类
式编
辑按
钮
图 5.16 计算器
先点击 Clear 清除当前选中的信号。然后于信号选择区选中 ac 中的 vf，这时会弹出原
第 22 页，共 181 页
西安交通大学国家集成电路人才培养基地
理图，从原理图中点击 OUT 线，此时会在表达式输入区出现 VF(“/OUT”)，然后再于函数
区单击 dB20，输入区变为 dB20(VF(“/OUT”))。再点击 plot 按钮 ，就会在当前选中的
波形窗口中显示出输出信号的波特图。此时波形窗口如图 5.17 所示。
图 5.17 新添加子窗口
同样的方法再添加 phase(VF(“/Vout”))，然后将该子窗口放大到波形窗口中，并点击分行
显示按钮，如图 5.18 所示。利用 Trace 工具，我们可以精确地量出小信号单位增益带宽为
1.2GHz。
另外，双击窗口坐标，弹出一个坐标属性窗口，可以调整坐标和栅格的范围、刻度等。
例如对于相位频率响应的坐标，我们可以通过调整让其显示出 90°、180°等我们希望的刻
度。这里我们不再详述，同学们自己试验。
图 5.18 输出信号波特图与相位频率响应
第 23 页，共 181 页
西安交通大学国家集成电路人才培养基地
③DC 分析结果。将 DC 波形放大到当前窗口中，放大 0.9V 附近的波形。可以从中测出
开关阈值电压 VM。如图 5.19 所示。
图 5.19 缓冲器的输入输出特性
从 DC 分析结果中也可以看出，缓冲器比单级反相器具有更大的噪声容限。
此外，我们还可以得到 AC 分析中电路的工作点状态。于 ADE 窗口点击 Results->Print，
下拉菜单中有 DC Node Voltages，DC operating Points，Model Parameters，Transident Node
Voltages，Transident Operaing Points 等选项，可以分别打印出电路的节点电压、工作点状态、
模型参数、瞬态节点电压、瞬态工作点状态，如图 5.20 所示。
打印
出的
参数
值
图 5.20 打印节点电压、工作点状态以及器件参数
同学们可以测试各种宽长比下电路的瞬态、AC、DC 波形，分析第一级反相器和第二级
反相器分别对电路性能有什么影响，并思考为什么。另外考虑该缓冲器既然有放大作用，能
否用来作放大器，为什么。
第 24 页，共 181 页
西安交通大学国家集成电路人才培养基地
对于电路仿真我们就只进行一个简单的介绍，更多的功能将在后续实验中介绍。
第 25 页，共 181 页
六、版图设计——Virtuoso Layout Editing
现在开始根据我们前边的设计尺寸，来画缓冲器的版图。为了显示层次化设计，我们先
分别画出两个不同尺寸的反相器版图，再将两个反相器组成缓冲器的版图。
通常的版图设计步骤大概如下：①NMOS：画出 N 有源区->栅->做接触孔->覆盖金属->N
注入区；②PMOS：画出 P 有源区->栅->做接触孔->覆盖金属-> N 注入区；③连接晶体管：
放置 PMOS 和 NMOS->连接输出->连接输入->金属连接->电源线；④PAD。
由于反相器较为简单，我们直接开始画它的版图。
6.1 新建 layout
类似新建原理图，CIW 窗口菜单栏->File->New->CellView，选择自己的库，然后输入版
图名字 inverter，注意于 tool 栏选择 Virtuoso，ViewName 栏会自动变为 layout。点击 OK 后，
会弹出 Virtuso 主界面，以及 LSW 窗口。如图 6.1 所示。
(a)
(b)
图 6.1 (a)LSW 窗口 (b)版图编辑主界面 Virtuso
图 6.1(a)中的窗口是用来选择掩膜层的，我们可以在设计时随时改变层，在 LSW 中选
中相应层，那么在 Virtuso 中就使用此层画图。(b)就是我们画版图的主窗口，结构类似
Composer。
Virtuso 主界面包括：标题栏，菜单栏，工具栏，状态栏(第二行)，提示区(就是最底下那
行)以及最大的那个工作区。状态栏会提示当前的命令以及所选择的物体个数，提示区会告
诉你当前应该做什么事。
注意：①类似 Composer，Virtuso 中的多数命令会一直保持，直到你调用其它命令替代
西安交通大学国家集成电路人才培养基地
它或者按 Esc 取消，尤其是在执行 delete 命令时，忽视这一点很可能会误删除！
②点击工具栏的 zoomin 和 zoomout 按钮可以放大缩小版图。键入快捷键 f 可以使版图
自动缩放到合适大小。
③编辑版图过程中注意要及时保存，保存方法是菜单栏->Design->Save，也可以键入快
捷键 S(大写)来保存。
6.2 参阅设计规则手册
版图有非常多的物理规则约束，这是由 Foundry 的工艺决定的。我们所使用的 SMIC 的
0.18um 工艺的设计手册在如下路径：
/cad/smic018_tech/Process_technology/Mixed-Signal/Design_Rule>TD-MM18-DR2001v6P.pdf
手册中每一条规则都给出了编号，比如 AA.5，SN.01 等。同学们在设计版图的过程中
要时刻注意设计规则手册。在后面做设计规则验证(DRC)遇到错误时还要不断的回来查阅该
设计手册。
6.3 设置 LSW 窗口可见层
SMIC 的工艺库默认有非常多的掩膜层。我们画反相器只需要其中一小部分层，为了方
便我们操作，我们需要对 LSW 进行设置。LSW 窗口->Eidt->Set Valid Layers，会弹出如图
6.2 所示窗口。
表 6-1 给出了 smic 工艺中的关键层，
并标出了我们在画反相器时所需要的层。
请根据表 6-1 设置可见层。点击 OK 确定后，LSW 窗口->Eidt->Save，弹出保存对话框，点
击 OK 保存当前设置，这样下次再进入 Virtuso 时就会使用该设置。
图 6.2 设置可见图层
第 27 页，共 181 页
西安交通大学国家集成电路人才培养基地
表 6-1 SMIC 关键掩膜层
序号
层名字
含义
含义
本实验所
需要的
1
AA
Active Area
有源区
√
2
AR
Reverse Active Area
无源区
3
KV
Alignment mark clear-out
对准标记
4
NW
N-Well
N阱
5
PW
P-Well
P阱
6
DG
Dual Gate(thick oxide)
双栅(厚氧)
7
GT
Poly gate
多晶硅
8
PLH
PMOS LDD implant for 3.3V
3.3V下PMOS轻掺杂注入
9
NLH
NMOS LDD implant for 3.3V
3.3V下NMOS轻掺杂注入
10
PLL
PMOS LDD implant for 1.8V
1.8V下PMOS轻掺杂注入
11
NLL
NMOS LDD implant for 1.8V
1.8V下NMOS轻掺杂注入
12
SP
P+implant
P注入
√
13
SN
N+ implant
N注入
√
14
ESD1
ESD implant for Boron(B)
静电放电注入
15
SAB
Salicide block area
硅化物阻挡区
16
CT
Contact
有效接触孔
√
17
M1
Metal-1
第一层金属
√
18
V1
VIA-1
通孔1
√
19
M2
Metal-2
第二层金属
√
20
V2
VIA-2
通孔2
21
M3
Metal-3
第三层金属
22
V3
VIA-3
通孔3
23
M4
Metal-4
第四层金属
24
V4
VIA-4
通孔4
25
M5
Metal-5
第五层金属
26
V5
VIA-5
通孔5
27
M6
Metal-6
第六层金属
28
PA
Passivation/Pad
焊盘
29
PI
Polyimide
√
√
注意除了表 6.1 中我们标出的需要显示的图层外，还需要 M1TXT 和 M2TXT 两层，用
来标记输入输出。
6.3 画第一个反相器
6.3.1 画第一个晶体管——NMOS
一个标准 CMOS 反相器有两个晶体管，现在我们来画第一个晶体管 NMOS，其栅长为
0.18um，栅宽为 0.6um。
第 28 页，共 181 页
西安交通大学国家集成电路人才培养基地
①由于我们采用的是 0.18um 工艺，而在 Virtuoso 中默认最小单位为 0.1um，因此我们
需要改变该设置。Virtuoso 菜单栏->Options->Display，会弹出显示选项窗口，将其中的 X snap
Spacing 和 Y snap Spacing 两栏设为 0.01，点击 Save to 保存，然后点击 OK 确定。
②画有源区。先选择标尺工具(Window->Create Ruler 或者直接键入快捷键 k)进行定位。
点击左键开始，再点一次左键结束画标尺。用标尺定位一个 1.42um×0.6um 的矩形。点击
ESC 退出标尺命令。然后于 LSW 窗口中选择 AA 层。再于 Virtuoso 窗口->Create->Rectangle
或直接键入快捷键 r，沿刚才的标尺，画一个 1.42um×0.6um 的矩形有源区。如图 6.3 所示。
图 6.3 用标尺定位有源区
③画多晶硅栅。键入快捷键大写的 K 清除当前所有标尺。然后利用标尺，于有源区中
间定位好栅的位置。再于 LSW 窗口中选择 GT 层，然后再在 Virtuoso 中沿标尺画栅。如图
6.4 所示，注意由设计规则 GT.5 知多晶硅栅相对有源区的最小延伸为 0.22um。
图 6.4 画栅
④画接触孔。同上面的方法，于 MOS 管的漏区和源区各画一个有效接触。有效接触孔
的图层名为 CT。注意，画好一个有效接触后，另一个可以直接复制过去。方法为：键入快
捷键 c，然后选中要复制的对象，再移动对象到合适位置，点击左键放下。在放下对象之前
第 29 页，共 181 页
西安交通大学国家集成电路人才培养基地
按 F3 可以进一步选择细节，比如复制的物体以何种方式移动(水平、垂直、45 度角等)。画
好 CT 后如图 6.5 所示。注意由设计规则 CT.1 知接触孔的大小必须为 0.22um。
图 6.5 画有效接触
⑤画金属层。有效接触只是在氧化层上打了个孔，实际的连接得靠金属层。在 LSW 中
选中 M1 层，然后以 CT 为基准外延 0.16um 画矩形。另一个 M1 矩形可以直接复制过去。
图 6.6 用金属包围有效接触
⑥画扩散区。有源区仅仅是把芯片分为有源区和场氧区两部分。具体的有源区究竟是用
来做 PMOS 还是做 NMOS 就是由扩散区类型来决定的。在 LSW 中选中 SN，然后以有源区
为基准，水平方向外延 0.2um，垂直方向外延 0.35um 画矩形。
第 30 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 6.7 画 N 扩散区
至此，第一个晶体管 NMOS 我们就画好了。
6.3.2 画第二个晶体管——PMOS
现在我们画第二个晶体管——PMOS。根据前边设计要求，L 为 0.18um，W 为 1.95um。
我们在 NMOS 旁边的空白处开始画 PMOS。前几步和 NMOS 差不多，只是在画接触孔时，
由于 P 管较长，因此需要打多个孔，这样才能使得电流均匀地流过沟道，注意孔间距要大于
0.25um。注意要用金属层 M1 分别包住源区和漏区各自的三个接触孔。
此外，我们的工艺是 P 衬底，对于 PMOS 我们还需要画 N 阱。以 PMOS 的有源区 AA
外延 0.5um 画 N 阱(图层名为 NW)。画好的 PMOS 见图 6.8。
图 6.8 NMOS 与 PMOS
6.3.4 信号线的连接
现在我们要把 NMOS 和 PMOS 连接起来，使其组成 CMOS 反相器。
第 31 页，共 181 页
西安交通大学国家集成电路人才培养基地
①把 PMOS 移动到合适位置。用鼠标拖一个框，选中整个 PMOS，键入快捷键 m，然
后点击 PMOS，按 F3 改变 snam mode 到 anyangle，点击 hide，这时移动 PMOS 到 NMOS 上
方，使 P 管和 N 管的栅在同一直线上。点击左键放下。如图 6.9 所示。
图 6.9 移动 PMOS 到合适位置
图 6.10 连接输入输出
②连接输出。在 NMOS 和 PMOS 的漏极之间画一个金属矩形，把 NMOS 和 PMOS 漏
区的两块金属连接起来。然后再加上一块水平的金属。
③给输出加上标记。于 LSW 窗口选择 M1TXT 层，利用 Create->Label(或者直接键入快
捷键 l)，于 Label 栏输入 Vout，把 Height 改变为 0.2，点击 Hide，将标记放在水平的金属上。
④连接输入。
在 NMOS 和 PMOS 多晶硅栅之间再画一个 GT 层矩形，
把 NMOS 和 PMOS
的栅极连接起来。然后再加上一块水平的 GT。栅必须还得和金属层连起来才能够连到外部
输入。用 CT 连接一层金属到刚才的水平 GT 上。
⑤给输入加上标记。同上面的方法，给输入金属加上标记 Vin。
到这一步的版图如图 6.10 所示。
6.3.4 连接电源与地
现在来画电源线和地线。电源线和地线使用金属 2。
①画电源线。于 LSW 窗口选择 M2，然后在 PMOS 上方画水平矩形。
②连接电源线与 PMOS 源区。在 PMOS 源区上方用 M1 画矩形，使其一端连接 PMOS
源区金属，另一端和刚才画的电源线交叠。现在要把这两层交叠的金属连起来，金属 1 与金
属 2 的连接是利用通孔 1(图层名为 V1)。于 LSW 窗口选择 V1，在 M1 与 M2 交叠的地方画
一矩形。由设计规则 V1.1 知通孔边长等于 0.26um。
③给电源线加上标记。于 LSW 窗口选择 M2TXT，然后给电源线加上标记 vdd!。注意
加上叹号的意思是该节点为全局节点。
④同样的方法用 M2 画出地线，并用 V1 将其和 NMOS 源区金属相连，然后用 M2TXT
第 32 页，共 181 页
西安交通大学国家集成电路人才培养基地
加上标记 gnd!。
到这一步的版图如图 6.11 所示。
图 6.11 加上电源线与地线
图 6.12 加上衬底接触
6.3.5 做衬底接触
晶体管所在的衬底要有正确的偏置，NMOS 的衬底必须接地，而 PMOS 的衬底必须接
电路中的最高电位，即电源。给衬底加偏置的方法是作衬底接触。在 P 衬底工艺下，对于
NMOS，就直接在 P 衬底上加 P 注入形成欧姆接触，并与地相连，对于 PMOS，是在 N 阱
上加 N 注入形成欧姆接触，并与电源相连。
①做 P 衬底接触。在 NMOS 旁边画 AA 矩形，然后用 SP 将其包围，再用接触孔 CT 和
金属 M1 将该衬底接触与地相连。注意留够 SP 与 AA 间距。
②做 N 阱接触。注意先将 N 阱扩大，以便能放下欧姆接触。Edit->Stretch 或者键入快捷
键 s，然后将鼠标移动到 N 阱的边线上，点击左键，这时移动鼠标就可改变 N 阱大小，再次
点击左键确定。然后类似上面的方法做 N 阱接触，只是将 SP 换成 SN，然后再用 CT 和 M1
将接触与电源相连。注意由设计规则 SN.11，在靠近 N 阱边缘的地方，SN 与 AA 的间距要
大于 0.18um。
图 6.12 即为第一个反相器最后画完的版图。注意这还不是最终的版图，只有通过了 DRC
和 LVS 的版图才能算是最终的版图。
第 33 页，共 181 页
西安交通大学国家集成电路人才培养基地
6.4 画第二个反相器
同样的方法，我们新建一个 cellview，画第二个反相器的版图。注意根据前边的设计要
求，第二个反相器的 NMOS 栅宽为 1.8um，PMOS 的栅宽为 5.85um。为了使两个反相器在
最后版图拼接时易于连线，同时也为了使 MOS 管的栅不要过长，我们利用叉指结构来做。
图 6.13 显示了如何用叉指结构来形成栅长为 5.85um 的 PMOS，清楚其间，我们没有画出 P
扩散区。
图 6.13 叉指结构
实际上，叉指结构就相当于几个 MOS 管并联。图 6.13 中就相当于 3 个 PMOS 管的 G、
S、D 分别相连。完整的第二个反相器的版图如图 6.14 所示。
图 6.14 第二个反相器版图
第 34 页，共 181 页
西安交通大学国家集成电路人才培养基地
6.5 画缓冲器版图
现在用前边画的两个不同尺寸的反相器来组成缓冲器。新建一个 layout 的 cellview，名
字取为 buffer。
在 Virtuoso 界面中，键入快捷键 i 添加器件，点击 browse，选择自己库中的反相器的
layout，就会出现一个大的方框，代表 inverter 的版图，单击鼠标放在合适位置。同理再放置
另一个反相器的版图。如图 6.15 所示。按 Shift+f 可以显示出下一级器件的版图细节。按
Ctrl+f 可以隐藏下一级器件的版图细节。
图 6.15 用反相器组成缓冲器
按 Shift+f 显示出版图的内部结构，然后分别用 M1 和 M2 将两个反相器的输入输出以
及电源和地连起来，然后用 M1 画输入与输出线。最后用 M1TXT 层给输入与输出加上标记
IN 和 OUT，用 M2TXT 层给电源与地加上标记 vdd!和 gnd!。最终完整的缓冲器版图如图
6.16 所示。
图 6.16 完整的缓冲器版图
第 35 页，共 181 页
七、设计规则检查(DRC)——Assura DRC
Cadence 用来做版图验证的工具有 Diva，Dracula，Assura。Diva 和 Dracula 已经处于淘
汰的地位。因此这里我们简单介绍如何用 Assura 进行 DRC、LVS 以及寄生参数提取。
Assura 具有完全的图形界面，并整合到 Virtuoso 的主界面中，是性能全面的版图验证工
具，支持交互式和批处理操作，使用层次化的处理，能够快速、高效地识别和改正设计规则
错误。
7.1 运行 Assura DRC
①首先我们在工作目录下新建一个目录 DRC，用于存放 DRC 输出文件。
②打开上一章中我们画好的缓冲器版图，从 Virtuoso 菜单栏->Assuro->Run DRC 可以打
开 Run Assura DRC 界面，如图 7.1 所示。
读
取
DRC 运
行参数
保存当前
DRC 运
行参数
版图文件
来源
DRC 输
出结果路
径
DRC 输
出结果名
称
DRC 规
则选项开
关
规则文件
DRC 参
数设置
显示参数
图 7.1 Run Assuro DRC 窗口
其中 Layout Design Source 设置版图文件来源，默认的是 DFII 格式版图，即标准的
Cadence Design Framework II 数据格式。你也可以选择 Stream，即由 GDS 格式的版图来进
行 DRC。这里我们使用 DFII。
使用 DFII 格式，则 Library、Cell、View 就会自动填好。于 Run Name 栏输入 DRC 输出
结果名字，比如 buf_drc，于 Run Directory 栏输入 DRC 输出结果路径，比如./DRC，则 DRC
输出结果将保存在当前工作目录下的 DRC 目录中。
③最重要的是规则文件的设置。我们所使用的 SMIC 的.drc 规则文件位于如下路径：
西安交通大学国家集成电路人才培养基地
/cad/smic018_tech/Design_Service_Technology/mixedsignal/DRC/SmicDRL2TM6P_asr018_mixlog_p2mx_mt.drc
可以直接将以上路径以及文件名输入，也可以点击“…”按钮来选择规则文件。
④由于反相器版图简单，只用到两层金属，而 SMIC 的设计规则默认要检查所有金属层
以及多晶硅的覆盖率，简单起见，我们这里关掉覆盖率检查。在设置好规则文件后，就可以
点击“Set Switches”按钮，弹出 Set Switches 窗口，选中 NoDensityChecking，点击 OK 确
定。
其它选项我们暂时先不管。以上设置完毕，可以点击“Save State”将当前设置保存，然
后点击 OK 就开始运行 DRC 了。
7.2 查找 DRC 错误并修改
点击 OK 运行 DRC 后，会先弹出一个 Progress 窗口，显示当前运行 DRC 的一些信息，
当 DRC 结束后，该窗口就会消失，然后弹出是否查看当前 DRC 结果的对话框，点击 Yes。
实际上如果严格按照上一章中提到的规则画反相器版图，将不会有任何 DRC 错误。这
里给出一个故意加了些设计错误的例子以说明如何查找 DRC 错误，如图 7.2 所示。
点击左右方向键在
Virtuoso 中显示错
误位置
图 7.2 错误提示窗口
图 7.2 中的窗口简称为 ELW 窗口。
ELW 窗口左边列出了当前版图中的 DRC 错误类型，
每一错误前中括号中的数字是错误个数，后边是错误编号以及解释。比如
[3] SN.11: Min. enc 0.18um SN beyond an N+ pick-up AA if the distance between
N+AA and N-Well < 0.43um
意思为编号为 SN.11 的 DRC 错误共有 3 个。该条设计规则的意思是：在距 N 阱边缘不到
0.43um 的情况下，SN 相对 AA 区的最小包围为 0.18um。根据编号我们可以查设计规则手册，
以了解具体的错误信息。
ELW 窗口右边列出的是违反对应设计规则的元件。因为我们这里只有一个元件反相器，
所以所有的错误对应的只有 inverter 一个元件。选中相应的错误，再点击右方向键，可以
在 Virtuoso 窗口中依次显示出对应的错误位置，并用相应的颜色标出。
依照提示修改所有的错误，然后再次进行 DRC，直到没有 DRC 错误为止。注意每次重
新进行 DRC 前要对修改的版图进行保存，并关掉当前运行的 DRC(菜单栏 Assura->Close
Run)。
第 37 页，共 181 页
西安交通大学国家集成电路人才培养基地
7.3 一些高级 DRC 功能
7.3.1 屏蔽器件
某些情况下在做 DRC 时，可能部分器件内部我们已经通过了 DRC，在上一层电路中并
不需要对其进行 DRC 了，为了加快速度我们可以屏蔽该器件。比如我们要跳过对缓冲器中
第一个反相器的 DRC。
①于 Virtuoso 窗口中，Assura-> Run DRC，弹出 Run Assura DRC 窗口。点击“Modify
avParameters”按钮，弹出如图 7.3 所示的 DRC 参数设置窗口。
图 7.3 DRC 参数设置窗口
②选中?ignoreCell，再选中 Use in Run，然后于 Cells 栏中输入 inverter1，如图 7.4 所示。
点击 OK 确定。
图 7.4 跳过某些器件的 DRC
③此时 Run Assura DRC 窗口底部的 View avParameters 一栏中多出一行，
如图 7.5 所示。
点击 OK 确定，开始运行 DRC。这样做 DRC 时就不会对 inverter1 的版图进行检查了。
第 38 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 7.5 DRC 参数
7.3.2 屏蔽错误
有时候检测出的一些 DRC 错误我们并不想马上更正(或者出于其它原因)，我们可以把
这些错误隐藏掉。
①在跑完 DRC 后，于 ELW 窗口中，File->Preferences，会弹出 ELW Preferences 窗口，
选中其中的 Add Commands during SingOff 以及 SingOff Feature 然后点击 OK 确定。
②在 ELW 窗口中选中其中一项错误，并单击右方向按钮，会在 Virtuoso 中显示出当前
的错误位置。
直接单击 SingOff 按钮，将会只屏蔽一个错误，在 Virtuoso 窗口中单击要屏蔽的错误位
置，然后会弹出一个注释输入对话框，如图 7.6 所示。于 Comment 栏输入我们的注释(比如
隐藏当前错误的原因)，然后点击 OK 确定。这样当前位置的指定类型错误就不再标出。
图 7.6 DRC 参数
我们也可以屏蔽选定区域内所有指定类型的错误。于 ELW 窗口中，Error Visibility->Sign
Off Area，会弹出一个对话框，提示当前图层上被选中的错误标志将被隐藏，点击 OK 确认，
然后于 Virtuoso 窗口中拖动鼠标画一个矩形，围住我们想隐藏错误标志的区域，又弹出一个
注释输入对话框，输入我们的注释，然后确定。
这样我们选中的区域里指定类型的错误就不再被标注出来了。
于 ELW 窗口中，View->SingOff Errors，可以查看当前隐藏掉的错误。
7.3.3 把屏蔽掉的错误作为 DRC 运行参数
在上次 DRC 中隐藏掉的错误，若不作其它设置，当再跑一次 DRC 时，这些错误又会出
现。如果我们想一直隐藏这些错误，可以把隐藏掉的错误作为下次 DRC 时的参数。
①在隐藏掉一些错误后，于 ELW 窗口，File->Save As，会弹出保存对话框，将其中的
SingOff Error File 中的文件名改为：buf_waived.evd，然后点击 OK 保存。
②于 Virtuoso 窗口中，Assura->Close Run，关掉当前运行的 DRC。
③于 Virtuoso 窗口中，Assura-> Run DRC，弹出 Run Assura DRC 窗口。点击“Modify
第 39 页，共 181 页
西安交通大学国家集成电路人才培养基地
avParameters”按钮，弹出如图 7.3 所示的 DRC 参数设置窗口。
④选中?exceptionFile，再选中 Use in Run，然后点击“．．．”按钮，选择前边保存的
buf_waived.evd 文件(在 DRC 目录下)。点击 OK 确定。
⑤点击 OK 开始运行 DRC。
从运行结果中可以看到，上一次隐藏掉的错误已经被忽略掉了，不再显示在 ELW 窗口
中了。
第 40 页，共 181 页
八、版图和原理图一致性检查—Assura LVS
DRC 完全没有错误以后，就可以进行版图和原理图一致性检测(LVS)了。
8.1 LVS 前的准备
①生成原理图对应的网表文件。于 CIW 窗口，Export->CDL，弹出 CDL Out 窗口，点
击“Library Browser”
，选择自己的库以及反相器的原理图。然后于 OutPut File 栏输入网表
文件名，比如 inv_netlist.sp。再于 Run Directory 栏输入保存目录./LVS。注意一定要将 Scale
项选择为 micron，否则在 LVS 时将会产生参数错误。如图 8.1 所示。点击 OK 将在 LVS 目
录下生成相应的网表文件。
图 8.1 生成 CDL 网表文件
②修改网表文件。用任一文本编辑器打开刚才生成的 buf_netlist.sp 文件，把 NMOS 和
PMOS 的模型名分别改为 N 与 P，即将以下两行
MM1 Vout Vin gnd! gnd! NM W=wn L=180.00n
MM0 Vout Vin vdd! vdd! PM W=wp L=180.00n
修改为
MM1 Vout Vin gnd! gnd! N W=wn L=180.00n
MM0 Vout Vin vdd! vdd! P W=wp L=180.00n
关于为什么要这样改，将在后面说明。
③在自己的工作目录下新建一个目录 LVS，用于存放 LVS 输出文件。
④用 Assura 作 LVS 需要四个文件：
extract.rul：版图提取规则文件
compare.rul：版图原理图比较规则文件
binding.rul：版图和原理图元件名字对应规则文件
西安交通大学国家集成电路人才培养基地
smic18_lvs_include.rsf：LVS 选项设置文件
以上四个文件均在 SMIC 的库目录下的 smic18_lvs 文件夹内，我们把整个 smic18_lvs 目
录都拷到新建的 LVS 目录中(注意目录名字 smic18_lvs 不能改)，命令如下：
cp –r /cad/smic018_tech/Design_Service_Technology/mixed-signal/LVS/smic18
_lvs /home/bma/wavehorse/LVS
请将以上的/home/bma/wavehorse 换成自己的工作目录。
此外还有一个 assura_teach.lib 文件，指定了以上 LVS 的库文件路径。把该文件也拷到
刚才新建的 LVS 目录下。
cp /cad/smic018_tech/Design_Service_Technology/mixed-signal/LVS/assure_tec
h.lib /home/bma/wavehorse/LVS
8.2 设置并运行 Assura LVS
打开上一章中我们画好的缓冲器版图，
先要指定 assura_teach.lib 文件的路径。于 Virtuoso
菜单栏，Assuro->Teachnology，弹出 Teachnology Lib Select 窗口，点击按钮“．．
．”，选择我
们前边拷贝过来的 assura_teach.lib 所在目录，或者直接输入如下的路径，点击 OK 确定。
/home/bma/wavehorse/LVS/assure_tech.lib
于 Virtuoso 菜单栏，Assuro->RunLVS，可以打开 Run Assura LVS 界面，如图 8.2 所示。
保存当前
LVS 运
行参数
读取 LVS
运行参数
原理图文
件来源
LVS 输出
结果路径
版图文件
来源
提取规则
文件
比较规则
文件
LVS 规则
选项开关
名称对应
规则文件
LVS 选项
设置文件
图 8.2 Run Assura LVS 窗口
①Schematic Design Source 设置原理图文件来源，默认的是 DFII 格式版图，即标准的
Cadence Design Framework II 数据格式。这里我们选择 netlist 格式，此时窗口会发生相应变
化。点击“Add”按钮，选择我们前边生成的反相器的网表文件，并于 Netlist Type 栏选默认
第 42 页，共 181 页
西安交通大学国家集成电路人才培养基地
项 CDL。然后于 cell 栏输入 inverter。
②Layout Design Source 设置版图文件来源，我们仍然使用 DFII，则 Library、Cell、View
就会自动填好。
③于 Run Name 栏输入 LVS 输出结果名字，比如 inv_lvs，于 Run Directory 栏输入 LVS
输出结果路径./LVS。
④于 Technology 栏选择 smic18_lvs(如果前边没有指定 assura_teach.lib 文件，则不
会有这一选择项)，
于 Rule Set 栏选择 Smic18_LVS_Bind，则下面四个规则文件会自动填好。
如果选择 undefined，则需要手动设置四个规则文件的路径。
点击 Binding File 栏后面的“View”按钮，可以看到 Schematic 和 Layout 元件名的对
应关系，其中原理图的 N 和 P 分别对应着版图的 n18 和 p18，由于我们的版图是采用 0.18um
工艺画的，所以 Assura 会把版图上的 NMOS 和 PMOS 提取为 n18 和 p18 的元件，然后再与原
理图作比较，所以我们才会在前边需要对原理图的 netlist 文件进行修改。
设置好各个选项后如图 8.3 所示。
图 8.3 LVS 的设置
其它选项我们暂时先不管。以上设置完毕，可以点击“Save State”将当前设置保存，然
后点击 OK 就开始运行 LVS 了。
8.3 查找 LVS 错误并修改
点击 OK 运行 LVS 后，会先弹出一个 Progress 窗口，显示当前运行 LVS 的一些信息，
当 LVS 结束后，该窗口就会消失，然后弹出是否查看当前 LVS 结果的对话框，点击 Yes。
第 43 页，共 181 页
西安交通大学国家集成电路人才培养基地
反相器较为简单，如果同学们一路顺利地做下来，到这里可能不会有任何 LVS 错误。
这里给出一个故意加了些错误的例子以说明如何查找 LVS 错误，如图 8.4 所示。
LVS 错误分为两类，一类是提取错误，诸如版图上的短路、开路、非法器件等。另一类
是原理图与版图差异的错误，诸如线网、器件、端口以及参数等的不匹配。在 LVS Debug 窗
口中可以分别查看这两类错误。
图 8.4(a)中显示没有 Extract 错误，图(b)中显示出原理图与版图有 1 个线网、1 个器件、
2 个端口不匹配。
(a)
(b)
图 8.4
LVS Debug 窗口 (a)Extract 错误 (b)Compare 错误
在图 8.4(b)的窗口右边，选中不匹配的类型，再点击“Open Tool”按钮，可以分别打开
对应的不匹配查找工具。比如选中 Pins，再点“Open Tool”按钮，可以打开 Pins Mismatch
Tool 窗口，如图 8.5 所示。
图 8.5 查找不匹配的端口
第 44 页，共 181 页
西安交通大学国家集成电路人才培养基地
从图 8.5 中可以看出，原理图上的 Vin 和 Vout 端口，在版图上没有与之对应的端口。点
击 Probe 可以定位端口位置。在 Assura Netlist 窗口中，相应的端口会以高亮显示。如果对应
的原理图被打开，那么原理图上对应的端口也会被高亮标出。
第 45 页，共 181 页
九、寄生参数提取(PE)——Assura RCX
运行完 LVS 后，就可以进行寄生参数提取了。Assura 中进行寄生参数提取的工具称为
RCX(Parasitic Resistance/Capacitance eXtractor)。注意，运行 RCX 前必须先运行 LVS。
9.1 运行 RCX 前的准备
拷贝 RCX 所需文件到前边运行 LVS 时的库 smic18_lvs 目录下。命令如下
cp /cad/smic018_tech/Design_Service_Technology/mixed-signal/ParasiticExtrat
ion/SmicSP7R_018_mixed_assura_RCX/capgen_2m>* /home/bma/wavehorse/LVS/smic1
8_lvs
9.2 设置并运行 RCX
运行完 LVS 后，于 Virtuoso 菜单栏，Assuro->Run RCX，可以打开 Assura Parasitic
Extraction Run 界面，如图 9.1 所示。
图 9.1 寄生参数提取设置窗口
西安交通大学国家集成电路人才培养基地
该界面包含 6 个标签页，分别进行不同方面的设置。
Setup：显示技术库名称和可用的 Rels Set，设置输出格式等。
Extraction：设置需要提取的类型(如 R、C、RC、RCLK 等)，控制 R、C、L、K 提取典
型值，选择提取范围(全芯片、指定的线网等)。
Filtering：寄生 R、C、L、K 元件过滤器。
Netlisting：输出类型中线网控制。
Run Details：指定运行名称，设置临时文件以及 log 文件路径等。
本次实验中的大部分选项都采用默认设置，我们需要设置的几项如下。
①Setup 标签页。如图 9.2 所示。
图 9.2 Setup 标签页
如果 LVS 运行正确，打开 RCX 后，Setup Dir 一栏会自动填写为 LVS 的库目录。Output
一栏选择寄生参数提取的输出格式，可以是 Spice 网表，Spectre 网表，DFII 格式文件等。这
里我们选择 Extracted View，则会在当前的 buffeer 单元下生成一个新的 View(默认名为
av_extracted)，对应的是一个从版图提取的包含了寄生元件的缓冲器电路。生成 av_extracted
view 的好处是，可以直接通过 Cadence 的仿真环境对其进行仿真，并能直观的看到寄生元
件等来源于版图的哪里。
②Extraction 标签页。如图 9.3 所示。
图 9.3 Extraction 标签页
于 Extraction Mode 栏选择 RC，即我们要提取的元件是电阻和电容。
Max fracture length 栏设置电阻提取方式。默认为 infinited，即每根连线被提取为一个电
阻。如果输入具体数值，则每根连线被提取为若干电阻，电阻节点处提取一个等效电容。
Cap Extraction Mode 栏设置电容提取方式。选择 Decoupled 方式，则所有的寄生电容均
被等效提取为相对指定节点的电容。如果选择 Coupled 方式，则所有在两根连线之间的电容
均被提取，同时衬底电容被等藕合到相对指定节点的电容。
于 Ref Node 栏输入参考节点，这里我们就输入 gnd!。
设置完后注意保存当前设置，然后点击 OK 就开始运行 RCX 了。
第 47 页，共 181 页
西安交通大学国家集成电路人才培养基地
运行过程中，点击 Watch Log File，可以查看运行过程中的 Log 文件。RCX 运行完后，
会有对话框提示 RCX 运行成功。在 Log 文件的底部，显示出了 RCX 最终提取出的所有元
件，如图 9.4 所示。
图 9.4 RCX 提取出的元件
9.3 查看 RCX 结果
于 CIW 窗口，
File->Open，
选择自己的库，
Cell Name 为 buffer，
View Name 为 av_extracted。
点击 OK 按钮，则会打开刚才提取生成的缓冲器的 av_extracted View，如图 9.5 所示。
图 9.5 缓冲器的 av_extracted View
键入快捷键 e，打开显示控制窗口，选中 Use True BBox 和 Nets 确定，并按 shift+f，可
以查看寄生元件的参数以及边线情况，如图 9.7 和图 9.8 所示。
图 9.6 显示控制窗口
第 48 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 9.7 寄生元件的连线
图 9.8 寄生元件的参数
第 49 页，共 181 页
十、后仿真(PS)
提取完寄生参数，就可以作后仿真了。我们利用 Cadence 的层次化工具 Hierarchy 来管
理我们的设计，方便我们对比寄生参数提取前后的仿真结果。
10.1 运行 Hierarchy
于 CIW 窗口，File->New->Cell View，新建一个 Cell View，选择自己的库，Tool 一栏选
择 Hierarchy Editor，输入 cell 名 buffer_test，点击 OK 确定，则会弹出如图 10.1 所示的对话
框。
图 10.1 New Configuration
点击 Browse，弹出如图 10.2 所示的窗口，这里是要选择顶层 cell，我们就选择前面已
经画好的缓冲器仿真电路的 schematic，点击 OK 确定。
图 10.2 选择顶层元件
此时再于图 10.1 的 New Configuration 窗口中单击“Use Template”按钮，于新弹出的窗
西安交通大学国家集成电路人才培养基地
口中选择 spectre，点击 OK 确定，则其它各项均自动填好。再点击 OK 确定。
图 10.3 使用模板配置
此时就会弹出 Hierarchy Editor 的主窗口，如图 10.4 所示。点击工具栏中的保存按钮保
存当前设置。
图 10.4 使用模板配置
Cell Bindings 栏中列出了当前顶层 cell 中 buffer_test 以及其所属 cell 中所有的元器件。
点击工具栏中的按钮
，可以列出选中 cell 所属的所有器件，如图 10.5 所示，单元 buffer
中包含两个器件 I0 与 I1，而这两个器件对应的 cell 是 inverter1。
图 10.5 以表状结构显示器件
第 II 页，共 181 页
西安交通大学国家集成电路人才培养基地
点击工具栏中的按钮
，可以以树状结构显示器件。点击器件前面的箭头可以展开该
器件下层的所有器件，如图 10.6 所示。
图 10.6 以树状结构显示器件
10.2 对不带寄生参数的原理图进行仿真
在 上 边 打 开 的 树 状 列 表 中 ， 右 键 单 击 I0(mylib buffer schematic) ， Set Instance
View->schematic，如图 10.7 所示。然后单击工具栏中的按钮
进行更新，于弹出的对话框
中单击 OK 确定。
图 10.7 选择缓冲器的 View
再右键单击顶层 cell，即(mylib buffer_test schematic)，点击 Open，则会打开 buffer_test
的 schematic，接下来就是对该不带寄生参数的原理图进行仿真，方法和前边第五章完全一
样，仿真波形参考第五章中的图。
仿真完毕后不必关闭波形窗口以及仿真环境。
10.3 对带寄生参数的原理图进行仿真
同上面的方法，打开的树状列表中，右键单击 I0(mylib buffer schematic)，Set Instance
View->av_extracted，然后单击工具栏中的按钮
进行更新，于弹出的对话框中单击 OK 确
定。此时，buffer_test 中的元件缓冲器的 view 已经变成了带有寄生元件的 av_extracted view
了。
第 III 页，共 181 页
西安交通大学国家集成电路人才培养基地
于刚才打开的仿真环境中，直接用前面设置好的仿真设置进行仿真，只是注意把仿真环
境中 Plotting mode 选为 New Win，如图 10.8 所示，这样是为了方便对比寄生参数提取前后
的仿真波形。
图 10.8 设置新窗口
图 10.9 为考虑了寄生参数后的仿真波形。与提取寄生参数前的仿真波形相比，似乎最
大的区别是缓冲器作放大器时的低频增益变小。实际上低频增益并没有这么显著的变化，而
是由于寄生参数的影响，缓冲器的共模电平范围发生微小变化，而该缓冲器的输入共模电平
范围极窄，因此增益发生显著变化。我们把仿真变量 vin 的初始值设为 0.898V，然后再仿真
一次，就可以看到增益又达到 500 以上。这也正是该缓冲器并不能用来作放大器的原因之
一。
图 10.9 后仿真波形
对于缓冲器我们最关心的还是它的时序响应。在瞬态波形中，键入快捷键 a，选中起始
点，再次建入快捷键 a，选中终点，系统会自动算出两点之间的 X、Y 坐标差值。利用这个
我们可以很方便地测量时延。
寄生参数提取前后的电路仿真波形分别如图 10.10 和图 10.11 所示。可以看出，由于寄
生参数的影响，缓冲器上升延时增加了 23ps。
第 IV 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 10.10 没有寄生参数时的延迟
图 10.11 有寄生参数时的延迟
第 V 页，共 181 页
西安交通大学国家集成电路人才培养基地
国家集成电路人才培养基地
培训资料(2)
基本模拟电路实验
2006-7
第 VI 页，共 181 页
西安交通大学国家集成电路人才培养基地
目
录
基本模拟电路实验.........................................................................................................................VI
实验 1 二极管的 I-V 特性 .............................................................................................................. 1
1.1 电路图................................................................................................................................. 1
1.2 设置各元件参数 ................................................................................................................. 1
1.3 设置仿真参数 ..................................................................................................................... 3
1.4 电路仿真............................................................................................................................. 5
实验 2 BJT 和 MOS 晶体管的 I-V 特性 ...................................................................................... 6
2.1 BJT 晶体管的 I-V 特性...................................................................................................... 6
2.2 MOS 晶体管的 I-V 特性.................................................................................................... 9
2.3 MOS 晶体管参数观察 ..................................................................................................... 13
实验 3 MOS 晶体管电容测试 体效应学习 .............................................................................. 15
3.1 MOS 晶体管栅源电容测试 ............................................................................................. 15
3.2 体效应................................................................................................................................. 3
3.3MOS 晶体管电容测试 ........................................................................................................ 5
第 I 页，共 181 页
西安交通大学国家集成电路人才培养基地
实验 1 二极管的 I-V 特性
本实验的目的在于学会用 Cadence 观察二级管的 I-V 特性。
1.1 电路图
按照图 1.1 所示画出电路图。所用的元件分别是 analogLib 库中的 vdc、res、diode 和 gnd。
图 1.1 二极管的仿真电路图
1.2 设置各元件参数
在这里要设置二极管的参数、电压源的参数和电阻的参数。
二极管的参数设置如图 1.2 所示，在 Model name 栏填入 ndio18，说明用的是 1.8V 的电源
电压，并且是 n+/pwell 二极管，在 Multiplier 处填入 1 (这代表此电路中用的二极管并联个数为
1)，其它参数都采用默认设置。
第 1 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 1.2 二极管参数设置图
电压源的参数设置图 1.3 所示，在 DC voltage 处填入 vin (填入变量是为了要做直流扫描)
图 1.3 电压源参数设置
第 2 页，共 181 页
西安交通大学国家集成电路人才培养基地
电阻的参数设置如图 1.4 所示，在 Resistance 后面的框中输入电阻值(默认为 1k，此处采用
默认值)。
图 1.4 电阻参数设置
1.3 设置仿真参数
在原理图编辑框中，选 Tools→Analog Environment,打开 ADE 对话框。
①设置库路径。在 ADE 窗口中，
选 Setup→Model Libraries,在 section 项填入工艺角 tt(典
型工艺角),然后让光标停留在 Model Library File 框中，点击右下角的 Browse,然后选择以下
文件作为仿真模型库文件：
/cad/smic018_tech/Process_technology/Mixed-Signal/SPICE_Model/ms018_v1p6_spe.lib
然后点 Add，得到如图 1.5 所示对话框：
（最后点 ok 设置完毕）
图 1.5 库路径设置
第 3 页，共 181 页
西安交通大学国家集成电路人才培养基地
②编辑变量。在 ADE 窗口中点
按钮，就会弹出 EDV 窗口，然后在此窗口中点 Copy
From，会自动从原理图中提出相应的变量，我们前边的 vin 会被自动提出。将其初始值设置为
0，初值可以任意，但一定要有，否则仿真会出错，如图 1.6 所示。
③选择分析类型。在 ADE 窗口中选 Analyses→Choose,就会弹出分析类型对话框(即 CA 窗
口)，然后选中 dc，Save DC Operating Points(为了方便观察管子的工作点而选)，在 Sweep
Variable 栏中选择 Design Variables,然后于 Variable Name 栏输入要扫描的变量 vin ，具体
设置如图 1.8 所示：
（表示对 vin 做直流扫描，从 0 到 1.8V）最后点击 ok 设置完毕。
④输出设置。在 ADE 窗口中，选 Outputs→To Be Plotted→Slected On Schematic。然后
在电路图中选择想要观察电流的结点，本实验选二极管的阳极(注意：观察电流点击元件的 pin
脚，会出现一个彩色圆圈；观察电压点击相应的连线，连线会改变颜色)，选择完成后按键盘上
的 ESC 键退出选择输出状态。在 Analog design environment 窗口中的 Outputs 输出部分就可
以看到我们所选择的点。然后选 Outputs→To Be Plotted→Add To 保存输出。点击 Seession
→Save State 保存当前仿真设置。完整的设置好的 ADE 对话框如图 1.7 所示：
图 1.6 变量设置
图 1.7 设置好的 ADE 窗口
第 4 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 1.8 dc 分析设置
1.4 电路仿真
参数设置完毕之后，
就可以开始电路仿真了。方法是在 ADE 窗口中，选 Simulation→Netlist
and Run 就开始仿真了，如果整个过程都没错，那么系统会自动输出二级管的 I-V 曲线，如图
1.9 所示。可以看到该二极管的阈值电压大约是 0.75v 左右。
图 1.9 二极管的 I-V 特性曲线
第 5 页，共 181 页
西安交通大学国家集成电路人才培养基地
实验 2
BJT 和 MOS 晶体管的 I-V 特性
本实验学习测量 BJT 和 MOS 管的 I-V 特性，并观察 BJT 和 MOS 管的 gm、ro、Vgs、Vds、寄
生电容等参数。
2.1 BJT 晶体管的 I-V 特性
1、创建 cellview(bjt)
按照如图 2.1 所示画出电路图。用到的元件符号分别是 analogLib 库中的 vdc、res、npn、
gnd。
图 2.1 电路图
三 极 管 的
Model
名 为
npn18a100( 可 以 从 工 艺 库 文 件
/cad/smic018_tech/Process_technology/MixedSignal/SPICE_Model/ms018_v1p6_bjt_spe.mdl 中查到，其中 18 的意思为电压为 1.8V，100 代
2
表晶体管发射区面积为 100um )。参数 Multiplier 代表该种 npn 晶体管并联的个数)，这里我们
设为 2，如图 2.2 所示。
为了得到三极管的输入与输出特性曲线，我们把发射极电压和基极电压分别设为变量 vce
和 vbe。
第 6 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 2.2 bjt 晶体管参数设置
2、输入特性
三极管的输入特性是指当集电极电压 Vce 为常数时，基极与发射极间电压 Veb 与基极电流 ib
之间的关系。
如同前一个实验介绍的方法，打开仿真窗口，先设置好 model 路径，模型文件依然选择
/cad/smic018_tech/Process_technology/Mixed-Signal/SPICE_Model/ms018_v1p6_spe.lib ，
注意 section 设为 bjt_tt。然后添加变量 vbe 和 vce。再按图 2.3 对话框设置好 DC 分析。
其中 DC 分析是对 vbe 进行扫描，扫描范围从 0 到 1.8V。vce 的初始值设为 1.5V。最后设置
输出，这里我们要看的是基极电流，所以点击三极管的基极 pin 脚。
Netlist
and
Run
图 2.3 npn 三极管输入特性仿真设置
第 7 页，共 181 页
西安交通大学国家集成电路人才培养基地
然后点“Netlist and Run”进行仿真。得到的输入特性曲线如图 2.4 所示。横坐标是基极
-射极电压 vbe 的变化，纵坐标是基极电流 ib 的变化。
图 2.4 三极管的输入特性曲线
3、输出特性
三极管的输出特性是指以 iB 为参变量的共射极电流 iC 与 UCE 之间的关系。
先设置好 Analog Design Enviroment 对话框，注意这次 DC 分析所扫描的变量是 vce，扫
描范围为-0.3 到 1.8V。如图 2.5 所示：
图 2.5 npn 晶体管输出特性仿真设置
然后点 Tools→Paratrmetric，弹出如图 2.6 所示的 Parametric Analysis 窗口，进行参变
第 8 页，共 181 页
西安交通大学国家集成电路人才培养基地
量设置。由于我们输入为电压源，无法把电流作为参变量，因此我们以 vbe 作为参变量。于
Variable Name 栏输入参变量 vbe，范围为-0.3 到 1.8。参变量扫描方式选为 Linear Steps(线
性步长改变)，步长设为 0.3。如图 2.6 所示。
图 2.6 参量扫描窗口
然后点 Analysis→Start，得到三极管输出特性曲线，如图 2.7 所示。每条曲线都是在 vbe
固定时，Ic 随着 Vce 电压改变而变化的曲线，改变 vbe 得到许多条曲线。
图 2.7 三极管的输出特性曲线
2.2 MOS 晶体管的 I-V 特性
1、创建 cellview 并画出电路图。这一步和前面的方法一致，电路图的 cell 名可以自己取。
第 9 页，共 181 页
西安交通大学国家集成电路人才培养基地
各元件参数如图 2.8 所示，用到的元件符号为 analogLib 库中的 vdc、nmos4、vdd、gnd。
图 2.8 电路图
两个电压源和 mos 管的参数设置如下所示，其中要注意电压源 V0 的 DC voltage 值设为变
量 vgs。同样的电压源 V1 的值设为变量 vds。
图 2.9 电压源的参数设置
第 10 页，共 181 页
西安交通大学国家集成电路人才培养基地
nmos 晶体管的模型为 n18，这是 1.8v nmos 晶体管的模型，选择其栅长 l 为 0.18um，栅宽 w 为
2um，注意填入尺寸时不要加单位，系统会自动加上长度单位 M。
图 2.10 MOS 管的参数设置
2、设置仿真参数
如同前面的方法，打开仿真窗口，先设置好 model 路径，库文件与上面的相同，但工艺角
(section)填入 tt。然后添加变量 vds 和 vgs。接着设置 DC 分析。其中 DC 分析是对 vds 进行扫
描，扫描范围从 0 到 1.8V。vgs 的初始值设为 0V。最后设置输出，这里我们要观察的是 MOS 管
的漏电流，所以点击 MOS 管的漏极。设置好后的仿真窗口如图 2.11 所示。
图 2.11
在 Analog Design Environment 对话框中，点 tools→Parametric Analysis，弹出参变量
分析窗口，我们以 vgs 作为参变量进行仿真，如图 2.12 所示。
图 2.12 参变量分析参数设置窗口
第 11 页，共 181 页
西安交通大学国家集成电路人才培养基地
3、仿真并观察 mos 管的输出特性曲线
在 Parametric Analysis 窗口中，点 Analysis→Start 开始扫描，如果无错则会弹出输出
窗口和波形（mos 管的 I-V 输出特性曲线）
。
图 2.13
Mos 管的输出特性曲线
4、MOS 管的输入特性曲线
打开 Analog Design Environment 窗口，大部分设置同前边的仿真设置。只是变量 vds 的
初始值为 1.8，vgs 的初始值为 0。设置好后如图 2.14 所示。
图 2.14
然后点 Netlist and Run,就得到输出波形如下图所示：
第 12 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 2.15
Mos 管的输入特性曲线
2.3 MOS 晶体管参数观察
在 Analog Design Environment 窗口中，点击 Results→print→DC Operating Points。如
图 2.16 所示：
图 2.16
会弹出一个空白窗口，再在电路图上选择你想要观察的器件，则就会在空白窗口中显示你所
选器件的各种参数，下图是选择 mos 管后的器件参数窗口。在此窗口中你就可以看到 mos 管的
各种参数。
第 13 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 2.17
第 14 页，共 181 页
西安交通大学国家集成电路人才培养基地
实验 3
MOS 晶体管电容测试 体效应学习
通过本实验，学习使用 cadence 仿真工具中的 calculator，另外复习 MOS 电容和 MOS 管
体效应的知识。
3.1 MOS 晶体管栅源电容测试
1、创建 cellview，按照图 3.1 所示画出电路，并设置好各元件的参数。
图 3.1 电路图
2、用和前面同样的方法设置 Analog Design Environment 对话框
设好的对话框如下所示：
图 3.2
第 15 页，共 181 页
3、点 Netlist and Run
4、参量扫描
在 Analog Design Environment 对话框中点 tools→Parametric Analysis 弹出
Parametric Analysis，按如下设置好参数。然后点 Analysis→Start.
图 3.3
5、在 Analog Design Environment 窗口中点 output→setup 弹出如图 3.4 对话框
图 3.4
6、在图 3.4 对话框中点 Open，打开 Calculator 对话框
在 Calculator 对话框中点 info→op 就会弹出如下对话框：(其中，op 代表 Operating
Parameters)
图 3.5
7、点击电路图中的 nmos 管，然后点击图 3.5 对话框中的 list 则会出现一个下拉列表: (注
意：一定要选中所看的元件即 nmos 管，你可以尝试一下不选择元件的 list 菜单和选择元件
后的 list 菜单有什么区别。)
图 3.6
8、在下拉列表中选择 Cgs(如图 3.6),选中后 Calculator 窗口就会跳到最前面，在它的空白
栏处就出现了一个表达式 OP("/M0","cgs")，然后在表达式前加一个负号，要不然画出来的
曲线是负值。
Calculator 对话框变为如图 3.7 所示：
图 3.7 Calculator 窗口
9、在 Calculator 对话框中点击 plot 按钮（即带红色曲线的按钮）
，就得到如图 3.8 的波
形，即 nmos 管的栅源电容随栅源电压变化的曲线。
图 3.8 栅源电容随栅源电压的变化曲线
3.2 体效应
1、创建 cellview
电路图如下，按照图 3.9 的参数设置，设置好各元件的参数。
图 3.9 电路图
2、设置 Analoge Design Environment 对话框
设置好的对话框如下所示，注意别忘了加上库的路径。
图 3.10
3、在 Analoge Design Environment 对话框中，点 tools→Parametric Analysis
弹出一个新对话框（前面已遇多次）
图 3.11
4、点 Analysis→Start,得到一组输出波形曲线。波形如下：
图 3.12
不同 Vgs 下的 mos 惯的输入特性曲线（体效应影响）
5、从波形可以看出当源衬电压越大时，阈值电压越大，也就是 mos 管的开启电压越大，这
是由于体效应的影响。
3.3MOS 晶体管电容测试
MOS 晶体管电容是指当晶体管的栅漏都短接到地的时候，栅对源，栅对漏，栅对衬底
三个电容之和。下面我们将对如何测量 MOS 晶体管电容做具体分析。电路图还是如图 3.9
所示，在这里要注意电压源 V1，V2 的值设为零。
1、 设置 ADE 窗口
设置好的对话框如图 3.13 所示这里就不细说，
只是 DC 分析只用保存工作点就可以了，
注意不要忘了加库的路径,然后点击 Netlist and Run。
图 3.13
2、 参量扫描
对 Vgs 做参量扫描，从负三伏到正三伏。PA 对话框的设置如图 3.14 所示：然后在 PA
对话框中点击 Analysis->Start 开始扫描。
图 3.14
3、 画波形
在 ADE 窗口中，选 Output->Setup 弹出图 3.15 的对话框。
图 3.15
在图 3.15 中，点击 Open，打开 Calculator 对话框，如图 3.16 所示，在 Calculator 对话
框中选择 Info->op，这时会弹出一个 Select an instance 的小框，这个时候在电路图中选中 mos
管，然后点击在 Select an instance 的小框中点击 list 就会出现一个列表，选择 Cgs，这个时
候在 Calculator 窗口中就出现了 Cgs 的表达式，这个时候注意要在此表达式前加一个负号
(Cgs, Cgd,和 Cgb 的表达式前面都要加负号)，加负号的方法是在 Calculator 窗口中点击“+/-”
按钮，然后在 list 下拉列表中再选择 Cgd，加负号，这个时候再点击 Calculator 中的“+”号，
此时才完成了 Cgs, 和 Cgd 两个电容的相加。用同样的方法加上 Cgb 电容，然后点击 plot 按
钮就得到了如图 3.17 所示的曲线：
点击
对两
个信
号做
加法
图 3.16
点击给表达式加负号
图 3.17 MOS 管电容随栅压变化曲线
国家集成电路人才培养基地
培训资料(3)
简单差动放大器实验
2006-X-XX
西安交通大学国家集成电路人才培养基地
简单差动放大器实验
本实验包括对简单差动放大器进行 DC 扫描、AC 分析，并学习根据输出波形确定相位
裕度、输入输出共模范围、共模增益、共模抑制比（CMRR）以及电源抑制比（PSRR）
。
1. 启动 cadence
启动电脑，进入 solaris9 系统，打开终端 Teminal，输入 cds.setup 后按回车，再输入 icfb&
按回车，candence 启动成功。在自己的 Library 中新建一个 cellview，命名为 amp。
2. 电路图输入
按下图输入简单差动放大器电路图，其中的元件参数我们在下一步中设置，图中用到
的元件（vdc, pmos4,nmos4,vdd,gnd,cap）都在 analogLib 库中能找到。
图 2.1
简单差动放大器电路图
西安交通大学国家集成电路人才培养基地
3. 计算、设置元件参数
根据放大倍数，功耗，输出摆幅等要求确定各个 mos 管的宽长比（W/L）和栅压。由于
我们实验时间有限，请同学们直接按下面的步骤设置好元件值（选中元件后按 q 键调出如下
的元件属性设置框）
：
M0，M1，M2：于 Model name 栏输入 n18，于 Width 栏输入 4u，于 Lenth 栏输入 700n，
最后点击 ok。
图 3.1 M0、M1、M2 管的参数设置
M3，M4：于 Model name 栏输入 p18，于 Width 栏输入 10u，于 Lenth 栏输入 3u，最
后点击 ok。
图 3.2 M3、M4 管参数设置
西安交通大学国家集成电路人才培养基地
直流电压源 V0，V1 的值分别设为 1.8，0.6。设置完毕后点击工具栏上的
进行保存。
4. 仿真
4.1 DC 扫描及输入输出共模范围
在菜单栏依次选择 Tools→Analog Environment，弹出如图 4.1 所示的 Simulation 窗口：
图 4.1 Simulation 窗口
点击 Setup→Model Libraries 在弹出的对话框中设好 Model Library。点击 Browse…按钮，
选 择 /cad/smic018_tech/Process_technology/Mixed-Signal/SPICE_Model/ms018_v1p6_spe.lib ，
在 Section(opt.)中填入 tt，点 Add，再点 ok 退出。
西安交通大学国家集成电路人才培养基地
图 4.2
添加 Model Library
点击 Setup→Stimuli，弹出如下图所示对话框，在其中可以设置输入信号。我们可以看
到 VIN1 和 VIN2 前面有“OFF”字样，表示此时它们都不起作用。
图 4.3
设置输入信号
西安交通大学国家集成电路人才培养基地
选中 VIN1，此时该行处于高亮状态。点击 Enabled 后的方框，当其变为黑色时表示已
经选中，然后在 DC voltage 栏输入 VCM1，最后点击 Change 保存修改（这一步一定要做！）。
以同样的方法修改 VIN2，不同的是在 DC voltage 栏输入 VCM2。此时 VIN1 和 VIN2 前面
的“OFF”应该变成了“ON”
，表示它们都被激活了。最后点击 OK 退出。
图 4.4 VIN1 设置
点击右边工具栏上的
图 4.5 VIN2 设置
，将 VCM1，VCM2 添加为设计变量，值设为 0.9。点 ok 保
存。
图 4.6
添加并设置变量 VCM
设置直流扫描参数，点击右边工具栏上的
们让 VCM1 从 0v 扫描到 1.8V。
，按图 4.7 设置好，点 ok 保存。这里我
西安交通大学国家集成电路人才培养基地
图 4.7
直流扫描参数设置
设置输出信号，依次选择 Outputs→To Be Plotted→Select On Schematic。
西安交通大学国家集成电路人才培养基地
图 4.8
选择输出信号
点击电路图中的 VOUT PIN，然后按 ESC。我们可以看到 Outputs 栏里已经有了刚才选
择的 VOUT。
图 4.9
选择好的输出信号
依次点击 Simulation 窗口的 Tools→Parametric Analysis 弹出参数分析窗口，按图 4.10 设
置好：
西安交通大学国家集成电路人才培养基地
图 4.10
参数分析设置
依次点击参数分析窗口的 Analysis→Start，可以看到如图 4.11 所示的结果：
图 4.11
参数分析结果
为使电路正常工作，输入共模电压的范围应为：
VGS1+( VGS0- VTH0)≦Vin,CM≦VDD-(VGS3- VTH3)+ VTH1
(1.1)
输出共模范围应为：
VOD0+VOD1≦Vout,CM≦VDD-|VOD3|
(1.2)
本实验中最小输入共模电压为 0.8V 左右，小于 0.8V 的输入共模电平会使 M0 进入线
性区，M1，M2 进入亚阈值导通状态；最大输入共模电压为 1.4V 左右，大于该值的输入共
模电压很容易使 M1，M2 进入线性区。从图 4.11 中我们可以观察到随着 VCM2 的增大，输
西安交通大学国家集成电路人才培养基地
出摆幅越来越小。
4.2
AC 分析,观察相位裕度
点击 Setup→Stimuli，将 VIN1 的 AC magnitude 为 0.5，将 VIN2 的 AC magnitudee 设
置为-0.5（别忘了点 Change 保存修改！）
。
图 4.12 VIN1 参数设置
图 4.13 VIN2 参数设置
设置交流分析参数，频率范围从 10 到 200M，点 ok 保存
图 4.14
点击
观察输出波形：
交流分析参数设置
西安交通大学国家集成电路人才培养基地
图 4.15
交流分析结果
依次点击波形显视窗的 Tools→Calculator，弹出如图 4.16 所示窗口，在 Caculator 窗口
的函数列表窗里选择 PhaseMargin，然后点击
图 4.16
就可以得到相位裕度。
相位裕度
西安交通大学国家集成电路人才培养基地
4.3 共模增益，共模抑制比（CMRR）
回到 Simulation 窗口，点击 Setup→Stimuli，将 VIN1，VIN2 的 AC magnitude 都设为
1。
图 4.17 VIN2 参数设置
点击
开始仿真，得到如下波形图：
西安交通大学国家集成电路人才培养基地
图 4.18
共模增益波形
从图 4.17 我们可以看到，即使电路是完全对称的，输出信号也会因为输入共模变化而
变差，这个缺点在全差动电路中不存在。为了合理地比较各种差动电路，必须用所需要的差
动增益与不希望的共模增益的比值来衡量对共模扰动的抑制能力。定义“共模抑制比”
（CMRR）如下：
CMRR=
ADM
ACM
（1.3）
本实验中，低频时 ACM 大约为 0.035，ADM 大约为 185，因此 CMRR 大约为 75dB。
4.4 电源抑制比（PSRR）
回到电路图编辑窗口,将 V0 的 AC Magnitude 设为 1，点击 ok 退出。
西安交通大学国家集成电路人才培养基地
图 4.19 V0 参数设置
之后点击
保存电路图。
回到 Simulation 窗口，点击 Setup→Stimuli，将 VIN1，VIN2 的 AC magnitude 设为 0。
图 4.20 VIN1 参数设置
点击
开始仿真，结果如图 4.21 所示。
西安交通大学国家集成电路人才培养基地
图 4.21
从 VDD 到 VOUT 的增益曲线
我们可以看到在低频时从 VDD 到 VOUT 的增益接近 1。电源抑制比（PSRR）的定义为：
从输入到输出的增益除以从电源到输出的增益。在低频时，PSRR 为：
PSRR≈gmN(rop||roN)
(1.4)
在本例中，PSRR 就是差动放大器的低频增益。
西安交通大学国家集成电路人才培养基地
国家集成电路人才培养基地
培训资料(4)
共源放大器实验
2006-7-19
西安交通大学国家集成电路人才培养基地
目
1.
2.
3.
4.
5.
6.
7.
录
启动 cadence，创建个人工作库 ..................................................................................... I
电路图输入....................................................................................................................... I
设置元件参数 .................................................................................................................. II
对电路进行仿真 .............................................................................................................. II
4.1 DC 扫描 ..................................................................................................................... II
4.2 AC 扫描 ..................................................................................................................... V
4.3 tran 扫描 ...................................................................................................................VI
对二极管负载的电路进行仿真 ................................................................................... VII
5.1 仿真前设置 ............................................................................................................ VII
5.2 电路仿真 ............................................................................................................... VIII
对电流源负载的电路进行仿真 .....................................................................................XI
6.1 仿真前设置 ...............................................................................................................XI
6.2 电路仿真 ................................................................................................................ XII
三种不同放大器性能的比较 ...................................................................................... XIV
西安交通大学国家集成电路人才培养基地
mos 晶体管共源级放大器
对共源放大器（包括纯电阻负载和有源负载）做 DC、AC 和 Tran 分析，验证它的输入
输出特性曲线，学习如何在 cadence 软件中观察放大器的增益和各种波形，学习在 Results
Displaying Window 中查看各种电路参数，以及对放大器做参数化扫描。
5. 启动 cadence，创建个人工作库
开机进入 solaris9 系统，输入 cds.setup 后再输入 icfb&，启动 candence。建立一个命名
为 common_source_stage 的工作库。在此工作库下建立一个 cellview 命名为 resistive_load。
6. 电路图输入
在 schematic 中编辑以纯电阻为负载的共源放大器，图中用到的元件 nmos4、res、gnd、
cap、vdc 和 vdd 从 analogLib 库中选取。编辑好的电路如图 2.1 所示：
图 2.1 纯电阻负载共源放大器电路图
西安交通大学国家集成电路人才培养基地
7. 设置元件参数
电源电压 vdd 取 1.8v，V1 的 DC Voltage 设为参数 v1，AC magnitude 为 1v(用于看增
益) 。电阻 R0 的阻值设为参数 r1,输出电容 C0 的大小为 1pf。nmos 管的模型为 n18，沟道
宽度 w 为 3.6um，栅长 l 为 0.6um。设置完毕后点击工具栏上的 进行保存。
8. 对电路进行仿真
4.1 DC 仿真
选择菜单 Tools->Anolog Environment，进入 ADE 环境，首先对 model 文件进行设置, 在
ADE 工具栏中点击 Setup->Model Libraries 添加 Model Library。Model Library File 的路径为
/cad/smic018_tech/Process_technology/Mixed-Signal/SPICE_Model/ms018_v1p6_spe.lib。
在工具栏中点击 Variables->Copy From Cellview 调入变量 v1 和 r1，用鼠标双击调入的
变量，在弹出的对话框中可以对它们进行设置，令 v1=0.8v，r1=10kΩ。
再对直流仿真进行设置，点击 Analysis->Choose，在弹出的对话框中选 DC 项，v1 的变
化范围从 0v→1.8v。DC 仿真设置如图 4.1 所示：
图 4.1 直流仿真参数设置
第 II 页，共 181 页
西安交通大学国家集成电路人才培养基地
然后在工具栏中点击 Outputs->To Be Plotted->Select On Schematic，用鼠标点击放大器输
出端所在支路作为 output。最终设置好的 ADE 环境如图 4.2 所示：
图 4.2 ADE 环境
点击
就可以看到 DC 仿真的波形。
图 4.3 直流仿真结果
点击工具栏中 Tools->Parametric Analysis，对电阻 r1 进行参数化扫描，其电阻变化范围
从 5k→50k，扫描步长选择 10k，方式为 Linear Steps。设置好的结果如图 4.4 所示：
图 4.4 参数化扫描设置
第 III 页，共 181 页
西安交通大学国家集成电路人才培养基地
点击工具栏中的 Analysis->Start，便可观察到如图 4.5 所示的结果：
图 4.5 参数化扫描结果
从图中可以看出，共源放大器的增益（图中斜线的斜率）随输出电阻的增大而增大，而
输入输出摆幅却随输出电阻的增大而变小。因此在增益和摆幅之间存在折中。
点击 Results->Print->DC Operating Points，然后在 schematic 中点击要观察的器件，此时
Results Displaying Window 中就会显示出器件此时的各种参数。在这里我们选择观察 mos
管 M0。部分参数的显示结果如图 4.6 所示：
第 IV 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 4.6 查看参数
图 4.6 查看参数
4.2 AC 仿真
根据 DC 分析的结果，重新设置 v1 和 r1 的值，以使增益尽量提高。v1=0.55v，r1=50kΩ。
点击 Analysis->Choose，选中 AC 项，频率扫描范围为 1k→200M。设置好后点击
就可
以看到仿真结果。如图 4.7 所示：
第 V 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 4.7
AC 仿真结果
从图中可以看出此时放大器低频时的增益为 10，当频率超过 105Hz 时，增益开始下降。
由公式
Au＝－RDµnCox
W
（Vin—VTH）＝－gmRD
L
可知在偏置电压不变的情况下，固定输出电阻和 mos 管的宽长比两个参数中的一个，
则放大器增益与另一个呈正比。同学可以自己调节这两个参数，来观察增益的变化情况。
4.3 tran 仿真
将上面电路中的输入电压源 vdc 换为交流电压源 vsin（从 analogLib 库中选取）
，并对它
的参数进行设置。设置结果如图 4.7 所示：
图 4.7 瞬态信号源 vsin 的设置结果
可以看出此时在直流电压 0.55v 上叠加了一个幅度为 0.1mv 频率为 1kHz 正弦信号。
其实前面实验中 vdc 也可以用 vsin 代替，只要不对其中的 Amplitudehe 和 Frequence 参
数设置就可以了。
点击 Analysis->choose，选中 tran 项，扫描时间设为 10ms。点击
进行仿真。
第 VI 页，共 181 页
西安交通大学国家集成电路人才培养基地
仿真结果如图 4.8 所示：
图 4.8 tran 仿真结果
从图中正弦的幅度可以看出，输入的小信号 0.1mv 被放大了 10 倍。
9. 对二极管负载的电路进行仿真
5.1 仿真前设置
在 common_source_stage 库中新建一个新的 cellview 命名为 diode_connected_load。如图
5.1 所示画出二极管为负载的共源放大器电路图，图中所用元件 nmos4、pmos4、gnd、cap、
vdc 和 vdd 从 analogLib 库中选取。
第 VII 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 5.1 二极管为负载的共源放大器电路
电源电压 vdd 取 1.8v，V1 的 DC Voltage 设为参数 v1，AC magnitude 为 1v(用于看增
益) 。nmos 管的模型为 n18，沟道宽度 w 为 3.6um，栅长 l 为 0.6um。二极管连接的 pmos
管取模型为 p18, 沟道宽度 w 为 3.6um，栅长 l 为 0.6um。输出电容 C0 的大小为 1pf。设
置完毕后点击工具栏上的 进行保存。
5.2 电路仿真
进入 ADE 环境，首先对 model 文件进行设置。然后调入变量 v1，设置 v1=0.8v，再对
直流扫描进行设置，点击 Analysis->Choose，选中 DC 项，v1 的变化范围从 0v→1.8v。开始
做 DC 仿真。仿真结果如图 5.2 所示：
第 VIII 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 5.2 直流仿真结果
从图中可以发现以二极管为负载的共源放大器的输入输出曲线在起始部分，即 v1<vth
的时候，并不像以电阻为负载时那样平直，请大家考虑出现这种现象的原因。
在 schematic 中将负载 pmos 管的宽 w 设为变量 w1，其余参数不变，点击 保存后在
ADE 环境下重新调入变量 w1，并对它设置初始值 1u。然后对 w1 进行参数化扫描，使 w1 的
变化范围为 1u→15u，仿真步数设为 15。开始仿真。仿真后的结果如图 5.3 所示：
图 5.3 参数化扫描结果
根据 DC 分析的结果，重新设置 v1 和 w1 的值，以使增益尽量提高。v1=0.6v，w1=1u。
点击 Analysis->choose，选中 AC 项，频率扫描范围为 1k→200M。开始仿真。方针结果如图
5.4 所示：
第 IX 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 5.4 AC 仿真结果
在 Results Displaying Window 中可以看到此时作为负载的 pmos 管的 gm=59.76u，所以此
时的输出电阻约为 1/gm≈16.7kΩ。作为输入器件的 mos 管的跨导 gm=287.9u,根据公式：
Au≈－
gm1
gm2
可以算出 Au≈4.6 和图中显示的增益相同。
另由公式
Au≈－
 n ( w / l )1
 p (w / l ) 2
知可以通过改变两个 mos 管的宽长比来调节放大器的增益。事实上放大器的增益还受到输
出摆幅的影响，在改变宽长比的同时，适当改变放大器的偏压才有可能达到理想的放大倍数。
将上面电路中的输入电压源 vdc 换为交流电压源 vsin，并对它的参数做与前面相同的设
置。然后进行 tran 扫描。结果如图 5.5 所示：
第 X 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 5.5 tran 扫描结果
10.
对电流源负载的电路进行仿真
6.1 仿真前设置
新建一个新的 cellview 命名为 current_source_load。在 schematic 中编辑电路，图中所用
元件从 analogLib 库中选取。如图 6.1 所示画出电流源为负载的共源放大器电路图，图中所
用元件 nmos4、pmos4、gnd、cap、vdc 和 vdd 从 analogLib 库中选取。
图 6.1 以电流源为负载的共源级放大器
第 XI 页，共 181 页
西安交通大学国家集成电路人才培养基地
电源电压取 1.8v，
，V0 的 DC Voltage 设为参数 v1，交流电压 AC magnitude 为 1v(用于
看增益) ，V1 的 DC Voltage 设为参数 v2。
nmos 管模型为 n18 沟道宽度 w 为 3.6um，栅长 l 为 0.6um。作为电流源的 pmos 管取模
型为 p18, 沟道宽度 w 为 800nm，栅长 l 为 0.6um。输出电容值与前面相同为 1pf。设置完
毕后点击工具栏上的 进行保存。
6.2 电路仿真
进入 ADE 环境，首先对 model 文件进行设置, （与前面相同）
。然后调入变量 v1，v2。
将 M1 的偏置电压 v1 设为 0.9 v，因为 smic018 工艺库下的阈值电压 Vth≈0.4v，所以 M1 管
的过驱动电压 vod≈0.5v。若使 M2 管也有相同的过驱动电压，则可估算出 M2 管的偏置电
压 v2 为 0.9 v。
对直流仿真进行设置，点击 Analysis->choose，选中 DC 项，v1 的变化范围从 0v→1.8v。
开始做 DC 仿真。仿真结果如图 6.2 所示：
图 6.2 直流仿真结果
从扫描结果可以看出与前两种放大器相比，电流源负载的共源放大器不仅增益较高而且
输出摆幅也较大。
点击 Analysis->choose，选中 AC 项。由于这种结构会引入大的寄生电容，因而会影响
到高频特性，所以频率扫描范围改为 0.01k→200M。开始仿真。仿真结果如图 6.3 所示：
第 XII 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 6.3 AC 仿真结果
仿真结果显示一电流源做负载对增益有很大的提高。
将上面电路中的输入电压源 vdc 换为交流电压源 vsin，并对它的参数做与前面相同的设
置。然后进行 tran 仿真。
图 6.4 tran 仿真结果
第 XIII 页，共 181 页
西安交通大学国家集成电路人才培养基地
11.
三种不同放大器性能的比较
输出阻抗
放大器增益
摆幅
其他
纯 电
输出阻抗小；电阻阻
增益较小；通过增大输出
输入输出摆幅
一般用作低
阻 作
值误差较大，且大阻
电阻来提高增益会使 mos
小，和增益间存
增益高频放
负载
值电阻占用面积大
管很快进入线形区
在矛盾
大器
增益较小，且相对精确稳
输入输出摆幅
定，是器件尺寸的弱相关
小，和增益间仍
函数
存在矛盾
二 极
输出阻抗大，在制造
管 作
中容易精确控制
负载
电 流
源 作
负载
输出阻抗很大，
增益很大
摆幅较大；解决
引入了寄生
了摆幅与增益
电容，影响
间的矛盾
频率特性
第 XIV 页，共 181 页
西安交通大学国家集成电路人才培养基地
国家集成电路人才培养基地
模拟电路高级实验（5）
两极运算放大器
2006-07
第 XV 页，共 181 页
西安交通大学国家集成电路人才培养基地
第 I 页，共 181 页
西安交通大学国家集成电路人才培养基地
1. 设计目的：
设计两级共源共栅运算放大器，使其满足当 VDD=3.3V 时，功率 P=16.5mW，相位裕度
o
PM≥60 ，直流增益为 Av＝80dB，单位增益带宽要求 150MHz。使用 SMIC 0.18um 3.3V CMOS
工艺 3.3V 晶体管模型。
学习差动放大器 DC 扫描、AC、瞬态分析的方法。
参数给定：COX=(εsiεo)/tox
其中 εsi=8.85*10-12，εo=3.9，tox =6.62nm；
un=350cm2，up=92.5 cm2。
2. 第一级电路设计步骤：
两级运放的设计，第一级运放主要为了提高增益，第二级主要为了增大输出电压摆幅。
根据直流增益 100dB 的要求，一般第二级运放(共源级)的增益只有 10 左右，所以第一级运
放的增益至少要达到 1000，即 60dB。
1． 启动 cadcene 工具：在 Terminal 中输入 cds.setup
icfb&
2． 第一级电路设计
按照下图进行电路设计，第一级运放采用套筒式共源共栅电路
西安交通大学国家集成电路人才培养基地
图一
第一级电路设计图形
注意：i). 所有的 pmos 管的衬底都必须接电源；所有 nmos 管的衬底都必须接地
ii). 直接用电压源给出偏置电压。
3． 参数计算
完成了电路图的基本结构之后，接下来就是给每个元件加入设计量，这样就需要对各个
器件的参数进行分配和计算。从图中的 mos 管的标号定义：pmos 共源共栅管从上到下依次
为 M0，M1，M2，M3；nmos 共栅管为 M4，M5；输入管为 M6，M7；输入端的尾电流源 mos
管为 M8。pmos 管的 model name 取 p33，nmos 管为 n33。
1) 电流的分配
由于 VDD=3.3V，功率 P=16.5mW，则总的电流为 IDS＝16.50mW/3.3V＝5mA。给第一级
分配 3mA 电流，第二级分配 2mA 电流。对于第一级而言两条支路是完全对称，所以给每条
之路分配 1.5mA 的电流，即所有 mos 管（除 M8 外）的电流均为 1.5mA；而对于 M8 的电流
第 II 页，共 181 页
西安交通大学国家集成电路人才培养基地
值为两个输入支路电流之和，即为 3mA。
2) 过驱动电压的分配
由于题目没有要求输出摆幅的大小，可以从流过 mos 管的电流的大小来确定分配给它
们的过驱动电压的大小，以此为标准分配过驱动电压。M8 管获得的电流较大，给它分配相
对较大的过驱动电压，为 VOD8=0.4V；而对于其他 mos 管的过驱动电压的分配考虑 pmos 管
的 up 一般小于 nmos 管的 un，所以分配给 pmos 管的过驱动电压一般要大于分配给 nmos 管
的过驱动电压，此处给 pmos 管分配 0.35V 过驱动电压，而给 nmos 管分配 0.3V 过驱动电
压。
3) 宽长比的确定
通过电流与过驱动电压的关系式确定宽长比，由于所有 mos 管都必须工作在饱和区，
所以使用饱和区的电流－过驱动电压的关系：
Nmos 管： IDS＝1/2unCOX（W/L）
（VGS－Vth）2＝1/2un COXVOD2
＝>（W/L）=( unCOX VOD2) /(2 IDS)
Pmos 管：
IDS＝1/2upCOX（W/L）
（VGS－Vth）2＝1/2upCOXVOD2
＝>（W/L）=(upCOX VOD2) /(2 IDS)
根据公式可得所有 mos 管的宽长比，分别为：
（W/L）0－3＝507.58；
（W/L）4－7＝182.585；
（W/L）8＝205.41。
根据上面求出的宽长比确定宽度和长度。由于使用工艺库，取 L＝350nm，同样可以得
到各种 W 值 W0，1。2。3＝177.65um，W4，5，6，7＝63.9um，W8＝71.89um。
4) 分配初始偏置电压值
mos 管阈值电压的初始值由工艺库中给定，给定的 pmos 管的阈值电压为 Vth＝－0.663V，
pmos 管的阈值电压为 Vth＝0.713V，这些值将在仿真过程中修正。
i). pmos 管 M0，M1，的过驱动电压为 VOD0＝VOD1＝0.35V，而|Vth|＝0.663V，则偏置电压源
电压为 V0＝3.3V－（0.663V＋0.35V）＝2.287V。
ii). pmos 管 M2，M3 的过驱动电压为 VOD2＝VOD3＝0.35V，而|Vth|＝0.663V，则偏置电压源电
压为 V0＝3.3V－（0.663V＋0.35V＋0.35V）＝1.937V。
iii).nmos 管 M8 的过驱动电压为 VOD8＝0.4V，而 Vth＝0.713V，
则偏置电压源电压为 V0＝0.713V＋0.4V＝1.113V。
iv).nmos 管 M6，M7 的过驱动电压（输入管的偏置直流电压部分）为
VOD6＝VOD7＝0.3V，而 Vth＝0.713V，则偏置电压源电压为
V0＝0.713V＋0.3V+0.4V＝1.413V。
v).nmos 管 M4，M5 的过驱动电压为 VOD4＝VOD5＝0.3V，而 Vth＝0.713V，则偏置电压源电压
为 V0＝0.713V＋0.3V＋0.3V+0.4V＝1.713V。
根据给定的初始的偏置电压给各个偏置电压源加值。
4． 生成 symbol 图形
Symbol 的生成过成：我们选择在已经制作好的 cell view 中建立它的 symbol，点击
Design－>Create Cell View－>From Cell View，这样就可以直接从已经建好的 cell view 的
schematic 中建立了它的 symbol 文件。
建立的 symbol 的图形(可以改变图形形状)，如下图所示：
第 III 页，共 181 页
西安交通大学国家集成电路人才培养基地
图二 生成的 symbol 图形
5． 加入激励
对于已经生成 symbol 的图形，需要给输入端加入激励之后才能够进行仿真。需要生成
一个新的 cell view 作仿真，此处起名为 sim_two-Amp1，易于统一名称。
Cell view 的生成同上所述，在 cell view 的设计过程中加入刚刚设计的第一级套筒式共
源共栅放大器作为仿真模型，对其输入端加激励，如下图所示：
图三
加入激励后的 cell view
激励加入后需对所加入的电压源的参数作说明。由于设计的放大器是差动式共源共栅放
大器，所以差动电路的输入为两个方向相反的 Vsin 信号分别加在输入两端。为了使用方便
将 Vsin 电压源的 DC 部分设定为参变量，分别为 vdm1，vdm2。在仿真的时候再给其赋值，
而对于 Vsin 信号还需要设定一些 AC（交流）分析和 tran（瞬态）分析的变量，如下图所示：
第 IV 页，共 181 页
西安交通大学国家集成电路人才培养基地
图四 输入 Vin1 电压源设置
图五 输入 Vin2 电压源设置
第 V 页，共 181 页
西安交通大学国家集成电路人才培养基地
此处注意两个输入端 Vin1，Vin2 的 Vsin 电压源参量设置不同，Vsin2 相对于 Vsin1 有
一个 180 度的相移。
注意：在作仿真图形时，还需要有一个用来规定电源电压值的电路，这是为了防止多个电路
中有多个电源电压的情况，这样只需设定一个电源电压来规定电源电压的值，而不会
发生冲突。
3. 第一级电路的仿真过程
1． 仿真环境的建立
在设置完图形变量之后，就可以对图形进行仿真了。点击 Tools－>Analog Environment
进入仿真环境。
2． 仿真环境参数设置
i). 确定 spice 模型库文件
库文件路径是：
/cad/smic018_tech/Process_technology/Mixed_Signal/SPICE_model/
ms018_v1p6_spe.lib；section 定义为 tt，最后点 Add 添加库文件。
图六
模型库的建立
ii). 变量的设置
首先，需要导入要设置的变量名进入 Design Variable 中，点击 Variables－>Copy From
Cellview 导入变量，如下图所示：
第 VI 页，共 181 页
西安交通大学国家集成电路人才培养基地
图七
参量值的设定
第 VII 页，共 181 页
西安交通大学国家集成电路人才培养基地
注意：此处设定参数时，在 Design Variables 图形框中双击要设置的参量后，设定其值。vdm1，
vdm2 的值是根据输入端的偏置电压值设定的，即初始值 vdm1＝vdm2＝1.413V。
3． 设定仿真类型
i). tran（瞬态）分析设定
Analyses－>Choose，选择 tran 分析，如图所示：设置仿真时间为 1ms。
图八
瞬态仿真设置
注意：一般设定的瞬态仿真时间不能太大也不能太小，是频率倒数的 1－10 倍即可，过大可
能无法看出细微的图形，太小根本无法看到一个周期的情况。此处设的 1ms 就是频
率的倒数。
ii). DC（直流）分析设定
Analyses－>Choose，选择 dc 分析，如图所示：
第 VIII 页，共 181 页
西安交通大学国家集成电路人才培养基地
图九
DC 参量设置
设置 DC 参量时，首先，要选择 Save DC Operating Point 项，此项是为了保存静态工作
点的；然后在 Sweep Variable 区域选择 Design Variable 项，选取变量名称，可以直接输入你
所定义的变量名，也可以从下面的 Select Design Variable 中选择需要扫描的变量，我们这里
扫描差动信号的直流分量 vdm1。
在 Sweep Range 中选择扫描变量的范围，
定义起始点为 0V，
终止点为 3.3V，而且采取线性扫描方式，扫描的步长设为 0.01V。
iii). AC（交流）分析设定
Analyese－>Choose，选择 ac 分析，如图所示：
第 IX 页，共 181 页
西安交通大学国家集成电路人才培养基地
图十
AC 参数设置
设置 AC 参数时，只需对频率进行扫描，这里设置扫描范围为 10－200MHZ。
4． 设定输出波形
点击 Output－>to be plotted－>Select On Schematic 后，所作的 schematic 图形将自动弹
出，然后选择需要输出的信号电压或者 pin 脚电流，这里我们选择两个输出端 Vout1，Vout2
为需要输出的信号电压。选择第一级输出端作为仿真的输出时，输出端将变为彩色的高亮度
线条。
4. 第一级放大器仿真及其参量修正
进行完以上分析之后，就可以对第一级电路进行仿真了。
仿真的方法有两种，可以通过点击菜单中的 Simulation-Netlist and Run 进行网表的提取
和仿真；第二种方法是通过快捷方式，即图框中右下角的按键进行仿真。
运行之后会产生网表和运行图形，点击 Result－>Print－>DC Operating Points 查看每个
mos 管的状态，如下图所示：
第 X 页，共 181 页
西安交通大学国家集成电路人才培养基地
图十一
mos 管状态打印
根据打印出的 mos 管状态图中的 Vth 值，通过 V0=VOD+Vth+Vs 来修正偏置电压的值，再
进行仿真。在此过程中，由于 M0，M1，M8 不存在衬偏效应所以他们的阈值电压值的改变可
能会小一些，所以先调整这些管子的偏置电压值比较合适；而对于 M2，M3，M4，M5，M6，
M7 这些 mos 管而言，都存在衬偏效应，所以他们的值改变的比较大，需要不断的修正仿真，
直到这些值都基本不变化即可。这样就完全确定了偏置电压的值。
下来要做的工作是考虑所有的 mos 管是否工作在饱和区，同样是通过打印 mos 管的状
态来确定的。需要考虑 VDS≥VGS-Vth 才能使 mos 管工作在饱和区。图形如图所示：
图十二 察看 mos 管的饱和状态
从打印的图中察看电压 VDS，VGS-Vth 的大小，如果不满足 VDS≥VGS-Vth，那么 mos 管
不饱和，需要通过调节 mos 管的宽长比来改变它的饱和状态。只有当所有的 mos 管都达到
饱和时，放大器的增益才能达到最大。
注意：a) 在调节 mos 管的宽长比时，只能在原来的宽长比的基础上对宽度作适当调整，不
能不考虑原来的值，大幅度调整，这样将会和你的设计完全不符的情况。
b) 如果当所有的 mos 管都已达到饱和，但是对于放大器的增益还是不满足时可以将
输出端两端的 mos 管的宽长同时加大，这样可以使增益大幅度增加。这是由于当
宽长同时加大时，电流、跨导等量由于宽长比的值没有变化，所以它们的值也不改
变。但是由于长度 L 增大，使 λ 值减小，从而使这个 mos 管的输出电阻增大，输
出两端的 mos 管的宽长同时加大，即 M2，M3，M4，M5 的宽长同时加大，使输出
电阻 ro2，ro3，ro4，ro5 增大，从而使增益加大。
|Av|=GmRout=gm10*{[ gm3ro3 ( ro10// ro1)]//( gm5ro5 ro7)}
5. 第一级电路仿真结果
由于我们是对差动电路进行分析，所以输出需要分析两个输出端的差动值，需要使用计
算器，将两个单端的输出的 tran，DC，AC 值相减得到差动电路的 tran，DC，AC 值。
1． 瞬态仿真结果
第 XI 页，共 181 页
西安交通大学国家集成电路人才培养基地
图十三
瞬态仿真图形
图十四
AC 仿真图形
2． AC 仿真结果
第 XII 页，共 181 页
西安交通大学国家集成电路人才培养基地
3． DC 仿真结果
图十五
DC 仿真图形
4．输出端电压
由于是两级放大器设计，所以在设计第二级放大器之前必须知道第一级放大器的输出端
电压值，这个值将作为第二级放大器的输入共模电压。
点击 Result－>Print－>DC Node Voltages
图十六
输出电压值
从图中可以看出第一级的输出电压为 2.06V，这将作为第二级的输入电压值。
第 XIII 页，共 181 页
西安交通大学国家集成电路人才培养基地
6. 第二级电路设计步骤
1.
第二级电路设计
按照下图进行电路设计，第二级电路采用共源级放大器。
图十七
第二级电路设计图形
注意：同第一级一样，直接用电压源给出偏置电压，为了以后使用此模块方便，先不要直接
给输入加入激励。(将此图生成一个 symbol 之后再加激励，后面将讲到)。
2. 参数计算
完成了电路图的基本结构之后，接下来就是设计每个元件的参数，这样就需要对各个器
件的参数进行分配和计算。从图中的 mos 管的标号定义：pmos 负载管为 M1，M3，model
name 为 p33；nmos 输入管为 M0，M2，model name 为 n33。
1) 电流的分配
总的电流为 IDS＝16.50mW/3.3V＝5mA。给第一级分配 3mA 电流，第二级分配 2mA 电
流。对于第二级而言两条支路也是完全对称，所以给每条支路分配 1mA 的电流，即所有 mos
的电流均为 1mA。
2) 过驱动电压的分配
由于所有 mos 管流过的电流是相等的，均为 1mA，所以考虑分配给 pmos 管的过驱动
电压一般要大于分配给 nmos 管的过驱动电压，此处给 pmos 管分配 0.35V 过驱动电压，而
给 nmos 管分配 0.3V 过驱动电压。
3) 宽长比的确定
使用饱和区的电流－过驱动电压的关系：
第 XIV 页，共 181 页
西安交通大学国家集成电路人才培养基地
Nmos 管： IDS＝1/2unCOX（W/L）
（VGS－Vth）2＝1/2un COXVOD2
＝>（W/L）=( unCOX VOD2) /(2 IDS)
Pmos 管：
IDS＝1/2upCOX（W/L）
（VGS－Vth）2＝1/2upCOXVOD2
＝>（W/L）=(upCOX VOD2) /(2 IDS)
根据公式可得所有 mos 管的宽长比，分别为：
（W/L）1，3＝121.7236；
（W/L）0。2＝338.3877。
根据上面求出的宽长比确定宽度和长度。由于使用工艺库，取 L＝350nm，但是此处我
们为了得到更加高的增益，将这四个 mos 管的宽长同时加倍，取 L＝700nm，同样可以得到
各种 W 值 W1，3＝85.21um，W0，2＝59.22*4um。
在对每个 mos 管进行宽长比设置时，添加 model name。
4) 分配初始偏置电压值
同样 mos 管阈值电压的初始值由工艺库中给定，pmos 管的阈值电压为 Vth＝－0.663V，
nmos 管的阈值电压为 Vth＝0.713V。
i).nmos 管 M1，M3 的过驱动电压为 VOD1＝VOD3＝0.3V，而 Vth＝0.713V，则偏置电压源电压
为 V0＝0.713V＋0.3V＝1.013V。
ii).pmos 管 M0，M2（输入管的偏置直流电压部分）是由第一级的输出电压决定。
根据给定的初始的偏置电压给各个负载电压源加值。
3. 生成 symbol 图形
跟第一级的方法相同，
对于第二级共源级电路生成它的 symbol 图形，然后对这个 symbol
加激励。
建立的 symbol 的图形(可以改变图形形状)，如下图所示：
图十八 生成的 symbol 图形
加入激励
生成一个新的 cell view 作仿真，此处起名为 sim_two-Amp2，易于统一名称。
Cell view 的生成同上所述，在 cell view 的设计过程中加入刚刚设计的第二级共源放大
器作为仿真模型，对其输入端加激励，如下图所示：
4.
第 XV 页，共 181 页
西安交通大学国家集成电路人才培养基地
图十九
加入激励后的 cell view
激励加入后需对所加入的电压源的参数作说明。注意：此处的输入端只用加入一个直流
电源部分，不用再加入交流电压。直流电压源的参数设计如下图所示：
图二十 输入 vdc 电压源设置
Vdc 电压源需设定 AC magnitude 值，这个值是在 AC 分析中起作用的，取此值为 1V，
这样就会使输出值就等于增益的大小。
第 XVI 页，共 181 页
西安交通大学国家集成电路人才培养基地
7. 第二级电路的仿真过程
仿真环境的建立：
在设置完图形变量之后，就可以对图形进行仿真了。点击 Tools－>Analog Environment
建立仿真环境，建立仿真环境的过程和第一级相同，而参数 vcm 的设置是根据第一级的输
出电压而定的，即取 vcm=2.06V，如下图所示：
图二十一
仿真环境的建立
在设置 DC 参量时，从下面的 Select Design Variable 中选择需要扫描的变量，我们这里
扫描差动信号的直流分量 vcm。在 Sweep Range 中选择扫描变量的范围，定义起始点为 0V，
终止点为 3.3V，而且采取线性扫描方式，扫描的步长设为 0.01V。
8. 第二级放大器仿真及其参量修正
运行之后会产生网表和运行图形，点击 Result－>Print－>DC Operating Points 查看每个
mos 管的状态。根据打印出的 mos 管状态图中的 Vth 值，通过 V0=VOD+Vth+Vs 来修正偏置电
压的值。在此过程中，由于第二级电路中所有的 mos 管都不存在衬偏效应所以他们的阈值
电压值的改变可能会小一些。
考虑所有的 mos 管是否工作在饱和区，同样是通过打印 mos 管的状态来确定的。需要
考虑 VDS≥VGS-Vth 才能使 mos 管工作在饱和区。调节 mos 管的宽长比。
9. 第二级电路仿真结果
1.
AC 仿真结果
第 XVII 页，共 181 页
西安交通大学国家集成电路人才培养基地
2.
图二十二
AC 仿真图形
图二十三
DC 仿真图形
DC 仿真结果
第 XVIII 页，共 181 页
西安交通大学国家集成电路人才培养基地
10.
二级放大器
在分别完成了两级放大器之后，将这两个放大器连接在一个电路图中进行仿真，并且加
入激励图形，如下图所示：
图二十四
二级放大器电路设计图形
生成的 symbol 图形后加入激励，如下图所示：
图二十五
加入激励后的 cell view
第 XIX 页，共 181 页
西安交通大学国家集成电路人才培养基地
激励中的电压源参量设置和第一级相同。对于此图加入仿真环境，并设置参数值，其中
仿真环境参数值的设置和第一级电路中仿真环境的值相同。
11.
两级放大器的仿真结果
对于两级系统而言，由于第二级电路引入了至少一个极点，所以这个电路就有了至少两
个极点，从而使系统的稳定性下降。对于两级系统我们先不分析它的 tran，AC，DC 特性，
我们先来考虑它的稳定性问题，即对电路做 bode 图分析，分析结果如下图所示：
图二十六
两级系统 bode 图
从上图的分析结果可以看出可以看出，直接将两级运放通过导线连接时，所建立运放存
在稳定性问题，系统是临界稳定的或者可以认为系统是不稳定的，所以系统需要改善。
12.
对于稳定性的分析
由于两级放大器稳定性的限制，所以我们采用两级电路的稳定性校正电路来改进二级运
放，即在两级电路之间加入密勒电容（初始时设此电容值为 5pF）来提高系统的稳定性，如
图下图所示：
第 XX 页，共 181 页
西安交通大学国家集成电路人才培养基地
图二十七
稳定性校正后的设计图形
1． Bode 图仿真结果
第 XXI 页，共 181 页
西安交通大学国家集成电路人才培养基地
图二十八
Bode 图幅频特性曲线
从 Bode 图中可以看出系统是一个稳定的系统，但是并不是说这样的结果就是最理想的
因为在 0dB 时的频率为 132MHZ，即单位增益带宽为 132MHZ，这个值还不满足设计要求。
2． 相位裕度
图二十九
相位裕度
第 XXII 页，共 181 页
西安交通大学国家集成电路人才培养基地
从上图中可以看出相位裕度的值为 71.78，说明系统是稳定的。
前面已经说过，由于单位增益带宽并不满足要求，所以还需要修改密勒电容值来优化
单位增益带宽和相位裕度之间的折衷关系。
3． 稳定性优化
从上面的结果可以看出，虽然相位裕度达到了很大的值，但是单位增益带宽却不是很理
想，所以我们通过改变密勒电容的值来优化系统的稳定性。将 CF 改为 3.5pF，以使得相位裕
度和单位增益带宽达到一个最理想的折衷值，如下图所示：
i). Bode 图分析
图三十
优化后的 Bode 图
从上面的图示可以看出单位增益带宽从起初的 130MHZ 变为 177MHZ，
达到题目的要求。
ii).相位裕度分析
第 XXIII 页，共 181 页
西安交通大学国家集成电路人才培养基地
图三十一
优化后的相位裕度
相位裕度从原来的 71.78 度变为 60.4 度左右，
对于一般系统而言相位裕度达到 60 度时，
就认为是稳定性较好的系统，如果相位裕度太大会影响系统的稳定时间，所以对单位增益带
宽和相位裕度的折衷是必须的，这样既满足了稳定性要求又使得稳定时间不会太长，而且单
位增益带宽也满足要求了。
4. 瞬态分析结果
系统达到稳定之后就可以对 tran，AC，DC 进行分析了，tran 结果如下图所示：
图三十二
瞬态仿真图形
第 XXIV 页，共 181 页
西安交通大学国家集成电路人才培养基地
5.
6.
AC 仿真结果
图三十三
AC 仿真图形
图三十四
DC 仿真图形
DC 仿真结果
第 XXV 页，共 181 页
西安交通大学国家集成电路人才培养基地
共模范围的确定
使用 Tool－>Parameter 对参数 vdm2 进行扫描，确定共模输出范围。要求单端输出都不
失真的表现其特性，取扫描范围为 1.21V～1.63V，如下图所示：
7.
图三十五
共模范围
第 XXVI 页，共 181 页
西安交通大学国家集成电路人才培养基地
国家集成电路人才培养基地
模拟电路高级实验（6）
折叠式运算放大器
2006-07
第 XXVII 页，共 181 页
西安交通大学国家集成电路人才培养基地
第 I 页，共 181 页
1. 设计目的：
设计共源共栅运算放大器，使其满足 VDD=3.3V，功率 P=10mW，输出摆幅为 1.95V，
增益 AV≥80dB。使用 SMIC 0.18um 3.3V CMOS 工艺 3.3V 晶体管模型。
学习差动放大器 DC 扫描、AC、瞬态分析的方法。
参数给定：COX=(εsiεo)/tox
其中 εsi=8.85*10-12，εo=3.9，tox =6.62nm；
un=350cm2，up=92.5 cm2。
2. 设计步骤：
6． 启动 cadence 工具
在 Terminal 中输入 cds.setup
icfb&
7． 电路设计
按照下图进行电路设计，运放采用折叠式共源共栅电路。
西安交通大学国家集成电路人才培养基地
图一
设计图形
注意：i). 所有的 pmos 管的衬底都必须接电源；所有 nmos 管的衬底都必须接地
ii). 直接用电压源给出偏置电压。
8． 参数计算
完成了电路图的基本结构之后，接下来就是给每个元件加入设计量，这样就需要对各个
器件的参数进行分配和计算。从图中的 mos 管的标号定义：总的尾电流源 pmos 管为 M0，
M1；pmos 共栅管为 M2，M3；nmos 共源共栅管从上到下依次为 M4，M5，M6，M7；输入管
为 M8，M10；输入端的尾电流源 mos 管为 M9。pmos 管的 model name 取 p33，nmos 管为
n33。
5) 电流的分配
由于 VDD=3.3V，功率 P=10mW，则总的电流为 IDS＝10mW/3.3V＝3mA。其次两条支路
是完全对称的，所以给每条之路分配 1.5mA 的电流。而对于折叠电路部分和本身的共源共
栅电路部分将每条支路的电流再次分割，这里我们全部采用平分的方式，即 M0，M1 的电流
均为 1.5mA；其余 mos 管（除 M9 外）的电流均为 0.75mA，是每条支路的二分之一；而对
于 M9 的电流值为两个输入支路电流之和，即为 1.5mA。
6) 过驱动电压的分配
根据题目的要求，输出摆幅要为 1.95V，以此为标准分配过驱动电压。M0，M1 获得的
第 3 页，共 181 页
西安交通大学国家集成电路人才培养基地
电流较大，给他们分配相对较大的过驱动电压，即 VOD0＝VOD1＝0.4V；而 M9 管同时流过
M8，M10 管的电流，也同样具有较大的过驱动电压，给它分配过驱动电压为 VOD9=0.4V；而
对于其他 mos 管的过驱动电压的分配考虑 pmos 管的 up 一般小于 nmos 管的 un，所以分配给
pmos 管的过驱动电压一般要大于分配给 nmos 管的过驱动电压，此处给 pmos 管分配 0.35V
过驱动电压，而给 nmos 管分配 0.3V 过驱动电压，恰好使输出摆幅为 1.95V。
7) 宽长比的确定
通过电流与过驱动电压的关系式确定宽长比，由于所有 mos 管都必须工作在饱和区，
所以使用饱和区的电流－过驱动电压的关系：
Nmos 管： IDS＝1/2unCOX（W/L）（VGS－Vth）2＝1/2un COXVOD2
＝>（W/L）=( unCOX VOD2) /(2 IDS)
Pmos 管： IDS＝1/2upCOX（W/L）
（VGS－Vth）2＝1/2upCOXVOD2
2
＝>（W/L）=(upCOX VOD ) /(2 IDS)
根据公式可得所有 mos 管的宽长比，分别为：
（W/L）0－1＝388.62；
（W/L）2－3＝253.75；
（W/L）4－7＝91.3；
（W/L）8＝（W/L）10＝91.3；
（W/L）9＝102.7。
根据上面求出的宽长比确定宽度和长度。由于使用工艺库，取 L＝1.4um（取 L 的值较
大是为了达到大的增益的要求）
，
同样可以得到各种 W 值 W0，1＝136*4um，
W2，3＝88.82*4um，
W4，5，6，7＝63.92*2um，W8，10＝63.92*2um，W9＝71.88*2um。
注意：乘号的意思代表宽度的乘数*倍数，即在 multiplier 处添加倍数值。
8) 分配初始偏置电压值
mos 管阈值电压的初始值由工艺库中给定，pmos 管的阈值电压为 Vth＝－0.663V，nmos
管的阈值电压为 Vth＝0.713V，这些值将在仿真过程中修正。
i). pmos 管 M0，M1 的过驱动电压为 VOD0＝VOD1＝0.4V，而|Vth|＝0.663V，则偏置电压源电
压为 V0＝3.3V－（0.663V＋0.4V）＝2.237V。
ii). pmos 管 M2，M3 的过驱动电压为 VOD2＝VOD3＝0.35V，而|Vth|＝0.663V，则偏置电压源电
压为 V0＝3.3V－（0.663V＋0.4 V＋0.35V）＝1.887V。
iii).nmos 管 M4，M5 的过驱动电压为 VOD4＝VOD5＝0.3V，而 Vth＝0.713V，则偏置电压源电
压为 V0＝0.713V＋0.3V＋0.3V＝1.313V。
iv).nmos 管 M6，M7 的过驱动电压为 VOD6＝VOD7＝0.3V，而 Vth＝0.713V，则偏置电压源电
压为 V0＝0.713V＋0.3V＝1.013V。
v).nmos 管 M8，M10 的过驱动电压（输入管的偏置直流电压部分）为 VOD8＝VOD10＝0.3V，
而 Vth＝0.713V，则偏置电压源电压为 V0＝0.713V＋0.3V＋0.4V＝1.413V。
vi).nmos 管 M9 的过驱动电压为 VOD9＝0.4V，而 Vth＝0.713V，则偏置电压源电压为
V0＝0.7V＋0.4V＝1.113V。
根据给定的初始的偏置电压给各个偏置电压源加值。
9． 生成 symbol 图形
Symbol 的生成过成：我们选择在已经制作好的 cell view 中建立它的 symbol，点击 Design
－>Create Cell View－>from Cell View，这样就直接从已经建好的 cell view 的 schematic 中建
立了它的 symbol 文件。
建立的 symbol 的图形(可以改变图形形状)，如下图所示：
第 4 页，共 181 页
西安交通大学国家集成电路人才培养基地
图二 生成的 symbol 图形
10．
加入激励
对于已经生成 symbol 的图形，需要给输入端加入激励之后才能够进行仿真。需要生成
一个新的 cell view 作仿真，此处起名为 sim_pucker-SG，易于统一名称。
Cell view 的生成同上所述，在 cell view 的设计过程中加入刚刚设计的折叠式共源共栅
放大器作为仿真模型，对其输入端加激励。
图形如下图所示：
图三
加入激励后的 cell view
激励加入后需对所加入的电压源的参数作说明。由于设计的放大器是差动式共源共栅放
大器，所以差动电路的输入为两个方向相反的 Vsin 信号分别加在输入两端。为了使用方便
将 Vsin 电压源的 DC 部分设定为参变量，分别为 vdm1，vdm2。在仿真的时候再给其赋值，
而对于 Vsin 信号还需要设定一些 AC（交流）分析和 tran（瞬态）分析的变量，如下图所示：
第 5 页，共 181 页
西安交通大学国家集成电路人才培养基地
图四 输入 Vsin1 电压源设置
图五 输入 Vsin1 电压源设置
第 6 页，共 181 页
西安交通大学国家集成电路人才培养基地
负载电容值的确定：
对于负载电容值的确定是有要求的，因为题目要求单位增益带宽尽可能的大，所以在满
足了增益的情况下，需要主极点越大越好，只有主极点越大才能保证单位增益带宽越大。主
极点与输出阻抗和负载电容的乘积的倒数有关，而输出阻抗的值影响增益的大小，如果输出
阻抗越大，则增益越大，但是主极点越小，从而使单位增益带宽越小，所以只有在增益一定
的情况下改变负载电容的值来增加单位增益带宽。
从上面的叙述可知，电容的值是一个根据要求而变化的值，所以我们把电容值设为一个
参数 cap，在仿真过程中再添加其值。这样只是为了方便更改而已，你也可以直接对负载电
容赋值，在仿真时，再根据情况更改电容值。
负载电容的值设为参变量 cap，在仿真过程中给定值。
注意：在作仿真图形时，还需要有一个用来规定电源电压值的电路，这是为了防止多个电路
中有多个电源电压的情况，这样只需设定一个电源电压来规定电源电压的值，而不会
发生冲突。
3. 仿真过程
5． 仿真环境的建立
在设置完图形变量之后，就可以对图形进行仿真了。点击 Tools－>Analog Environment
进入仿真环境。
6． 仿真环境参数设置
i). 确定 spice 模型库文件
库文件路径是：
/cad/smic018_tech/Process_technology/Mixed_Signal/SPICE_model/
ms018_v1p6_spe.lib ； section 定 义 为 tt ， 最 后 点 Add 添 加 库 文 件 。
图六
模型库的建立
ii). 变量的设置
首先，需要导入要设置的变量名进入 Design Variable 中，点击 Variables－>Copy From
Cellview 导入变量，如下图所示：
第 7 页，共 181 页
西安交通大学国家集成电路人才培养基地
第 8 页，共 181 页
西安交通大学国家集成电路人才培养基地
图七
参量值的设定
注意：此处设定参数时，在 Design Variables 图形框中双击要设置的参量后，设定其值。
设定负载电容的值时，先假定给 cap=1pF，后面还要根据题目要求更改 cap 的值，以
满足单位增益带宽和稳定性的要求。vdm1，vdm2 的值是根据输入端的偏置电压值设
定的，即初始值 vdm1＝vdm2＝1.413V。
7． 设定仿真类型
i). tran（瞬态）分析设定
Analyses－>Choose，选择 tran 分析，如图所示：设置仿真时间为 1ms。
第 9 页，共 181 页
西安交通大学国家集成电路人才培养基地
图八
瞬态仿真设置
注意：设定的瞬态仿真时间一般是频率倒数的 1－10 倍即可，过大可能无法看出细微图形，
太小根本看不到一个周期的情况。此处设的 1ms 就是频率的倒数。
ii). DC（直流）分析设定
Analyses－>Choose，选择 dc 分析，如图所示：
图九
DC 参量设置
第 10 页，共 181 页
西安交通大学国家集成电路人才培养基地
设置 DC 参量时，首先，要选择 Save DC Operating Point 项，此项是为了保存静态工作
点的；然后在 Sweep Variable 区域选择 Design Variable 项，选取变量名称，可以直接输入你
所定义的变量名，也可以从下面的 Select Design Variable 中选择需要扫描的变量，我们这里
扫描差动信号的直流分量 vdm1。
在 Sweep Range 中选择扫描变量的范围，
定义起始点为 0V，
终止点为 3.3V，而且采取线性扫描方式，扫描的步长设为 0.01V。
iii). AC（交流）分析设定
Analyses－>Choose，选择 ac 分析，如图所示：
图十
AC 参数设置
设置 AC 参数时，只需对频率进行扫描，这里设置扫描范围为 10－300MHZ。
8． 设定输出波形
点击 Output－>to be plotted－>Select On Schematic 后，所作的 schematic 图形将自动弹
出，然后选择需要输出的信号电压或者 pin 脚电流，这里我们选择两个输出量 Vout1，Vout2
为需要输出的信号电压。选择输出端作为仿真的输出时，输出端将变为彩色的高亮度线条。
4. 仿真及其参量修正
以上设置完成后，就可以进行仿真了。
仿真的方法有两种，可以通过点击菜单中的 Simulation-Netlist and Run 进行网表的提取
和仿真；第二种方法是通过快捷方式，即图框中右下角的按钮进行仿真。
运行之后会产生网表和运行图形，点击 Result－Print－DC Operating Points 查看每个 mos
第 11 页，共 181 页
西安交通大学国家集成电路人才培养基地
管的状态，如下图所示：
图十一
mos 管状态打印
根据打印出的 mos 管状态图中的 Vth 值，通过 V0=VOD+Vth+Vs 来修正偏置电压的值，再
进行仿真。在此过程中，由于 M0，M1，M6，M7，M9 不存在衬偏效应所以他们的阈值电压
值的改变可能会小一些，所以先调整这些管子的偏置电压值比较合适；而对于 M2，M3，M4，
M5，M8，M10 这些 mos 管而言，都存在衬偏效应，所以他们的值改变的比较大，需要不断
的修正仿真，直到这些值都基本不变化即可。这样就完全确定了偏置电压的值。
下来要做的工作是考虑所有的 mos 管是否工作在饱和区，同样是通过打印 mos 管的状
态来确定的。需要考虑 VDS≥VGS-Vth 才能使 mos 管工作在饱和区。图形如图所示：
图十二
察看 mos 管的饱和状态
从打印的图中察看电压 VDS，VGS-Vth 的大小，如果不满足 VDS≥VGS-Vth，那么 mos 管
不饱和，需要通过调节 mos 管的宽长比来改变它的饱和状态。只有当所有的 mos 管都达到
饱和时，放大器的增益才能达到最大。
注意：a) 在调节 mos 管的宽长比时，只能在原来的宽长比的基础上对宽度作适当调整，不
能不考虑原来的值，大幅度调整，这样将会和你的设计完全不符的情况。
b) 如果当所有的 mos 管都已达到饱和，但是对于放大器的增益还是不满足时可以将
第 12 页，共 181 页
西安交通大学国家集成电路人才培养基地
输出端两端的 mos 管的宽长同时加大，这样可以使增益大幅度增加。这是由于当
宽长同时加大时，电流、跨导等量由于宽长比的值没有变化，所以它们的值也不改
变。但是由于长度 L 增大一倍，使 λ 值减小，从而使这个 mos 管的输出电阻增大，
输出两端的 mos 管的宽长同时加大，即 M2，M3，M4，M5 的宽长同时加大，使输
出电阻 ro2，ro3，ro4，ro5 增大，从而使增益加大。
|Av|=GmRout=gm10*{[ gm3ro3 ( ro10// ro1)]//( gm5ro5 ro7)}
5. 仿真结果
5． Bode 图仿真结果
Bode 图的仿真需要通过计算机（calculator）来完成。
图十三
Bode 图幅频特性曲线
从上面的 Bode 图的幅频特性曲线中可以看出在 0dB 时的频率为 164MHZ，即单位增益
带宽为 164MHZ，但从上图可以看出系统稳定性不是很好，下面我们通过具体的计算看看相
位裕度的大小。
6． 相位裕度
我们一般使用 calculator 来计算相位裕度的值，如下图所示：
第 13 页，共 181 页
西安交通大学国家集成电路人才培养基地
图十四
相位裕度
从上图中可以看出相位裕度的值为 45.64 度，说明系统是稳定的，但是可能在输出时
会出现振荡，一般要使相位裕度达到 60 度才能认为系统是稳定的。所以需要通过修正负载
电容的值来优化系统的稳定性。由于系统的相位裕度和单位增益带宽之间存在着折衷的关系，
所以当相位裕度达到 60 度时，单位增益带宽必然会下降。当负载电容为 2.55pF 时，相位裕
度可以达到 60 度，如下图所示：
图十五
相位裕度
计算出的单位增益带宽为 97.7MHZ，如下图所示：
第 14 页，共 181 页
西安交通大学国家集成电路人才培养基地
图十六
Bode 图的相频特性
7． 瞬态仿真结果
由于我们是对差动电路进行分析，所以输出需要分析两个输出端的差动值，需要使用计
算器，将两个单端的输出的 tran，DC，AC 值相减得到差动电路的 tran，DC，AC 值。
第 15 页，共 181 页
西安交通大学国家集成电路人才培养基地
图十七
瞬态仿真图形
图十八
AC 仿真图形
8． AC 仿真结果
9． DC 仿真结果
第 16 页，共 181 页
西安交通大学国家集成电路人才培养基地
图十九
DC 仿真图形
10．
共模电压范围
使用 Tool－>Parameter 对参数 vdm2 进行扫描，确定共模输出范围。要求单端输出都不
失真的表现其特性，取扫描范围为 1.38V～3.3V，如下图所示：
图二十
第 17 页，共 181 页
共模电压范围
西安交通大学国家集成电路人才培养基地
第 18 页，共 181 页
西安交通大学国家集成电路人才培养基地
国家集成电路人才培养基地
培训资料(7)
带运放的带隙基准设计
2006-7
第 19 页，共 181 页
西安交通大学国家集成电路人才培养基地
目 录
带运放的带隙基准设计 ................................................................................................................. 19
实验 带运放的带隙基准设计 ......................................................................................................... 1
1.1 电路分析............................................................................................................................. 1
1.2 电路仿真............................................................................................................................. 2
1.3 结果分析............................................................................................................................. 5
第 I 页，共 181 页
西安交通大学国家集成电路人才培养基地
实验 带运放的带隙基准设计
本实验主要学习带运放的带隙基准设计，并学会从仿真结果中算出温度系数、电压灵敏
度(即电源抑制比)等重要参数。
1.1 电路分析
图 1.1 带运放的带隙基准的完整电路图
第 1 页，共 181 页
西安交通大学国家集成电路人才培养基地
带运放的带隙基准主要由三部分组成，分别是：带隙基准的主要部分(包括运放)、偏置
电路、启动电路。带运放的带隙基准完整的电路图如图 1.1 所示：
1、偏置电路
在图 1.1 所示的电路中，最右边的部分，即 M15, M16, M17 和电阻 R1 构成了运放的偏
置电路，给运放提供 vb1 和 vb2 两个偏置。
2、启动电路
在图 1.1 的最左边，即 M18, M19, M21, M22, M23 构成了带隙基准的启动电路，因为带
隙基准在开始时可能会工作在零电流状态，为了让电路摆脱这种状态，就必须给它加启动电
路。其中 M9, M10 为运放的输入管，在开始工作时，偏置电路通过 M21 给运放的输入加一
个电压，待运放稳定工作后，M21 的电流相对于整个带隙的电流来说非常小，所以它不会影
响电路的工作状态，这一点在仿真结束可以打印电流来观察，事实确实如此。
3、带隙基准的主要部分
除了偏置电路和启动电路之外的部分就是带隙基准的主要部分。其中电阻 R2 的电阻值
为电阻 R3 的三倍，这样流过 R3 的电流就是 R2 的三倍。Q2 的面积是 Q1 的八倍，设为八
倍是为了版图上的设计方便，可以设计成 3×3 的阵列。除了电阻和 pnp 晶体管外的部分就
是两级运放，其中运放的输出接 M20 构成的共源放大器。这个电路有很高的电源抑制比。
比如，如果电源电压升高，则运放输出升高，那么 M9, M10 的栅压也升高，但是由于电阻
R4 的电压上升速度比晶体管 Q1 快，又因为 M9 是反相输入端，所以就会导致输出下降。
4、基准电压
在图 1.1 中，R2=3R3，所以，I3=3I2。
∵ I2 
Vbe1  Vbe2
I
I
，∴ Vbe1  Vbe2  Vbe  VT ln 1  VT ln 2  VT ln( 24) 最后得出：
I C1
R4
IC2
Vref  Vbe1  I 3 R3  Vbe1 
o
3R3
VT ln( 24)
R4
（1）
o
因为在室温下 Vbe 对温度的倒数约为-1.5mV/ K，而 VT 对温度的倒数约为+0.087mV/ K，所
以要想达到零温度系数，VT 的系数大约为 17.2，这样可以求得 R3/R4≈1.81。此电路的设计
要先设计好运放，要求增益尽量高，本设计中运放的增益为 82.2dB，这样可以抵制失调电压
等因素的不利影响。
1.2 电路仿真
在电路仿真之前要先设置好电路元件的参数，仿真环境也要设置好，这里就不再重复了。
1、在 tt, bjt_tt 工艺角下的基准电压随温度变化的曲线如图 1.2 所示：
第 2 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 1.2 tt，bjt_tt 工艺角下的基准电压随温度变化的曲线
从图中可以看出，当温度从负 40 度变化到 125 度时，基准电压的最大值和最小值之差
仅为 1.5mV。
2、直流分析
①扫描电源电压，vdd 从 0 变化到 5V，这样可以大致观察出 vdd 在多大范围内，电路
就可以正常工作，波形如图 1.3 所示：从图 1.3 可以看出当电源电压从 1.5V 变化到 3.4V 时，
基准电压几乎是一条平坦的曲线，也就是说在这个范围内，基准电路基本上都可以正常工作。
在此设计中我们用的是 simc18 库中的 1.8V 的模型。可以看出此电路的工作范围很宽，即电
源抑制比很大。在波形窗口中选择菜单栏的 Marker->Place->Trace Marker，然后再点击你想
看的波形中的某点，这样就可以标出他的横坐标和纵坐标，如图 1.3 所示。
②使电源电压从 1.6V 变化到 2.1V，再做一次直流扫描，而这次扫描的目的是为了看在
正常的工作范围内，基准电压随电源电源的变化，并可以计算出电压灵敏度(或者叫电源抑
制比)。波形如图 1.4 所示：在波形窗口中选择菜单栏的 Trace->Delta Cursor，可以精确观察
曲线中两点的横坐标，纵坐标及其横坐标之差，纵坐标之差。
图 1.3 直流扫描曲线 1
第 3 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 1.4 直流扫描曲线 2
3、瞬态分析
给电源电压加一正弦信号，频率为 1k，峰峰值为 20mV，观察基准输出电压，基准电压
的输出波形如图 1.5 所示：从两个波形的峰峰值仍然可以算电压灵敏度。图 1.5 中电压源的
瞬态波形也打印出来了。从图可以看出，当电压源的峰峰值为 20mV 时，基准电压输出的峰
峰值仅为 1.56191967uV，这个值非常小，所以此电路的电源抑制比非常好。
4、工艺角分析
这里仅给出三种组合即 ttt, sss, fff 组合的情况，其实一共有四十五中组合，自己可以试着做
做看。波形如图 1.6 所示：
图 1.5 电源电压加一正弦信号时的输出瞬态响应
第 4 页，共 181 页
西安交通大学国家集成电路人才培养基地
图 1.6 工艺角分析波形
1.3 结果分析
1、温度系数
从图 1.2 的波形可以算出在 tt, bjt_tt 工艺角下带隙基准的温度系数。计算公式如(2)所示：
单位是 ppm/℃(ppm 代表百万分之..part per million)
TC 
Vref max  Vref min
Vref
10 6

Tmax  Tmin
（2）
经计算，在 tt，bjt_tt 工艺角下，此设计的温度系数为 7.497347ppm/℃。
2、电压灵敏度
电压灵敏度也即电源抑制比，是表征电源变化对基准输出的影响。从直流扫描结果可以
计算电压灵敏度，计算公式如(3)所示：
Vdd
V
PSRR  dd
Vref
（3）
Vref
在此设计中，用的电源电压为 1.8V，由图 1.4 的直流扫描曲线，可以计算出电压灵敏度
为 6634(76.4dB), 而从瞬态分析中也可算出电压灵敏度，为 78.7dB，两者相差不大。从而可
以看出此电路的电源抑制比还是比较大的。
第 5 页，共 181 页
西安交通大学国家集成电路人才培养基地
国家集成电路人才培养基地
培训资料(8)
无运放的带隙基准设计
2006-7
第 6 页，共 181 页
西安交通大学国家集成电路人才培养基地
无运放的带隙基准设计 ................................................................................................................... 6
实验六 无运放的带隙基准设计 工艺角模拟 .............................................................................. II
6.1 电路图设计........................................................................................................................ II
6.2 元件参数设置 .................................................................................................................... II
6.3 环境变量设置 ................................................................................................................... III
6.4 电路仿真...........................................................................................................................IV
6.5 工艺角分析........................................................................................................................ V
第 I 页，共 181 页
西安交通大学国家集成电路人才培养基地
实验六 无运放的带隙基准设计 工艺角模
拟
6.1 电路图设计
创建 cellview，电路图如图 6.1 所示：
（最好是自己设计宽长比，不要照搬原理图上的）
图 6.1 电路图
对每个 mos 管、三极管、电源和电阻设置好参数及其宽长比。注意：管子宽长比的设置
非常重要，这是做电路设计最重要的一点，一定要尽量做到使电路性能最优。相信大家现在
对软件已经很熟悉了，那么现在的重点应该在电路设计上。在电路中，M0 的作用是做启动
电路。
6.2 元件参数设置
这里只介绍晶体管的参数设置，mos 管、电阻和电压的设置如电路图所示。晶体管的参
II
西安交通大学国家集成电路人才培养基地
数设置，Q1 和 Q3 的 Multiplier 项都设为 1，Q2 的设为 8。
6.3 仿真参量设置
DC 分析的设置如图 6.2 所示：
图 6.2
设置好的 ADE 对话框如图 6.3 所示：（设置方法和以前一样）注意别忘了加库的路径。
III
西安交通大学国家集成电路人才培养基地
图 6.3
6.4 电路仿真
点 netlist and run ，得到在工艺角 tt 和 bjt_tt 时的输出电压随温度的变化关系：
图 6.4
从图 6.4 可以看出来，当温度从负 40 度变化到 125 度时，电压变化仅为 1.6mv 左右，说
明输出电压非常稳定。
下图（图 6.5）是该电路的瞬态特性：
IV
西安交通大学国家集成电路人才培养基地
图 6.5
从瞬太分析可以看出，当处于稳太时电路的输出很稳定。而且此时的输出电压和直流扫
描的电压基本相等，那么现在就可以判断这个电路性能是基本满足要求的。
6.5 工艺角分析
1、工艺角
什么是 PVT，PVT 是指 Process Voltage Temperature。工艺上的变化体现为工艺角。在我
们使用的 smic 库中，mos 管有五种工艺角，即 ss,, tt , ff, snfp, fnsp；电阻和电容有三种工艺，
即 tt, ss, ff。既然要做工艺角分析，那么就是在这几种工艺角的组合下对温度进行扫描。从
三种器件各自的工艺角总数，可知一共有 45 种组合，也就是我们可以做 45 种不同组合情况
的工艺角分析。还有从 smic 库中可以查到器件有效的温度范围为负 40 度到 125 度。查找工
艺角和有效温度范围的库文件路径如下：
（许多其它有用的信息也在这两个文件中）
/cad/smic018_tech/Process_technology/Mixed-Signal/SPICE_Model/ms018_v1p6_spe.lib
/cad/smic018_tech/Process_technology/Mixed-Signal/SPICE_Model/ms018_v1p6_spe.mdl
2、工艺角添加
本来一共有 45 种组合，但这里只为了说明问题，仿真中只加了十三种组合。在 ADE 窗
口种选择 Tools->Corners,就会弹出如图 6.6 所示的对话框，然后在此窗口种 Setup->Add
Process，又弹出一个新的对话框，如图 6.7 所示，Add Process 窗口有两个选项，分别要做如
下设置。对 Process 选项，按图 6.8 所示设置，对 Groups/Variants 的设置如图 6.9 所示，然后
点击 ok 确定，则图 6.6 就变为如图 6.10 所示。然后在 Analog Corners Analysis 窗口中，选
择 Setup->Add/Update Model Info…继续在弹出窗口的 Groups/Variants 项填入电阻和双极晶
体管的工艺角，注意 Groups 后填名字如 res,bjt 等等，而在 Variants 处填工艺角，工艺角之
间用逗号隔开，填完后再在 Analog Corners Analysis 窗口中点击 Add Corners(输入 ttt)就得到
如图 6.11 所示的对话框。其中 ttt 是为了说明 mos 管，电阻，双极晶体管都是 tt 的工艺角，
就是说能看出来它代表的意思，具体叫什么无关紧要。
V
西安交通大学国家集成电路人才培养基地
图 6.6
图 6.7
图 6.8
VI
西安交通大学国家集成电路人才培养基地
图 6.9
图 6.10
VII
西安交通大学国家集成电路人才培养基地
图 6.11
在图 6.10 种我们可以在黑三角的下面选择我们想要的工艺角，这样 ttt 就得到了一种组
合，这样在继续点击 Add Corners，输入你想要的工艺角组合，一共有 45 种组合。设置完毕
后保存，方法是 File->Save Setup As...再输入文件名。
3、工艺角仿真
在 Analog Corners Analysis 窗口中，点击 run 就开始仿真了，仿真结束，就得到一组曲线，
每条曲线代表一种工艺角的组合。如图 6.12 所示：
图 6.12
4、分析
图 6.12 一共做了十三种工艺角组合仿真，本来应该有十三条曲线，但是因为有的曲线
重合在一起了，所以在图中只看到明显的七条。图中最大电压为 1.26V，最小电压为 1.21V，
相差 50mV，基本在可接受的范围。图中有几条曲线尾巴向上翘的曲线，这说明此电路设计
还要继续改进。好的波形应该是低温时呈上升趋势，高温时呈下降趋势。
VIII
西安交通大学国家集成电路人才培养基地
国家集成电路人才培养基地
培训资料(9)
R-2R 梯形 DAC 设计
2006-X-XX
IX
X
无运放的 R-2R 梯形 DAC
1. D/A 转换原理
D/A 转换器的原理框图如图 1.1 所示，D/A 转换器可以看作一个译码器，它将输入的数
字码转换成模拟信号，并以电压或电流的形式输出。每个数字代码通过位权的运算都可以转
换成一个相对应的模拟量。请注意，输出的模拟量不是连续的，相邻两个模拟量的差值等于
1LSB。
参考电压
Vref
比例网络
DVref
输出放大器
VOUT=KDVref
二进制开关
b 1 b2
bN
图 1.1 D/A 转换器方框图
2. 电路图及原理分析
DAC 通常分成并行 DAC 和串行 DAC 两大类。进一步的分类，根据二进制加权的模式
可以分成权电流，
权电压和权电荷。
本实验的 8 位 DAC 采用的 R-2R 梯形结构是权电流 DAC
中的一种,其原理图如图 2.1 所示：
图 2.1 无运放的 R-2R 梯形 DAC
其中每一位的结构如图 2.2 所示：
图 2.2(a) 最低位的结构
图 2.2(b) 第 i 位的结构
图 2.1 中的 VDD 取 1.8 伏，
电阻网络的特点是,整个网络只有 R 和 2R 两种阻值的电阻，
其中 R=2K，且从任意一个 2K 电阻的左端向左看，所看到的电阻均等于 2K。假定 bi=1，其
余的所有数字代码均为 0，此时电路结构如图 2.3 所示：
图 2.3 bi 位输入 1 其余位输入 0 等效电路
运用戴维南等效，可以得到 bi 对 Vout 的贡献为 VDD/2i，具体过程如图 2.4 所示：
12
图 2.4 bi 位输入 1 输出等效
运用线性叠加原理，叠加所有输入码对 Vout 的贡献得：
N
Vout   bi
i 1
VDD
2i
（2.1）
3. 仿真结果分析
将 VDD 设为 1.8V，然后再给每个输入端加上脉冲源，最低位的周期为 T，次低位周期
为 2T，周期成倍增大，如此设置好所有脉冲源，以使 DAC 依次遍历所有可能的编码。从
00000000(=0V)以 1.8/256 或 7.031mV(1LSB)为增量上升到 11111111(=1.8V-1LSB)，仿真结果
如图 3.1 所示：
13
图 3.1 8 位 DAC 仿真结果
放大显示倍数，图 3.1 中的波形细节如图 3.2 所示：
图 3.2
放大显示输出波形
从图 3.2 我们可以看到，正如我们所预料的每个“台阶”的高度（1LSB）为 7mV 左
右。
14