IT COOKBOOK
디지털논리회로
이론, 실습, 시뮬레이션
(Problem Solutions of Chapter 7)
디지털논리회로
Solution of Chapter 7
1. 반감산기와 전감산기를 설계
① 반감산기
두 수의 차(difference) :  , 자리빌림(barrow) : 
입력
출력
 


0
0
1
1
0
1
1
0
0
1
0
0
0
1
0
1
반감산기 진리표
진리표에서 출력을 부울함수로 표시하고, 이를 논리회로로 표시하면 다음과 같다.
X
D
Y

   
  ⊕


B
② 전감산기
전감산기는 자리빌림(barrow) 입력을 처리하기 위해   를 추가.
입력

0
0
0
0
1
1
1
1
출력


0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1

0
1
1
0
1
0
0
1

0
1
1
1
0
0
0
1
전감산기 진리표
카르노 맵을 이용하여 출력을 간소화하면
YBi
X
00
0
01
11
1
1
1
YBi
10
X
1
0
1
1


   
 
 

    
 ⊕⊕ 
00
01
11
10
1
1
1
1
⊕ 
  
    
이 부울함수를 논리회로로 표시하면
X
D
Y
Bi
Bo
2. 뺄셈이 가능한 캐리예측 가산기 설계
Sign=0이면, 가산기. Sign=1이면, 뺄셈기로 동작.
1
디지털논리회로
Solution of Chapter 7
X3
Y3
X2
Y2
X1
Y1
X0
Y0
Sign
S3
G P
C
G3 P3
C3
S2
G P
C
G2 P2
C2
S1
G P
C
G1 P1
C1
G P
S0
G0 P0
C0
Carry Look Ahead Logic
3. Enable을 가진 2×4 디코더를 이용하여 5×32 디코더를 설계
B C
A
D E
EN
S1
S0
EN
S1
S0
EN
S1
S0
S1
S0
D3
D2
D1
D0
EN
EN
S1
S0
D3
D2
D1
D0
EN
S1
S0
EN
S1
S0
EN
S1
S0
D3
D2
D1
D0
EN
S1
S0
EN
S1
S0
EN
S1
S0
D3
D2
D1
D0
D3
D2
D1
D0
D3
D2
D1
D0
D3
D2
D1
D0
D3
D2
D1
D0
D3
D2
D1
D0
D3
D2
D1
D0
V
W
E
2x4
Decoder
E
3x8
Decoder
+5V
E
3x8
Decoder
E
2
~
D8
~
3x8
Decoder
D7
D15
D16
~
E
D0
D23
D24
~
3x8
Decoder
Y31
D3
D2
D1
D0
4. 5×32 디코더 회로설계
X
Y
Z
C
D31
Y0
디지털논리회로
Solution of Chapter 7
5. 특수한 8-segment LED 회로 설계
입력변수 :    
10진수
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
출력변수 :  ∼ 




0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
YZ
WX

x
0
1
1
0
1
1
1
1
1
1
0
1
x
x
x

x
1
0
1
1
1
1
1
1
1
1
1
0
x
x
x

x
0
1
1
0
1
1
0
1
1
1
0
1
x
x
x

x
0
1
0
0
0
1
0
1
0
1
0
1
x
x
x

x
0
0
0
1
1
1
1
1
1
1
0
0
x
x
x
01
11
1
10
1
01
1
1
1
01
1
x
x
11
1
x
x
x
11
1
10
1
1
1
1
10
11
1
x
10
1
1
WX
00
00 x
01
1
11
1
10
1
1
01
01
1
11
1
x
10
1
1
11
1
10
1
x
WX
00
00 x
1
01
x
11
1
1
10
1
  
  
 

   

01
x
11
01
1
11
1
10
01
1
1
1
1
x
x
x
1
1
1
1
YZ
10
1
x
00
x
01
11
10
00
1
01
1
1
1
1
x
11
x
x
x
1
10
WX
  
  

YZ
1
1
1

  

   

YZ
00
x
01
00
01
1
1
11
1
x
10
1
1
WX
00
x
   
  

   ⊕ 
YZ
00
00 x

x
0
0
0
0
0
0
0
0
0
1
1
1
x
x
x
00
WX

    



   ⊙ 
YZ

x
0
1
1
1
1
1
0
1
1
0
0
1
x
x
x
YZ
YZ
00
00 x


 
    

 ⊕   ⊙ 
WX

x
1
1
1
1
0
0
1
1
1
1
1
1
x
x
x
11
1
x
10
1
WX
00
1
01
x
11
10
  
 
 

 


00
x
01
11
10
1
x
x
x
1
1
    
3
디지털논리회로
Solution of Chapter 7
Z
h
g
f
Y
X
e
W
d
c
b
a
6. 특수한 8-segment LED 회로 설계
입력변수 :    
출력변수 :  ∼ 
표시












0
1
2
3
4
5
6
7
-8
-7
-6
-5
-4
-3
-2
-1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
1
1
0
1
1
0
1
1
1
1
1
0
0
1
1
1
0
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
0
1
1
0
1
1
0
1
0
1
1
0
1
1
0
1
0
1
0
0
0
1
0
1
0
1
0
0
0
1
0
1
0
0
0
1
1
1
0
1
0
1
1
1
0
0
0
0
0
1
1
1
1
1
0
1
0
1
1
1
1
1
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
YZ
WX
00
YZ
00
1
01
01
1
11
1
10
1
1
11
1
10
1
1
1
YZ
00
00
1
1
01
1
1
11
1
1
1
10
1
1
 
  

    

WX
01
1
11
1
10
1
1
1
1
    

 

 

 


 

  

  ⊙   
4
00
1
01
1
11
1
10
00
01
1
1
1
1
11
1
1
1
10
1
1
1
WX
1
 
   
  

    ⊕ 

디지털논리회로
Solution of Chapter 7
YZ
WX
00
YZ
00
1
01
11
1
10
1
YZ
00
1
WX
00
01
11
10
1
00
1
01
00
1
WX
01
1
1
01
1
01
1
11
1
1
11
1
11
1
1
10
1
10
1
10
1
1

  

  
  

YZ
00 01 11 10
WX
00
1
1
1


  

1
1
00
01
11
10
00
1
1
01
11
1
1
1
11
1
1
1
1
10
1
1
10
1
1
1
1
  
 
   
  


 ⊕      


Z
g
1
YZ
WX
1
h
10


 
 
 
 
 

01
1
11
f
e
Y
d
X
W
c
b
a
7. 특수한 8-segment LED 회로 설계
입력변수 :   
10진수
0
1
2
3
4
5
6
7
출력변수 :  ∼ 
표시



↑
↓
↕
←
→
↔
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
YZ

0
0
0
0
0
1
1
1

0
0
1
1
0
0
0
1

0
0
0
0
1
0
1
1

0
1
1
1
0
0
0
1
YZ
00
01
11
10
0
0
1
1
0
1
0
0
1
0
X

0
1
0
1
0
0
0
1
 
  

0
0
0
0
1
1
1
1

0
1
1
1
0
0
0
1

0
0
0
0
1
1
1
1
YZ
00
01
11
10
00
01
11
10
0
0
0
0
0
0
0
0
1
1
1
0
1
1
1
1
0
0
1
0
X
    
5
X

  
디지털논리회로
Solution of Chapter 7
YZ
YZ
00
01
11
10
0
0
0
0
0
1
1
0
1
1
X
YZ
00
01
11
10
0
0
1
1
1
1
0
0
1
0
X
     

00
01
11
10
0
0
0
0
0
1
1
1
1
1
X
 
  
  
X
Y

Z
a
b
c
d
e=g
f=h
8. NOR 게이트만을 이용한 2×4 디코더 설계
입력
A
0
1





0
0
1
1
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
B
0
0
0
1
0
0
A
0
B
출력

0
1
0
0
  

B
A
0
1
0
1

0

  
 
B
A
0
0
    

A
Y0
Y1
Y2
Y3
6
0
0
0
1
0
B
1
0

  
 

디지털논리회로
Solution of Chapter 7
9. BCD-to-10 디코더 회로 설계
입력변수 :     
출력변수 :  ∼ 
10진수














0
1
2
3
4
5
6
7
8
9
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
A
B
C
D
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
10. 74138 디코더와 OR 게이트를 이용하여 논리함수 구현
x
22
y
21
z
0
D0
D1
3x8 D2
Decoder D
3
f
D4
D5
2
D6
D7
11. 디코더와 NAND 게이트를 이용하여 논리함수 구현
3×8 디코더의 내부가 NAND 게이트로 구성되어 있으므로 디코더의 출력은 active low로 동작
한다. 그러나 출력 와 는 active high로 동작한다.
7
디지털논리회로
Solution of Chapter 7
D0
22
a
21
b
D1
f
3x8 D2
Decoder D
3
D4
D5
g
D6
20
c
D7
12. 74148을 이용하여 16×4 인코더 설계
0 1 2 3 4 5 6 7
8 9 10 11 12 13 14 15
0 1 2 3 4 5 6 7 EI
0 1 2 3 4 5 6 7 EI
74148
74148
EO
A0 A1 A2
A0
A1
GS
EO
A2
A0 A1 A2
GS
A3
13. 16×1 멀티플렉서 설계
I0
I1
I2
I3
I4
I5
I6
I7
8X1
MUX
2X1
MUX
S2 S1 S0
F
I8
I9
I10
I11
I12
I13
I14
I15
S3
8X1
MUX
S2 S1 S0
14. 2개의 2×1 멀티플렉서로 다른 게이트 추가없이 3×1 멀티플렉서를 구성
8
디지털논리회로
Solution of Chapter 7
2x1 MUX
I0
2x1 MUX
I1
F
B
I2
A
15. 논리함수 F를 8x1 멀티플렉서, 4x1 멀티플렉서를 이용하여 각각 설계
논리함수    
 
 
 
    
 는 입력변수 조합이 110, 010, 011,101일 때, 
가 1이 되며, 다른 조합일 때는  가 0이다. 8x1 멀티플렉서로 이 함수를 구현하려면  가 1이
되는 변수값들의 조합에 대응하는 데이터 입력들을 High로 연결하고, 이외의 다른 데이터 입력
들을 Low에 연결한다.
+5V
D0
D1
D2
D3
8X1
D4 MUX
D5
D6
D7
S2 S1 S0
A
B
F
C
4x1 멀티플렉서로 함수  를 구현하려면 데이터 선택 입력 중에서 하나의 비트를 데이터 입력
들과 연결하면 된다. 함수  의 진리표는 아래와 같다.
입력
출력
A B C
F
0
0
0
0
1
1
1
1
0
0
1
1
0
1
1
0
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
진리표의 첫 번째 행을 보면   일 때   이고, 2번째 행도   일 때   이므로
  이다. 3번째 행은   일 때   이고, 4번째 행도   일 때   이므로
  이다. 5번째 행은   일 때    이고, 6번째 행도   일 때    이므로
   이다. 7번째 행은   일 때   
 이고, 8번째 행도   일 때   
 이므로

   이다.

+5V
C
D0
D1
D2
D3
F
4X1
MUX
S2
S1
A
B
9
디지털논리회로
Solution of Chapter 7
16. 3 초과 코드(  )를 BCD 코드( )로 변환하는 조합논리회로
입
력
출
력








0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
x
x
x
0
0
0
0
0
0
0
0
1
1
x
x
x
x
x
x
0
0
0
0
1
1
1
1
0
0
x
x
x
x
x
x
0
0
1
1
0
0
1
1
0
0
x
x
x
x
x
x
0
1
0
1
0
1
0
1
0
1
x
x
x
CD
CD
00
AB
00 X
01
X
11
10
X
AB
01
11
01
X
11
01
1
X
10
X
X
1
10
10
X
1
11
X
1
X
1
X
1


 

  
    
CD
AB
00
00 X
CD
00
00 X
01
X
01
1
11
X
10
1
11
X
10
X
00
00
X
1
01
1
X
11
1
1
10
1
AB

   
   ⊕
A B
C
01
X
11
1
X
X
D
W
X
Y
Z
17. 4비트 가산기를 이용하여 BCD코드를 3 초과코드로 변환하는 회로
10
X
1
 

입력변수 :  , 출력변수 : 
10
X
디지털논리회로
Solution of Chapter 7
D
C
B
A
0
0
1
1
FA
FA
FA
FA
C2
Cout
C1
Z
0
C0
Y
X
W
18. 3 초과 코드(  )를 2 out-of 5 코드(  )로 변환하는 회로
입 력








0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
x
x
x
1
0
0
0
0
0
0
1
1
1
x
x
x
x
x
x
1
0
0
0
1
1
1
0
0
0
x
x
x
x
x
x
0
0
1
1
0
0
1
0
0
1
x
x
x
x
x
x
0
1
0
1
0
1
0
0
1
0
x
x
x
x
x
x
0
1
1
0
1
0
0
1
0
0
x
x
x
CD
CD
00
AB
00 X
01
X
11
1
10
X
01
1
10
1

    
X
X
X
11
1
10
01
X
11
1
00
00
X
01
1
11
01
X
11
10
X
AB
1
X
X
00
00 X
01
X
01
1
X
11
1


 

10
1
A
CD
10
CD
00
AB
00 X
01
11
AB
출 력

10
X
B
1
X
11
1
X
1
X
    
  
 

C
D
V
X
W
1


    



X
CD
00
X
01
X
11
00
01
1
1
1
X
X
AB
11
10
10
X
Y
X
Z
1


     

11
X
1
1
X
10
X
디지털논리회로
Solution of Chapter 7
19. 8비트 2진 데이터에 대한 헤밍코드를 생성하는 회로 설계
D12D11D10 D9 D7 D6 D5 D3
  ⊕⊕⊕⊕
P1
  ⊕⊕⊕⊕
P2
  ⊕⊕⊕
P4
  ⊕⊕⊕
P8
20. 84-2-1 코드를 BCD 코드로 변환하는 회로
입력변수 :    
출력변수 :    
10진수
0
1
2
3
4
5
6
7
8
9
84-2-1코드
   
0 0 0 0
0 1 1 1
0 1 1 0
0 1 0 1
0 1 0 0
1 0 1 1
1 0 1 0
1 0 0 1
1 0 0 0
1 1 1 1
cd
00
01
x
11
x
10
x
11
x
10
1
x
1
00
ab
00
01
x
01
1
11
x
10
     

cd
00
01
x
01
1
x
11
10
01
x
11
x
x
10
x
x
1
1
1







     
cd
00
ab
BCD코드
  
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
0 0 1
cd
00
ab

0
0
0
0
0
0
0
0
1
1
00
01
x
11
x
1
01
1
1
x
11
x
1
1

      ⊕
10
1
1
x
11
x
10
x
00
ab
1
x
 
12
10
x
x
디지털논리회로
Solution of Chapter 7
a
b
c
d
w
x
y
z
21. NAND 게이트만을 이용하여 BCD 코드를 7-Segment 코드로 변환하는 회로설계
입력변수 :    
출력변수 :       
10진수











0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
1
1
1
x
x
x
x
x
x
1
1
1
1
1
0
0
1
1
1
x
x
x
x
x
x
1
1
0
1
1
1
1
1
1
1
x
x
x
x
x
x
1
0
1
1
0
1
1
0
1
1
x
x
x
x
x
x
1
0
1
0
0
0
1
0
1
0
x
x
x
x
x
x
1
0
0
0
1
1
1
0
1
1
x
x
x
x
x
x
0
0
1
1
1
1
1
0
1
1
x
x
x
x
x
x
yz
yz
00
1
wx
00
01
01
11
1
10
1
1
1
yz
00
00
1
1
01
1
wx
01
1
11
1
10
1
00
1
01
1
11
1
10
00
01
1
1
1
1
wx
1
11
x
x
x
x
11
x
x
x
x
11
x
x
x
x
10
1
1
x
x
10
1
1
x
x
10
1
1
x
x
        



   


yz
 
 
yz
00
wx
00 1
01
01
1
11
1
yz
10
1
00
wx
00 1
1
01
11
x
x
x
x
11
x
10
1
1
x
x
10
1

  

  

01
x
11
00
00 1
01
1
01
1
1
x
x
11
x
x
x
x
x
x
10
1
1
x
x
  
 


13
10
1
wx
11
10
1
    
  
 


디지털논리회로
Solution of Chapter 7
w x y z
yz
00
01
01
1
1
11
x
x
x
x
10
1
1
x
x
wx
00
11
1
10
1
1
a
b
    
 
   

c
d
e
f
g
22. 2421 코드를 84-2-1 코드로 변환하는 회로 설계
입력변수 :    
출력변수 :    
10진수
0
1
2
3
4
5
6
7
8
9
2421 코드
84-2-1 코드
   
   
0
0
0
0
0
1
1
1
1
1
0
0
0
0
0
1
1
1
1
1
0
0
0
0
1
0
1
1
1
1
0
0
1
1
0
1
0
0
1
1
14
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
0
0
0
0
1
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
디지털논리회로
Solution of Chapter 7
CD
CD
00
AB
01
11
10
AB
00
01
X
X
X
01
11
1
1
1
1
11
10
X
X
1
X
10
01
1
11
1
10
1
1
X
X
X
1
X
X
X

  
  
  

CD
CD
00
11
00
01
1
01
X
X
AB
00
00
11
1
10
X
10
1
X
1
X
1
00
11
1
10
00
01
1
01
X
X
X
11
1
1
X
1
AB
X
10
X
  

    

  
 


   ⊕     ⊙ 
 ⊕⊕
A
B
C

D
W
X
Y
Z
23. BCD 코드 검사회로 설계
입력변수 :       
출력변수 : 





0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
15
X
디지털논리회로
Solution of Chapter 7
CD
00
00
0
01
0
11
0
10
0
01
0
0
0
0
11
1
1
1
1
AB
10
0
0
1
1
A
B
    
F
C
24. 입력된 수의 제곱을 출력하는 회로 설계
입력변수 :   
출력변수 :  ∼ 
10진수
0
1
2
3
4
5
6
7









0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
1
1
0
0
0
0
1
1
0
1
0
0
0
1
0
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
YZ
YZ
00
X
01
11
10
0
YZ
00
X
01
11
10
0
1
1
1
1
1
1
1
1
   ⊕ 
YZ
11
10
YZ
01
11
1
0
0
1
1
1
1
1
1
1
1
  

00
X
10
1
0
X
01
11
1
  
  
YZ
01
0
  
00
00
X
01
11
10
00
X
 

X Y Z
a
b
c
d
e
f
25. 2 비트 숫자 와 d를 곱하여 4 비트 곱      를 만드는 회로를 설계
16
10
디지털논리회로
Solution of Chapter 7
입
력
출 력








0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
1
1
0
0
1
0
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
0
0
1
0
1
0
0
0
0
0
1
0
1
cd
cd
00
ab
01
11
10
00
ab
00
00
01
01
11
1
11
11
10
10
1
10
1
1
     
  
cd
cd
00
ab
01
01
11
10
00
ab
00
01
11
00
01
1
11
1
10
1
1
01
1
1
1
11
1
1
1
10
         
a
b
c
  
d
W
X
Y
Z
17
10
디지털논리회로
Solution of Chapter 7
26. 2의 보수를 계산하는 회로 설계
입력변수 :    
10진수
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
출력변수 :       








0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
입출력 관계로부터 다음과 같은 카르노 맵을 얻으며 이를 정리한다.
cd
cd
00
ab
00
01
1
01
1
11
1
10
1
1
1
1
00
11
10
00
ab
1
01
1
11
1
10

  
  
     

cd
00 01 11 10
ab
00
1
1
01
1
11
1
10
1
1
1
1
        

cd
00
00
01
1
11
1
ab
01
1
1
01
1
1
11
1
1
11
1
1
10
1
1
10
1
1
  
   ⊕
a b c d
 
w
x
y
z
18
10
디지털논리회로
Solution of Chapter 7
27. 짝수만을 통과시키는 논리회로 설계
입력변수 :        
A2
A1A0
00
출력변수 :        






0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
1
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
0
01
11
10
A2
0
1
A2

1    
1
A1A0
00
01
11
10
0
  
1
A1A0
00
01
11
10
0
1
1

1    
A0
Y0
A1
Y1
A2
Y2
28. Majority Function 설계
입력변수 :     
출력변수 : 




0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
1
1
0
1
0
0
0
BC
00
01
0
1
1
1
1
A
11
10
1


 

 


A
B
C
29. 9의 보수 생성회로 설계
입력변수 :    
출력변수 :    
19
F
디지털논리회로
Solution of Chapter 7
10진수
0
1
2
3
4
5
6
7
8
9
a
cd
01
1
11
10
d w x
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
1
1
0
0
0
0
0
0
0
0
y
0
0
1
1
1
1
0
0
0
0
x
x
10
ab
01
01
1
1
x
x
x
x
11
x
x
10

  
a
00
00 1
01
1
11
x
10
1
01
x
11
1
10
1
11
1
0
1
0
1
0
1
0
1
0
b
00
00
11
1
10
1
01
1
1
x
x
x
x
ab
x
x
11
x
x
10
      ⊕
cd
z
0
0
1
1
0
0
1
1
0
0
cd
00
00
01
ab
c
0
0
0
0
1
1
1
1
0
0
cd
00
ab
00 1
11
b
0
0
0
0
0
0
0
0
1
1
c
x
01
x

d
10
1
1
w
x
x
x
x
x
y


z
30. 9-비트 패리티 발생기/검출기에서 출력 ∑EVEN과 ∑ODD를 구하는 문제.
A
B
C
D
E
F
G
H
I
å EVEN
å ODD
20
디지털논리회로
Solution of Chapter 7
31. 4비트 홀수 패리티 발생기와 짝수 패리티 발생기를 설계
(1) 진리표
데이터
ABCD
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
패리티
홀수(  )
짝수(  )
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
1
1
0
0
1
0
1
1
0
(2) 카르노 맵을 이용한 간소화
CD
AB
00
CD
00
1
01
11
10
01
11
1
1
1
10
00
1
1
1
  ⊙ ⊙⊙
00
AB
01
1
11
1
10
01
1
11
1
1
1
1
1
  ⊕ ⊕⊕
(3) 회로도
A
B
C
PODD
D
A
B
C
PEVEN
D
21
10
1