УНИВЕРЗИТЕТ “Св. КИРИЛ И МЕТОДИЈ” СКОПЈЕ
ФАКУЛТЕТ ЗА ЕЛЕКТРОТЕХНИКА И
ИНФОРМАЦИСКИ ТЕХНОЛОГИИ
- ДИПЛОМСКА РАБОТА по предметот
Микроелектроника
Тема
Компјутерски подржано дизајнирање на интегрирани
кола
Ментор:
Изработил:
Проф.д-р. Јосиф Ќосев
Абдулазиз Абдулкарим
Индекс бр. 591\06
Скопје, Мај 2011
СОДРЖИНА
СОДРЖИНА ...............................................................................................................2
Листа на слики .............................................................................................................3
Листа на табели ............................................................................................................5
Акроними:.....................................................................................................................6
1. Апстракт ...................................................................................................................9
2. Вовед во монолитна технологија .........................................................................10
2.1 Некои општи карактеристики на елементите на монолитните интегрирани
кола.......................................................................................................................10
2.2 Елементи на биполарните транзистори .............................................................12
2.3 NPN – транзистори ..............................................................................................13
2.4 Хоризонтален npn- транзистор ...........................................................................15
2.5 Емитерски отпорници..........................................................................................17
2.6 Пинч отпорник .....................................................................................................18
2.6 MOS- кондензатор ...............................................................................................19
2.7 MOS- транзистор со алуминиумски гејт ...........................................................20
2.8 MOS транзистор со силициумски гејт ...............................................................22
2.9 Општи елементи од топологијата на монолитните интегрирани кола.........23
3. Преглед на CAD системите...................................................................................24
3.1 Моделирање на аналогно - дигитални кола ......................................................25
3.1.1 Altium Protel DXP Design Explorer ..................................................................26
3.1.2 Electronic Workbench ........................................................................................27
3.2 Моделирање и синтеза на програмибилни логичи структури.........................27
3.3 Моделирање на кола со HF (High Frequency) и мокробранови .......................28
3.4 Моделирање со функции.....................................................................................28
3.5 PBC дизајн ............................................................................................................29
3.6 PCB термички анализи ........................................................................................29
3.7 Моделирање на топологија на чиповите ...........................................................30
3.8 MOSIS ...................................................................................................................31
4. Упатство за користење на програмот Spice.........................................................32
4.1 Основни елементи................................................................................................32
4.2 Независни извори за напојување........................................................................33
4.3 Транзистори..........................................................................................................34
4.4 Модели на транзистори .......................................................................................34
4.5 Анализи.................................................................................................................35
4.5.1. Режим на работа при мали сигнали ...............................................................35
4.5.2 DC премин .........................................................................................................35
4.5.3 AC анализа.........................................................................................................36
4.5.4 Анализа на преносни карактеристики ............................................................36
4.6 Функции за прикажување на сигнали на дијаграм ...........................................37
4.7 Цртање на дијаграми ...........................................................................................37
5. Упатство за користење на Lasi7 ...........................................................................39
5.1 Точки .....................................................................................................................40
5.2 Табела на слоеви ..................................................................................................41
5.3 Земање и поместување на објекти......................................................................41
5.4 Додавање на објекти ............................................................................................42
5.5 Други команди .....................................................................................................42
6. Вежби во LASI7 .....................................................................................................43
2
6.1 Вежба бр.1 Вовед во LASI7 и мерење на отпорноста на некоја креирана
ќелија....................................................................................................................43
6.1.1Дефинирање на ќелија.......................................................................................45
6.1.2 Додавање на патека од некој слој и мерење нa отпорноста на истата.........47
6.2 Вежба бр.2 Креирање на CMOS структури P-mos транзистор........................50
6.4 Вежба бр.4 Креирање на електрично коло со помош на веќе дефинирани
модели на транзистори .......................................................................................59
6.5 Вежба бр.5 Испитување на карактеристики на NMOS транзистор со
параметри L=2λ, W=10λ .....................................................................................67
6.6 Вежба бр.6 Испитување на карактеристики на инвертор со биполарен
транзистор............................................................................................................76
7. Заклучок..................................................................................................................88
8. Референци ...............................................................................................................89
Листа на слики
СЛ. 1 СТРУКТУРА НА ИНТЕГРИРАН NPN ТРАНЗИСТОР .................................................12
СЛ. 2 ФОРМИРАЊЕ НА ИЗОЛАЦИОНИ ОСТРОВИ СО ПОТКОЛЕКТОРСКИ СЛОЈ ..............13
СЛ. 3 ТОПОЛОГИЈА НА NPNТРАНЗИСТОРОТ 1.ОТВОР НА БАЗНА ДИФУЗИЈА, 2. ОТВОР НА
ЕМИТЕРСКА ДИФУЗИЈА, 3.КОНТАКТНИ ОТВОРИ, 4. ГРАНИЦА НА ПРСТЕНОТ НА
ИЗОЛАЦИОНАТА ДИФУЗИЈА .................................................................................13
СЛ. 4 ХОРИЗОНТАЛЕН PNP ТРАНЗИСТОР 1-ОТВОР НА БАЗНАТА ДИФУЗИЈА 2-ОТВОР НА
ЕМИТЕРСКАТА ДИФУЗИЈА ....................................................................................16
СЛ. 5 ЕМИТЕРСКИ ОТПОРНИК ВО ИЗОЛАЦИОНЕН ОСТРОВ А) ВО ИЗОЛАЦИОНИОТ
ОСТРОВ Б)НАДВОР ОД ИЗОЛАЦИОНИОТ ОСТРОВ ..................................................18
СЛ. 6 ПИНЧ ОТПОРНИК ...............................................................................................18
СЛ. 7 МОS КОНДЕНЗАТОР ..........................................................................................19
СЛ. 8 ТЕХНОЛОШКА СЕКВЕНЦА НА ИЗРАБОТКА НА PMOS- КОЛА СО
АЛУМИНИУМСКИ ГЕЈТ .........................................................................................20
СЛ. 9 НАПРЕЧЕН ПРЕСЕК (А) И ТОПОЛОГИЈА (Б) НА СТАНДАРДЕН NMOSТРАНЗИСТОР СО СИЛИЦИУМСКИ ГЕЈТ ..................................................................22
СЛ. 10 ПРИКАЗ НА ГЛАВНИОТ ПРОЗОРЕЦ НА ПРОГРАМАТА PROTEL DXP ...................26
СЛ. 11 МОДЕЛИРАЊЕ СО ФУНКЦИИ СО ПОМОШ НА МАТЛАБ ...................................28
СЛ. 12 ПРИКАЗ НА ГЛАВНИОТ ПРОЗОРЕЦ НА ПРОГРАМАТА .........................................29
СЛ. 13 ТЕРМИЧКИ ИСПИТУВАЊА НА ЧИПОВИ..............................................................30
СЛ. 14 ПРИКАЗ НА ПРОГРАМА ЗА МОДЕЛИРАЊЕ НА ТОПОЛОГИЈА НА ЧИПОВИ ...........30
СЛ. 15 ПРИКАЗ НА ОТПОРНИК ......................................................................................32
СЛ. 16 ПРИКАЗ НА КОНДЕНЗАТОР ................................................................................33
СЛ. 17 ПРИМЕР ЗА ЕДЕН НАПОНСКИ И ЕДЕН СТРУЕН ИЗВОР ........................................33
СЛ. 18 ПРИМЕР ЗА ДЕФИНИЦИЈА НА ЕДЕН N-КАНАЛЕН И ЕДЕН P-КАНАЛЕН FET
ТРАНЗИСТОР ........................................................................................................34
СЛ. 19 ПРИМЕР ЗА ЕДНО ЕЛЕКТРИЧНО КОЛО СО MOS-FET ТРАНЗИСТОР И ИЗВОР ЗА
НАПОЈУВАЊЕ .......................................................................................................38
СЛ. 20 ПРИКАЗ НА ГЛАВНИОТ ПРОЗОРЕЦ НА ПРОГРАМАТА .........................................40
СЛ. 21 ТАБЕЛА СО СЛОЕВИ ОД БИБЛИОТЕКАТА 2UCHIP ...............................................41
СЛ. 22 ПРИКАЗ НА ГЛАВНАТА ПРОГРАМА ....................................................................44
3
СЛ. 23 ДЕФИНИРАЊЕ НА ЌЕЛИЈА .................................................................................45
СЛ. 24 ДЕФИНИРАЊЕ НА ОСНОВА СО ДИМЕНЗИИ 10Х10Λ ...........................................46
СЛ. 25 ДОДАВАЊЕ НА ТЕКСТ НА ДЕФИНИРАНА ЌЕЛИЈА ..............................................47
СЛ. 26 ДЕФИНИРАЊЕ НА ЌЕЛИЈА OTPOR ...................................................................48
СЛ. 27 ДЕФИНИРАЊЕ НА ПАРАМЕТРИ ЗА ПРЕСМЕТКА НА ОТПОРНОСТ НА ЌЕЛИЈА ......48
СЛ. 28 ПРОЗОРЕЦ ЗА КОНФИГУРАЦИЈА ........................................................................49
СЛ. 29 КРЕИРАЊЕ НА ЌЕЛИЈА ОТПОРНИК.....................................................................49
СЛ. 30 ПРИКАЗ НА ДИМЕНЗИИТЕ ЗА РАСТОЈАНИЕТО МЕЃУ ТОЧКИТЕ НА ГЛАВНИОТ
ПРОЗОРЕЦ ............................................................................................................51
СЛ. 31 ТАБЕЛА СО СЛОЕВИ ..........................................................................................51
СЛ. 32 ДЕФИНИРАЊЕ НА ОСНОВА ................................................................................51
СЛ. 33 ДЕФИНИРАЊЕ НА ГЕЈТОТ НА ТРАНЗИСТОРОТ ...................................................52
СЛ. 34 ДЕФИНИРАЊЕ НА Р-ТИП НА ЌЕЛИЈА ОКОЛУ ОСНОВАТА И ГЕЈТОТ ....................52
СЛ. 35 ДЕФИНИРАЊЕ НА ОТВОРИ ЗА КОНТАКТ СО ОСНОВАТА.....................................53
СЛ. 36 ДЕФИНИРАЊЕ НА МЕТАЛНИ КОНТАКТИ НА ТРАЗНИСТОРОТ .............................53
СЛ. 37 ДЕФИНИРАЊЕ НА ЛАБЕЛИ ЗА КОНЕКТОР ..........................................................54
СЛ. 38 ПОВИКУВАЊЕ НА АЛАТКАТА ЗА ПРОВЕРКА НА ДИЗАЈНОТ ...............................54
СЛ. 39 ДЕФИНИРАЊЕ НА ОСНОВА СО POL\PATH НАРЕДБАТА .....................................55
СЛ. 40 ДЕФИНИРАЊЕ НА ГЕЈТ ......................................................................................56
СЛ. 41 ДЕФИНИРАЊЕ НА ОТВОРИ ЗА КОНТАКТ СО МЕТАЛОТ .......................................56
СЛ. 42 ДОДАВАЊЕ НА МЕТАЛНИ КОНТАКТИ ................................................................57
СЛ. 43 ДОДАВАЊЕ НА N-ТИП НА ЌЕЛИЈА ВРЗ ДОСЕГАШНАТА СТРУКТУРА ..................57
СЛ. 44 ДОДАВАЊЕ НА ЛАБЕЛИ ЗА КОНТАКТ ................................................................58
СЛ. 45 ПРОВЕРКА НА ДИЗАЈНОТ СО LASIDRC АЛАТКАТА ...........................................58
СЛ. 46 ДЕФИНИРАЊЕ НА ЌЕЛИЈА INVERTER.............................................................59
СЛ. 47 ПОВИК НА SFRAME РАМКА ОД БИБЛИОТЕКА .................................................59
СЛ. 48 ДОДАВАЊЕ НА ПОВИКАНАТА РАМКА ...............................................................60
СЛ. 49 ДОДАВАЊЕ НА N-MOS ДЕФИНИРАНИОТ ТРАНИЗСТОР .......................................60
СЛ. 50 ДОДАВАЊЕ НА Р-MOS ТРАНЗИСТОРОТ ..............................................................61
СЛ. 51 ПОВРЗУВАЊЕ НА ДВАТА ГЕЈТА ОД ДВАТА ТРАНЗИСТОРИ .................................61
СЛ. 52 КРЕИРАЊЕ НА МЕТАЛНИ СЛОЕВИ И ПОВРЗУВАЊЕ СО РАМКАТА ЗА НАПОЈУВАЊЕ
.............................................................................................................................62
СЛ. 53 ДОДАВАЊЕ НА CTXT ЛАБЕЛИ..........................................................................63
СЛ. 54 ДОДАВАЊЕ НА ПАРАМЕТРИ ЗА ТРАНЗИСТОРИТЕ ..............................................63
СЛ. 55 ДОДАВАЊЕ НА DTXT ЛАБЕЛИ ЗА ЕЛЕМЕНТИТЕ ...............................................64
СЛ. 56 ДОДАВАЊЕ НА NTXT ЛАБЕЛИ ЈАЗЛИ ...............................................................64
СЛ. 57 ПРОВЕРКА НА ДИЗАЈНОТ ...................................................................................65
СЛ. 58 АКТИВИРАЊЕ НА АЛАТКАТА ЗА КОМПАЈЛИРАЊЕ И ДЕФИНИРАЊЕ НА .CIR
ФАЈЛОТ ................................................................................................................66
СЛ. 59 КОМПАЈЛИРАЊЕ НА ДИЗАЈНОТ СО .HDR ДЕФИНИРАНИОТ ФАЈЛ .......................66
СЛ. 60 ПРИКАЗ НА СИГНАЛИТЕ ОД ИНВЕРТОРОТ V(A) ВЛЕЗЕН СИГНАЛ, V(A_) ИЗЛЕЗЕН
СИГНАЛ................................................................................................................67
СЛ. 61 ДЕФИНИРАЊЕ НА ОСНОВА ................................................................................68
СЛ. 62 ДЕФИНИРАЊЕ НА ГЕЈТОТ ..................................................................................68
СЛ. 63 ДЕФИНИРАЊЕ НА ОТВОРИ ЗА КОНТАКТИ ..........................................................69
СЛ. 64 ДОДАВАЊЕ НА МЕТАЛНИ СЛОЕВИ ....................................................................69
СЛ. 65 ДОДАВАЊЕ НА N-ЌЕЛИЈА ..................................................................................70
СЛ. 66 ДОДАВАЊЕ НА СТХТ ЛАБЕЛИ..........................................................................70
СЛ. 67 ПРОЗОРЕЦ ЗА ПРОВЕРКА НА ДИЗАЈНОТ .............................................................71
4
СЛ. 68 ПРОВЕРКА НА ДИЗАЈНОТ ...................................................................................71
СЛ. 69 КРЕИРАЊЕ НА NMOS_TEST ЌЕЛИЈА ...............................................................71
СЛ. 70 СМЕСТУВАЊЕ НА ДЕФИНИРАНИОТ ТРАЗНИСТОР ..............................................72
СЛ. 71 ДОДАВАЊЕ НА МЕТАЛНИ СЛОЕВИ НА ГЕЈТОТ, СОРСОТ И ДРЕЈНОТ ...................72
СЛ. 72 ДОДАВАЊЕ НА NTXT ТЕКСТ ЈАЗЛИ НА ДИЗАЈНОТ ЗА СИМУЛАЦИЈА ................73
СЛ. 73 ДОДАВАЊЕ НА ТЕКСТ ПАРАМЕТРИ НА ТРАНЗИСТОРОТ.....................................73
СЛ. 74 ПРОВЕРКА НА ДИЗАЈНОТ ...................................................................................74
СЛ. 75 КОМПАЈЛИРАЊЕ НА ДИЗАЈНОТ .........................................................................75
СЛ. 76 ПРИКАЗ НА ИЗЛЕЗНИТЕ КАРАКТЕРИСТИКИ НА ТРАНЗИСТОРОТ ........................75
СЛ. 77 ДЕФИНИРАЊЕ НА ЌЕЛИЈА RB ОТПОРНИК .........................................................76
СЛ. 78 ДЕФИНИРАЊЕ НА ОТПОРНИК СО ПОМОШ НА RES СЛОЈ ....................................77
СЛ. 79 ДЕФИНИРАЊЕ НА ОСТРОВИ ЗА КОНТАКТИ НА ОТПОРНИКОТ ............................77
СЛ. 80 ДЕФИНИРАЊЕ НА ОТВОРИ ЗА КОНТАКТ ...........................................................77
СЛ. 81 ПОСТАВУВАЊЕ НА МЕТАЛНИ КОНТАКТИ .........................................................78
СЛ. 82 ДОДАВАЊЕ НА СТХТ ЛАБЕЛИ ЗА КОНТАКТИТЕ ...............................................78
СЛ. 83 ДЕФИНИРАЊЕ НА ОТПОРНИК RC......................................................................78
СЛ. 84 СМЕСТУВАЊЕ НА ЕЛЕМЕНТИТЕ ВО ЌЕЛИЈА INVERTOR_NPN1 .....................79
СЛ. 85 ПОСТАВУВАЊЕ НА МЕТАЛНИ СЛОЕВИ ЗА ВЛЕЗ, ИЗЛЕЗ И НАПОЈУВАЊЕ НА
КОЛОТО ...............................................................................................................80
СЛ. 86 ПОВРЗУВАЊЕ НА RB ОТПОРНИКОТ СО ТРАНЗИСТОРОТ ....................................81
СЛ. 87 ПОВРЗУВАЊЕ НА КОЛЕКТОРСКИОТ ОТПОРНИК СО КОЛЕКТОРОТ НА
ТРАНЗИСТОРОТ ....................................................................................................81
СЛ. 88 ПОВРЗУВАЊЕ НА ЕМИТЕРОТ СО СЛОЈОТ КОЈ ЌЕ ГО ДЕФИНИРАМЕ ЗА НУЛТА
ТОЧКА НА КОЛОТО ...............................................................................................82
СЛ. 89 ИЗГЛЕД НА КОЛОТО СО МЕТАЛНИТЕ СЛОЕВИ И ПОВРЗАНОСТА АН
ОТПОРНИЦИТЕ СО ТРАНЗИСТОРОТ.......................................................................82
СЛ. 90 ДОДАВАЊЕ НА NTXT ЈАЗЛИ ЗА КОЛОТО ..........................................................83
СЛ. 91 ДОДАВАЊЕ НА ЛАБЕЛИ НА ЕЛЕМЕНТИТЕ ЗА ДЕФИНИРАЊЕ КАКО КОМПОНЕНТИ
.............................................................................................................................84
СЛ. 92 ДОДАВАЊЕ НА ПАРАМЕТРИ НА ЕЛЕМЕНТИТЕ ОД ДИЗАЈНОТ .............................85
СЛ. 93 ПРОВЕРКА НА ДИЗАЈНОТ ...................................................................................85
СЛ. 94 КОМПАЈЛИРАЊЕ НА ДИЗАЈНОТ .........................................................................86
СЛ. 95 ПРИКАЗ НА СИГНАЛИТЕ И РЕЗУЛТАТ ОД СИМУЛАЦИЈАТА; VDD-НАПОЈУВАЊЕ,
VIN - ВЛЕЗЕН СИГНАЛ, VB - НАПОН НА БАЗАТА, VOUT – ИЗЛЕЗЕН СИГНАЛ ........87
Листа на табели
ТАБЕЛА 1 ТИПИЧНИ ВРЕДНОСТИ НА ПАРАМЕРТИ НА СЛОЕВИ ЗА СТАНДАРДЕН NPN-ТРАНЗИСТОР ......14
ТАБЕЛА 2 ТИПИЧНИ ВРЕДНОСТИ НА ПОВАЖНИТЕ ЕЛЕКТРИЧНИ ПАРАМЕТРИ НА СТАНДАРДНИОТ
МОНОЛИТЕН NPN- ТРАНЗИСТОР ...................................................................................................14
5
Акроними:
‐
CAD (computer-aided design) – компјутерски дефиниран дизајн
‐
LASI (LAyout System for Individuals) e софтверза генерална намена за
дизајн и симулација на интегрирани кола
‐
Spice (Simulation Program with Integrated Circuit Emphasis – Коло за
симулација со акцент за интегрирани кола CAD системи:
‐
NMOS – MOSFET(metal–oxide–semiconductor field-effect transistor)
транзистор индуциран канал PMOS
‐
CMOS (Complementary metal–oxide–semiconductor) Комплементарни
MOS структури на транзистор еден со индуцира и еден со вграден канал
‐
I2L – тип на дигитални логички кола со вградени биполарни транизстори
со повеќе колектори
‐
Vcesat- Ознака за напон на заситување меѓу колектор и емитер
‐
NPN – Биполарен транзистор од NPN тип
‐
n+- подрачје со зголемена концентрација на донорски атоми
‐
p+ - подрачје со зголемена концентрација на акцепторски атоми
‐
Altium Protel DXP Design Explorer – Алатка за дизајн на интегрирани
кола од компанијата Altium, Австралиска компанија за софтвер
‐
FPGA - Field-programmable Gate Array- Интегрирани коло кое може да
биде програмирано од самиот корисник одреден број на пати
‐
ORCAD- софтвер кој ги одредува точките на печатена плоча за некое
електрично коло
‐
PSPICE- софтвер за симулација на аналогни кола кој може да се
инсталира на персонален компјутер
‐
PBC – Печатена плоча за електрични кола
‐
Electronic Workbench – Програма за симулација и дизајн на електрични
кола, која користи готови библиотеки со елементи од каде може да се
повикаат истите и да се направи соодветна симулација за нив
‐
HF (High Frequency) - Висока фреквенција
‐
Simulink – програма креирана од MathWorks за симулација дизајн и
испитување на повеќе слојни системи
‐
MathWorks е национална компанија која се бави со математичко
програмирање и дизајнирање на софтвер и алатки за решавање на
математички проблеми
6
‐
AMD ( Advanced Micro Devices) – Американска компанија за дизајн на
интегиррани кола
‐
EDA(Electronic Design Automation) софтвер за автоматско дизајнирање
на интегрирани кола
‐
МOSIS (Metal Oxide Semiconductor Implementation Service) претставува
сервис за производство на мали и евтини структури наменети за VLSI
‐
VLSI(Very Large Scale Integration) интегрирани кола со висоок степен
на интерграција
‐
MAGIC7.5 претставува алатка за дизајн и симулација на кола од
фамилијата на VLSI кола со висок степен на интеграција
‐
DC – Direct Current – директна струја но овде се мисли на премин додека
да ја достигне неговата максимална вредност
‐
Label - Лабела
‐
Node – Јазол во колата коис се дизајнирани во Lasi
‐
PULSE – Импулсна функција
‐
OCТ – Октален систем
‐
LIN - Лиенарно поместување на вредноста
‐
timestep – временски интервал на поместување
‐
timestop – време на прекин на симулација
‐
timestart – време на почеток на симулација
‐
maxstepsize – максимална вредност за поместување
‐
variable - променлива
‐
save – наредба за снимање
‐
.PLOT – наредба за цртање на дијаграми во Spice
‐
Common Source Amplifier – Засилувач со заземјен сорс
‐
.TRAN – наредба за почеток на преносни карактеристики на едно коло
‐
menu2 – мени2
‐
UIC - “Use Initial Conditions”- Користење на иницијалните услови
‐
LasiDrc – Алатка во LASI7 за проверка на дизајн на дадено коло
‐
Mov – Наредба за поместување
‐
Get – Наредба за земање
7
‐
Cpy – Наредба за копирање
‐
Layr – Табела со типови на слоеви во LASI7
‐
Text – Наредба за додавање на текст
‐
Res – Алатка за преметување на отпорноста на дадена ќелија
‐
Aput – Ослободување од сите зафатени наредби во LASI7
‐
Aget – Алатка за земање и селектирање на сите ниова на слоеви одеднаш
‐
NWELl – n-тип на рамка за дефинирање на ќелија
‐
NSELL – ќелија од n-тип на полуспроводник
8
1. Апстракт
Во оваа дипломска работа ќе бидат разгедани неколку аспекти околу
дизајнот на интегрирани кола, нивниот почетен дизајн, симулација, технолошка
постапка на дизајнирање. Најпрво во второто поглавје ќе дадеме осврт на
монолитните интегрирани кола и тоа на нивните карактеристики, разлики од
другите кола, технолошките постапки за дизајн на колата. Ќе ги разгледаме кои
се предностите на интегрираните елементи во однос на дискретните
електронски компоненти. Ќе се запознаеме и со основните интегрирани
компоненти како и постапката за нивно изготвување. Потоа во следната глава ќе
дадеме преглед на CAD системите за дизајн на интегрирани кола, кои типови на
системи за дизајн постојат, како и за тоа од кога се нивните историски почетоци
и текот на нивното развивање. Потоа ќе навлеземе малку повеќе во детали за
користење на две битни програми LASI7 и WinSpice. Ќе дадеме упатства за
користење на овие две програми од кои едната е за симулација на интегрирани
кола а додека LASI7 е за дизајн на кола и интегрирани елементи. После тоа на
крај ќе прикажеме неколку изработени детално вежби за дизајн и симулација на
интегрирани кола со токму овие две програми. Вежбите се изработени така што
првата е вежба за запознавање на Lasi7, a потоа редоследно се зголемува и
комплексноста на вежбите. На крајот ќе дадеме наше видување и заклучок на
дипломскава работа.
9
2. Вовед во монолитна технологија
2.1 Некои општи карактеристики на елементите на
монолитните интегрирани кола
Koга станува збор за елементите на монолитните интегрирани кола,
веднаш треба да се каже дека разликата во однос на дискретните кола(со
дискретни елементи) е во тоа што се различно поставени на заедничката
подлога. Поради таа карактеристика, следува дека треба да има електрична
поврзаност на некои од електродните подрачја на новите елементи од
подлогата. Следствено, ќе се разликуваат и математичките модели на
монолитните интегрирани елементи од моделите на соодветните дискретни
елементи.
За да се добиваат сите елементи на монолитно интегрирано коло во еден
единствен технолошки циклус, се внимава на бројот на степените на слобода.
Имено, при проектирањето на интегрираните кола дозволено е да се менува
нивната поларна конфигурација, но не и дебелината, односно електрофизичките параметри на нивните слоеви. Така, на пример, фиксна треба да е
нивната слојна отпорност – која е одредена од базната или емитерската
дифузија, зависно од структурата на отпорникот, а поголема слобода може да се
има кога се одредува нивната широчина и должина(можно е да има варијации
во тие димензии).
Кај монолитните интегрирани кола најквалитетен елемент е основниот
елемент, како што е случај со основните елементи на другите интегрирани кола,
на пример: биполарниот npn-транзистор кај биполарните интегрирани кола,
NMOS-транзисторот кај NMOS- интегрираните кола, Pmos- транзисторот кај
Pmos интегрираните кола, додека другите елементи имаат просечни до лоши
карактеристики. Причина за ова е тоа што при реализирањето на ваквите
интегрирани кола се оди кон нецелосна оптимизација, односно се води сметка
најмногу за квалитетот само на основниот елемент.
Со оглед на тоа што транзисторите, во општ случај, бараат помала
плоштинки имаат значително подобрени карактеристики отколку пасивните
елементи, во монолитната техника се оди кон што е можно поголема замена на
пасивните елементи со транзистори, т.е. кон решенија со голем број на
транзистори, а мал број на пасивни елементи. Всушност, постојат монолитни
кола составени само од транзистори. Тоа се однесува главно на кола од NMOS,
PMOS, CMOS I2L техника. NMOS- колата се базираат на NMOS-транзистори со
индуциран, вграден канал. CMOS колата се составени од парови на NMOS и
10
PMOS- транзистори со индуциран канал. I2L колата се составени од npn и pnpтранзистори.
Исто така кога се зборува за важни карактеристики на споменатите
елементи, една од нив е секако фактот што во монолитната техника(при
развојот на микроелектрониката) се појавуваат елементи за кои не може да се
каже дека имаат аналогни елементи во дискретната техника. Такви елементи се,
на пример, меѓу емитерски транзистор, многу колекторски транзистор и многу
други.
Опсегот во кој може да се движат апсолутните вредности на
електричните параметри кај интегрираните елементи е прилично голем,
споредено со оној кај дискретните елементи. Но, интегрираните елементи се
одликуваат со помало растурање на електричните параметри отколку кај
елементите кај едно дискретно коло. Така на пример, додека кај дискретните
транзистори за факторот на струјно засилување β тешко може да се постигнат
подобри толеранции од +/- 20 %, растурањето на истиот параметар кај
типолошките идентични монолитни транзистори, изведени на ист начин на ист
чип е од +/-5%. Ова е директна последица од нивното заедничко (истовремено)
процесирање, бидејќи заедничкото процесирање доведува и до заеднички
грешки. Ако, на пример, поради грешки во изведувањето на базата и
емитерската дифузија, реализираната база на еден транзистор е поделена од
номиналната вредност за 20%, факторот β на тој транзистор ќе биде за одреден
износ помал од пресметаниот. Меѓутоа, бидејќи сите транзистори на чипот се
реализирани со истата базна и истата емитерска дифузија, кај сите нив базата ќе
биде подебела за истиот износ, па според тоа и факторот β е помал од
очекуваниот. Истотипните елементи кај интегрираните кола ќе имаат и голема
зависност на нивните параметрите што овозможува да се реализираат
прецизни електрични склoпови врз база на елементи кои инаку имаат широки
толеранции на апсолутните износи. Тоа се постигнува на тој начин што при
синтезата на монолитните кола врз основа на зададена електрична функција се
избираат такви споеви кај кои преносната функција зависи од односот, а не од
апсолутните вредности на електричните елементи.
11
2.2 Елементи на биполарните интегрирани кола
На Сл.1 е даден напречен пресек на транзистор со потколекторски слој.
Сл. 1 Структура на интегриран npn транзистор
а) без потколекторски слој б) со потколекторски слој
Ваквите транзистори се карактеризираат со голема отпорност на
колекторискиот слој rcc (>100Ω) и имаат ограничена примена. Како што е
познато, отпорноста rcc негативно влијае на врз карактеристиките на
транзисторот т.е. ја намалува брзината на работа и го зголемува напонот на
заситувањето колектор - емитер Vcesat. Оваа отпорност - rcc може да се намали
со намалување на специфичната отпорност на епитаксијалниот слој, меѓутоа тоа
ќе повлече и намалување на пробивниот напон и зголемување на
капацитивноста на колекторискиот pn-слој, што не е посакуван ефект. Како
стандардно решение на овој проблем, со кое отпорноста rcc, се сведува на
десетина оми, се јавува поставување на n+-слој на дното од изолациониот остров
Сл.1.б. Овој слој е познат како потколекторски слој. Се покажува дека
поставувањето на потколекторски слој во изолационите острови има поволно
влијание не само врз npn-транзисторите туку и врз другите елементи на
биполарните интегрирани кола. Затоа изолационите острови на стандардните
биполарни интегрирани кола редовно се изведуваат со потколекторски слој.
Потколекторскиот слој се добива по пат на дифузија која се врши пред
нараснување на епитаксијалниот слој. За време на епитаксијата донорските
атоми од потколекторскиот слој, под дејство на високата температура,
дифундираат во нараснуваниот епитаксијален слој, така што по завршувањето
на епитаксијата потколекторскиот слој ќе биде делумно навлезен и во
епитаксијалниот слој (обично неколку µm). За да се оневозможи претераното
навлегување на донорските атоми од потколекторскиот слој во епитаксијалниот
слој, како дифузант за потколекторскиот слој се употребува елемент со
релативно мал дифузен коефициент- обично арсен или антимон. На Сл.2 е
илустриран начинот на добивање изолациони острови со потколекторски слој.
12
Сл. 2 Формирање на изолациони острови со потколекторски слој
2.3 NPN – транзистори
Монолитните npn-транзистори се основни составни елементи на
биполарните интегрирани кола. Во продолжение, на сл. 3 се гледа напречниот
пресек на стандардниот монолитен транзистор (транзистор со широка примена
во аналогните и дигиталните кола со мал и среден степен на интеграција)
Сл. 3 Топологија на npn- транзисторот 1.отвор на базна дифузија, 2. отвор на
емитерска дифузија, 3.контактни отвори, 4. граница на прстенот на изолационата
дифузија
Во Табела1 се дадени типичните вредности на некои други
карактеристични параметри на слоевите на стандардниот npn-транзистор; со Np
е означена нето-примесната концентрација, со d- дебелината, со ρ –
специфичната отпорност и со Rs – слојната отпорност. Податоците дадени за
13
нето-примесната концентрација на емитерскиот, базниот и потколекторскиот
слој се однесуваат на максималната вредност на концентрација.
Табела 1Табела на типични вредности на параметри на слоеви за стандарден NPNтранзистор
Табела 2 Типични вредности на поважните електрични параметри на
стандардниот монолитен npn- транзистор
Во Табела 2 се презентирани типичните вредности на поважните
електрични параметри на стандардниот монолитен npn-транзистор. Пробивниот
напон на емитерското преодно подрачје е 5 до 8 пати помал отколку на
колекторското. Ова е последица од тоа што емитерското преодно подрачје се
наоѓа меѓу слоеви со помала специфична отпорност отколку колекторското.
Пробивниот напон меѓу емитерот и колекторот (при отворена база), кој не е
даден во табелата, е значително помал од пробивниот напон на колекторското
преодно подрачје, согласно познатата релација:
(1)
каде што β е факторот на струјно засилување на транзисторот, а n е емитерска
константа со вредност од 3 до 5. Дебелината на базата најчесто се движи од 0,5
до 0,7µm Заради ваквата димензија на базата, се постигнува факторот на
струјното засилување да има многу голема вредност, поради што овие
14
транзистори се викаат супер бета транзистори. Базата на овие транзистори е
извонредно тенка (0,2 до 0,3 µm), а базната област – високо омска. На тој начин
се добиваат вредности за β од 200 до 500. За супер бета - транзистор е
карактеристичен низок пробивен напон
=0,15-1V, движи на ефектот на
слепување на колекторот со емитерот поради многу тенката и високо омска
база.
Од паразитните параметри на интегрираниот npn- транзистор најзначајни
се капацитивноста колектор - подлога сcs и отпорноста на колекторскиот слој rcc.
Капацитивноста ccs всушност одговара на капацитивноста на инверзно
поларизираниот изолационен pn-спој. Во спојот со заедничка база таа доаѓа
паралелно со капацитивноста на колекторското преодно подрачје cc, a во спојот
со заеднички емитер – паралелно оптоварување, додека отпорноста rcc,
претставува отпорност меѓу активниот дел од колекторот (делот на
колекторската област што се наоѓа под емитерот) и колекторскиот контакт. И
двата параметри ccs (карактеристичен само за интегралните транзистори) и rcc
(се среќава и кај дискретните транзистори) негативното влијаат врз брзината на
работа на транзисторот, т.е. го намалуваат неговиот честотен дострел.
Капацитивноста ccs, во извесна мера е колерирана со капацитивност cc. Имено,
односот на плоштината на соодветните pn-споеви и односот на нето-примесните
концентрации на подлогата и колекторската област, обично е ccs=(2+3)cc и
согласно со табела 1.2, ccs се движи од 0,6 до 4 pF. Како што веќе рековме,
типичната вредност на отпорноста rcc кај транзисторите со потколекторски слој
е 10Ω.
2.4 Хоризонтален npn- транзистор
Хоризонталниот
транзистор
претставува
основна
(најчесто
употребувана) структурна варијанта на интегрираниот pnp-транзистор. За
разлика од супстратниот pnp-транзистор, тој е изолиран од подлогата, па може
да се употребува во кој и да било спој. Наоѓа примена во аналогните кола, и тоа
главно како динамичко оптоварување, струен извор и поместувач на ниво.
Емитерскиот и колекторискиот слој на хоризонталниот транзистор се
реализираат истовремено, со базната дифузија, а како база служи
епитаксијалниот слој. Колекторскиот слој го опфаќа емитерот од сите страни.
Тоа му овозможува да ги собира инјектираните празнини од сите бочни делови
на емитерскиот слој. Називот “хоризонтален транзистор” го одразува фактот
што најголемиот дел од празнинската струја, инјектирана од емитерот, се
распространува кон колекторот паралелно со површината на чипот, т.е. во
правец кој е условно земен како хоризонтален. Дебелината на базата w е
15
одредена со растојанието меѓу отворите за дифузија на емитерот и колекторот и
зависи од можностите за фотолитографскиот процес. Најчесто се движи во
границите од 2 до 5µm. Со оглед на релативно големата дебелина на базата,
максималната вредност на факторот на струјното засилување β е ограничена на
50, а кај преносната фреквенција ft има опсег од 20 до 40 MHz. Пробивните
напони на емитерското и колекторското преодно подрачје меѓу себе се
приближно еднакви и имаат иста вредност со онаа на пробивниот напон на
колекторскиот pn-спој кај стандардниот npn- транзистор (40 do 50). Поради
слабата легираност на епитаксијалниот слој, Ерлиевиот ефект кај
хоризонталниот npn- транзистор е силно изразен. Од тоа следува дека наклонот
на излезните карактеристики ќе биде поголем отколку кај стандардниот npnтранзистор. Од истите причини пробивниот напон V(CBO)CEO кај хоризонталните
транзистори со дебелина на базата 2 до 3 µm, е доста низок (5 до 8V). Имено, кај
нив доминантен механизам на пробивот меѓу колекторот и емитерот е ефектот
на слепување на колекторот и емитерот.
Покрај дебелата база, има уште една причина поради која факторот на
струјното засилување β кај хоризонталниот pnp-транзистор е ограничен на
релативно мали вредности. Имено се работи за присуството на паразитниот
транзистор тр
Сл. 4 Хоризонтален pnp транзистор 1-отвор на базната дифузија 2-отвор на
емитерската дифузија
Емитерот и базата на овој транзистор се совпаѓаат со емитерското и
базното подрачје на хоризонталниот pnp-транзистор, а улогата на колекторско
подрачје ја има подлогата. Кога транзисторот се наоѓа во нормално активно
подрачје, во нормално активно подрачје се наоѓа и паразитниот транзистор, па
базната струја на паразитниот транзистор ја зголемува базната струја на
16
хоризонталниот транзистор, со што го намалува струјното засилување. Односот
на корисната базна струја на хоризонталниот транзистор и базната струја на
паразитниот транзистор е пропорционален со односот на плоштината на
бочните страни и плоштината на дното на емитерското подрачје на споменатите
транзистори. Според тоа, за да се намали негативниот ефект на паразитниот
транзистор потребно е емитерскиот слој да се изведе така што односот на горе
споменатите плоштини да биде што е можно поголем. Затоа, широчината на
отворот на отворот за дифузија на емитерскиот слој е обично еднаква на
најмалата широчина што ја дозволува фотолитогрфскиот процес (од 3 до 5 µm).
Полето што го создава потколекторскиот слој n+-слој служи како рефлектор на
празнините упатени од емитерското подрачје кој подлогата. Тоа што ова поле го
прави е зголемување на корисната емитерска површина на сметка на
некорисната, што значи и корисната базна струја на паразитниот транзистор.
Според тоа, нето-ефект на дејството на полето на потколекторскиот слој
е зголемување на факторот на струјно засилување. Токму благодарение на
потколекторскиот слој, факторот на струјно засилување кај современите
хоризонтални транзистори достигнува 50, што е најмалку за еден ред на
големина повеќе од она што може да се постигне без потколекторски слој.
2.5 Емитерски отпорници
Доколку е потребно да се користат отпорници со мали вредности, тогаш
тука се емитерските отпорници. Тие се имаат отпорност од редот на неколку
стотина ома. Се базираат врз високо легиран емитерски n+-слој, чија слојна
отпорност се движи од 2 до 10Ω/2. Отпрониците од овој тип се реализираат не
само во дадени базни р- подрачја во изолационите острови, туку и надвор од
изолационите острови во р+ слојот на изолационата дифузија. Изолацијата на n+
подрачјето на отпорникот како што е дадено на Сл.4.-б обично се изведува така
што р- подрачјето на базната дифузија кратко се спојува со подлогата, а nподрачјето на изолациониот остров се поставува на највисок потенцијал на
колото. Со помош на ваквата изолација ни се овозможува да во еден
изолациоенен остров сместиме повеќе базни и емитерски отпорници.
Со користење на донорски примеси n+ - слојот на емитерската дифузија
може да се реши уште еден проблем кој се јавува при конструирањето на
интегралните кола. Имено, тука се јавува проблем на меѓусебно вкрстување на
две проводни (алуминиумски) патеки. За да се избегне ова се користи
вкрстување решено на тој начин што едната патека поминува под другата
17
патека, а измеѓу нив се наоѓа емитерски отпроник ниско омски (3 до 5 ома) како
што е прикажано на Сл.5.-б). Ваквото вкрстување е познато како тунелско
вкрстување.
Сл. 5 Емитерски отпорник во изолационен остров а) во изолациониот остров б)
надвор од изолациониот остров
2.6 Пинч отпорник
Доколку имаме потреба од отпронсти со глема вредносст тогаш
користиме пинч отпорници. Структура не овие отпроници е пркиажана на
Сл.6.а. Овие отпорници се реализираат така што најнапред се остварува базен
отпорник со таква топологија каква што треба да има пинч- отпорникот, а потоа
врз остварениот базен отпорник се врши емитерската дифузија низ доволно
широк отвор за р- подрачјето на пинч- отпорникот да биде целосно опфатено со
полуспроводник од n- тип. Слојната отпорност на пинч отпорникот ќе одговара
на слојната отпорност на базата на стандардниот npn- транзистор (2х103 до 104
Ω/). Со помош на Пинч отпорникот овозможува реализација на отпорност до
1МΩ. Изолацијата на р- подрачјето на отпорникот од n+-подрачјето на
емитерската дифузија на n- подрачјето на изолациониот остров обично се
остварува на тој начин што оној крај на отпорникот што ќе се наоѓа на повисок
потенцијал кратко се спојува со n+- подрачјето на емитерската дифузија Сл.6-а),
а преку него и со n-подрачјето на изолациониот остров (Сл.6.-б).
Сл. 6 Пинч отпорник
18
2.6 MOS­ кондензатор
MOS - кондензаторите се најчесто употребувани кондензатори во
монолитните интегрирани кола се. Во споредба со дифузните кондензатори,
mos-кондензаторите се карактеризираат со подобри карактеристики: тие се
неполаризирани (т.е. секоја од нивните електроди може да биде на повисок
потенцијал од другата), имаат поголем Q-фактор, капацитивноста им е
независна од приклучениот напон и имаат помал температурен коефициент.
Изработката на MOS – кондензаторите не бара дополнителни технолошки
постапки т.е. постапки што не се содржани во множеството операции потребни
за реализација на останатите елементи на биполарните интегрирани кола). Со
емитерска дифузија се реализира N+-слојот на кондензаторот, а тенкиот оскиден
слој се реализира со термичка оксидација. Бидејќи од тенкиот оксиден слој се
бара висок квалитет, оксидацијата мода да се врши во атмосфера на чист
кислород.Капацитивноста на MOS-кондензаторот е дадена со C=Co*S, каде што
Co=Cox=℮ox/dox и S=ab се специфичната капацитивност и плоштината на
тенкиот слој. За да може капацитивноста на кондензаторот да биде што
поголема се бара дебелината на оксидниот слој да биде што помала од редот на
0,5 µm. Таа е определена со технолошките можности и барањето за високо
квалитетен изолационен слој. Најчесто за да се обезбеди поголема надежност и
поголем принос се употребуваат слоеви со дебелина од 0,08 до 0,12 µm. Ова
одговара на специфична капацитивност од околу 280 - 420pF/mm2 и пробивен
напон од 40 до 60 V.
Сл. 7 МОS кондензатор
На сл. 7 е дадена еквивалентната шема на еден МОS-кондензатор.
Паразитната отпорност R одговара на отпорноста на n+-слојот под тенкиот
оксид, а паразитната капацитивност Cр- на капацитивноста на инверзно
поларизираниот изолационен pn-спој.За разлика од дифузните кондензатори,
овде отпорноста R е значително помала (2 до 5 Ω), што обезбедува и повисок Q19
фактор. При фреквенција од 1MHz Q-факторот кај MOS-кондензаторите е
обично поголем од 200, а при фреквенција од 10MHz најчесто се движи меѓу 20
и 80.
Температурниот коефициент ТСС кај MOS – кондензаторот е позитивен
и многу мал (0,02 х 10-3К-1), а е резултат на зголемувањето на релативната
диелектрична константа на тенкиот оксиден слој со температурата. Типичните
вредности на факторите γc = 20% и γс1/с2 =3%, соодветно. Големите отстапувања
од нормалните вредности најмногу се должат на производствените отстапувања
од нормалната дебелина на диелектрикот од проектираната вредност. MOS –
кондензаторот строго гледано, не е независна компонента. При негативни
напони меѓу електродата А и електродата В, VAB<0, доаѓа до истиснување на
основните носители на површинскиот слој на полуспроводникот, т.е. до
осиромашување на тој слој. Со тоа се зголемува ефективната дебелина на
кондензаторскиот диелектрик, но капацитивноста на кондензаторот се
намалува. Со оглед на високата концентрација на примеси во полуспроводникот
n+-слојот), дебелината на осиромашениот слој е обично толку мала во споредба
со дебелината на тенкиот оксид што нејзиното влијание врз капацитивноста на
кондензаторот може сосема да се игнорира.
2.7 MOS­ транзистор со алуминиумски гејт
На Сл.8., се прикажани чекорите за дизајн на MOS- транзисторите со
алуминиумски гејт.
Сл. 8 Технолошка секвенца на изработка на PMOS- кола со алуминиумски гејт
20
Појдовен материјал за изработка на РМОЅ-колата претставува подлога
од n-тип со соодветна концентрација на примеси. Врз подлогата, со термичка
оксидација, се нараснува слој SiO2 слој со дебелина од 0,5 µm. По
фотолитографкси пат се дефинираат подрачјата за сорсот и дрејнот и низ
соодветните отвори се врши двочекорна дифузија на бор. Чекорот на
редистрибуција се изведува во оксидациона атмосфера за дебелината на
оксидниот слој да нарасне од 0,5 на 1,3 до 1,5 µm. По фотолитографкси пат се
отстранува оксидниот слој на подрачјето каде треба да се нанесе гејтот и
истовремено се отвораат местата каде треба да се нанесат дрејнот и сорсот.
Потоа со високо квалитетна термичка оксидација, во атмосфера на чист (сув)
кислород, се нараснува оксиден слој на гејтот Сл.7- б). Со третата
фотолитографска постапка се отстранува тенкиот оксиден слој од контактните
отвори. Конечно, се реализира метализационата мрежа, на наполно ист начин
како кај биполарните интегрирани кола. Од наведените постапки, како
најкритична се јавува постапката со која се реализира тенкиот оксиден слој во
подрачјето на гејтот. Овој слој мора да биде чист, без пукнатини, униформен во
поглед на дебелината треба да има добри диелектрични карактеристики.
Толеранциите во дебелината треба да бидат мали, бидејќи дебелината директно
влијае врз вредноста на праговниот напон.
На сличен начин се изведуваат и NMOS- кола со алуминиумски гејт. Кај
нив се тргнува од подлога од р- тип, а подрачјата на дрејнот и сорсот се
реализираат со n+ дифузија на фосфор. Доколку се потребни и стоп - канали р+подрачја, се врши уште и р+-дифузија.
21
2.8 MOS транзистор со силициумски гејт
На Сл.9 е прикажан напречен пресек на и тополошката конфигурација на
еден n-канален MOS транзистор со силициумски гејт.
Сл. 9 Напречен пресек (а) и топологија (б) на стандарден NMOS- транзистор со
силициумски гејт
Р-каналниот MOS транзистор со силициумски гејт има наполно иста
структура. Основна карактеристика на овие транзистори е тоа што гејтот им е
реализиран со високо легиран поликристален силициум, од истиот тип на
проводност како и подрачјата на сорсот и дрејнот. Кај n-каналните транзистори
гејтот е полуспроводник од n-тип, а кај р- каналните гејтот е од р- тип.
Дебелината на слојот од поликристален силициум е типично 0,6µm. Неговата
слојна отпорност кај n-каналните MOS транзистори обилно изнесува 20 до 30
Ω/, а кај р- каналните е неколку пати поголема. Во поглед на
карактеристиките на подрачјата на дрејнот и сорсот, како и во поглед на
должината на каналот, дебелината на тенкиот оксиден слој по гејтот,
примесната концентрација во подлогата, дебелината на заштитниот оксиден
слој и пробивните напони меѓу гејтот и дрејнот и подлогата, нема суштинска
разлика меѓу MOS транзисторите со силициумски гејт. Постојат, меѓутоа,
одредени разлики во праговите напони и во факторот на широко појасна, кои
има даваат предност на MOS транзисторите со силициумски гејт, што се
разбира, се плаќа со нешто посложена технологија.
22
2.9 Општи елементи од топологијата на монолитните
интегрирани кола
Карактеристиките на монолитните интегрирани кола зависат не само од
нивната вертикална структура, т.е. од примесните профили на интегрираните
елементи и особините на вградените диелектрични и спроводнички филмови,
туку исто така и до топологијата, т.е. од димензиите на елементите, од нивната
заемна поставеност и од облиците и должините на спојните патеки.
Типолошкото оформување на колото обично е усовршено со следниве барања:
-
максимизирање на густината на пакување преку минимизација на
елементите, односно преку нивното соодветно распоредување и
тополошко обликување
-
минимизирање на паразитните ефекти (на пример, ефектите на
паразитните капацитивности, односно ефектите на топлинското
дејство на дисипативните елементи)
-
избегнување решенија кои значат непотребно тополошко или
технолошко усложнување
Во најкуси црти, тополошката разработка на монолитните интегрирани
кола ги вклучува долу наведените етапи:
1. Се црта електрична шема на колото, но така што нејзините изводи да
се поклопуваат со положбата на соодветните контактни површини од
идниот чип. (Положбите на контактните површини на чипот треба да
се совпаѓаат со положбите на соодветните пинови на куќиштето).
Таму каде што е можно, се избегнуваат вкрстувањата.
2. Ако се работи за биполарно коло, се определуваат потребниот број
изолациони острови. Тоа се врши по пат на групирање на елементите
што можат да се постават во ист изолационен остров. Бројот на
изолационите острови треба да биде што е можно помал, бидејќи со
тоа обично се обезбедува поголема густина на пакување.
3. Се определува геометријата на елементите во зависност од
потребните карактеристики.
4. Елементите се распределуваат така што должините на меѓу
елементите проводни патеки и бројот на вкрстувањата да бидат
минимални. Освен тоа, треба да се настојува дисипираната моќност
23
да биде што е можно порамномерно распределена по површината на
чипот.
5. Се определуваат точните положби на контактните површини.
Контактните површини треба да бидат поставени на периферијата на
чипот.
6. Симетричноста на дадената електрична шема, како на пример на
диференцијалниот засилувач, треба да биде зачувана и на чипот, т.е.
елементите на симетричните делови од шемата треба да имаат иста
геометрија. Освен тоа, овие елементи треба да бидат симетрично
поставени во однос на изворите на топлина. Со тоа се постигнува
идентичност на нивните карактеристики и компензација на
температурните ефекти.
Типичните вредности на најкарактеристичните растојанија и димензии
кај монолитните интегрирани кола во 10-микрометарската технологија се:
-
ширината на отворот на изолациона дифузија: од 5 до 10µm
-
растојание меѓу изолациониот остров и подрачјето на базната
дифузија: 10 до 20 µm
-
минимална ширина на отворите за дифузија: 5 µm
-
минимална димензии на контактните отвори: 5х5 µm2
-
минимални димензии на контактните површини:50х50 µm2
-
минимално растојание од крајот на чипот до контактната површина
или до дифузното подрачје: 50 µm
-
ширина на проводните патеки: 5 до 10 µm
-
Растојание меѓу соседните проводни патеки 5 до 15 µm.
3. Преглед на CAD системите
CAD систем, претставува комбинација меѓу хардвер и софтвер којшто
овозможува на инженерите и архитектите да дизајнираат се што ќе посакаат од
мебел до авион. CAD системите бараат поддршка со доста голем и квалитетен
монитор; глушец, светлосно пенкало или дигитална табла за цртање. CAD
системите им овозможуваат на инженерите да го гледаат дизајнот во 3Д приказ
со што би се олеснило нивното дизајнирање и доведување до краен производ.
Се до 1980, сите CAD системи биле специфицирани со одредени компјутери.
24
Денеска еден CAD систем можеме да го инсталираме да работиме со него на
било кој персонален компјутер.
Денеска се повеќе и повеќе операциите за дизајн на некое електрично
коло стануваат автоматизирани. Овој начин на дизајн на интегрирани кола
допринесува многу бенефити како ефикасност, минимални грешки при дизајн и
помалку рутински операции на дизајнерите кои ги дизајнираат овие
интегрирани кола. Модерната електронска опрема бара многу прецизно
планирање како димензии, средства за изработка па се до надворешен изглед и
дизајн на истите. Па според тоа дизајнирањето на едно интегрирано коло е
комплексен процес каде што без употреба на CAD софтвер е скоро невозможно
да се направи.
При дизајн на нов интегриран чип мора да се соочиме со неколку
области кои се неопходни за да направиме корисен и привлечен уред. Сите овие
области скоро се опфатени во еден едноставен CAD систем. Најчесто од CAD
системите се бараат следните задачи:
•
Моделирање на аналогно-дигитални кола
•
Моделирање на програмабилна логика и синтеза
•
Моделирање на електромагнетни и HF (високофреквенциски) кола
•
Моделирање на функции
•
PCВ дизајн
•
Термичко моделирање
•
Моделирање на чип топологија
Секој од овие процеси на моделирање бараат различни вештини и познавања.
3.1 Моделирање на аналогно ­ дигитални кола
Ова е најчесто користена задача скоро на сите електро-инженери.
Денеска скоро сите Електронски CAD системи имаат алатки за креирање на
електрични кола како и за нивно моделирање. Во повеќето програмски кола
моделирањето се прави со помош на Spice (Simulation Program with Integrated
Circuit Emphasis – Програма за симулација со акцент за интегрирани кола). Spice
стандардот е направен на Универзитетот Беркли во 1975 година. Spice
програмата претставува сет алатки кои ни овозможуваат опис и моделирање на
електронските компоненти. Па според тоа можеме да симулираме некое
електрично коло без да имаме потреба од реален протоборд. Со користење на
25
Spice добиваме флексибилност и брзина при дизајнот и симулацијата на колото,
бидејки лесно моежеме да ги менуваме параметрите на елементите, па дури и
самите елементи. На реален протоборд можеме да правиме одрдени промени, но
не секогаш сме во можност да ги менуваме и мериме карактеристиките на
елемнетите бидејки реално би ни трбало многу повеќе хардвер за да направиме
било каква промена. Неколку CAD софтвери кои ја вклучуваат Spice
програмата во себе се:
3.1.1 Altium Protel DXP Design Explorer
Protel DXP Design Explorer, е наменет да биде порфесионална алатка која
овозможува да се креира проект од почеток до крај. Овде можеме да
дизајнираме одредено електрично коло, да направиме симулација за истото
како и да дизајнираме PCВ плочка за истото. Воедно овој софтвер овозможува
дизајн на FPGA структури. Овој софтвер не се препорачува за почетници или
луѓе на кои оваа област им е хоби.
Во ORCAD пакетот е вклучен Cadence PSPICE A/D. Поради можноста за
голем број на симулации и анализи, ORCAD е исто така многу флексибилен сет
на алатки кој е многу користен во факултетските лаборатории.
Сл. 10 Приказ на главниот прозорец на програмата Protel DXP
Ова е многу флексибилна алатка со многу големиот број на функции за
анализа и симулација. Воедно овој софтвер содржи и PSPICE оптимизатор на
26
кола, што ни нуди можност за оптимизација на некое коло според различни
критериуми.
3.1.2 Electronic Workbench
Приказ на главниот прозорец на програмата
Ова е уште една моќна алатка за симулација на електрични кола развиена
од NI National Instruments Workbench Group. Симулаторот на овој совфтвер е
многу интуитивен и лесно може да се користи за различни анализи како
преносна функција во DC режим, Режим на мали сигнали, Анализа на
осетливост. Преносна карактеристика, Фуриуова анализа итн. Пактот
Electronic Workbench доаѓа во склоп на Multisim пакетот кој вклучува PSPICE
симулатор, PBC дизајн алатки итн.
3.2 Моделирање и синтеза на програмибилни логичи
структури
Програмабилните логички структури денеска се составен дел на секој
систем. Овие структури пружат многу поголема ефикасност за разлика од
микропроцесорските системи, при паралелно извршување на операциите и
имаат значително подобри перформанси, особено во DSP (Дигитално
процесирање на сигнали) системите. Програмабилните логички структури се
програмираат во PLD,CPLD, FPGA чипови. Најчесто овие логички функции се
програмираат во HDL јазик како VHDL или Verylog.
Постојат многу програмски пакети кои работат со поргамабилни логички
структури како:
27
•
PeakFPGA пакетот кој се наоѓа во Altium
•
PLD модулот во Protel
•
Cadence модулите во ORCAD
3.3 Моделирање на кола со HF (High Frequency) и мокробранови
Кога се користат сигнали со виска фреквенција тогаш електричните кола
стануваат покомплексни. Главна причина е што електричната струја тече
различно во индуктивниот волумен на проводниците, но и присуството на шум
е поизразен. За да моделираме кола во кои ке има микробранови, треба да се
решат Максвеловите равенки. Пакет на софтвер кој може да симулира и да
работи со HF кола е Microwave Office софтверот. Овој софтвер прави
комбинација на анализи на линеарни и нелинеарни кола, дизајн, повеќеслојно и
електромагнетно моделирање.
3.4 Моделирање со функции
Моделирањето со функции претставува дизајн на високо ниво, каде
можеме да моделираме системи на ниво на објекти, без да навлегуваме длабоко
во структурата на тие блокови. Како корисна алатка за оваа намена е Mатлаб
Simulink. Матлаб е универзален пакет кој претставува алатка за математичко
моделирање, но содржи голем број на библиотеки кои може да се користат во
неограничен број случаи.
Сл. 11 Моделирање со функции со помош на МАТЛАБ
28
3.5 PCВ дизајн
Една од последните чекори во секој проект е дизајнот на PCВ. Ова треба
да претставува изработка на прототип кој претходно бил симулиран. Овој дел
има многу голема конкуренција која алатка за дизајн да се користи. Затоа
постојат голем број на алатки кои се достапни како: Altium P-CAD, Altium
Protel, Cacende ORCAD, EAGLE CAD и Сл. Овие алатки пресметуваат кој начин
на дизајн е подобар, како сместување на елементите, нивни распоред и слично.
Сл. 12 Приказ на главниот прозорец на програмата
3.6 PCB термички анализи
Термичките анализи на PCB се прави пред да биде поштен во сериско
производство производот. Ова е комплексна задача и бара да се земат во
предвид многу параметри, како моќноста на самите чипови, материјалот од кој
се направени, дисипација и слично. Постојат неколку CAD пакети како
BETAsoft, Sauna(Termal Solution).
29
Сл. 13 Термички испитувања на плочки
3.7 Моделирање на топологија на чиповите
Ова се малку поинакви области на моделирање, како што се и самите
интегрирани кола. Производителите на интегрирани кола користат скап и
строго наменет софтвер. Интегрираните чипови може да се состојат од неколку
стотина па до неколку милиони транзистори во еден кристал, па комплексноста
на оваа задача е многу голема. Компаниите како Intel, AMD трошат билиони
долари во опрема за да направат нов процесор.
Сл. 14Приказ на програма за моделирање на топологија на чипови
CADENCE произведуваат пакети за дизајн на интегрирани кола,
користејќи различни технологии. Датираат од 1988 година и се познати како
производители на EDA(Electronic Design Automation) софтвер за автоматско
дизајнирање на интегрирани кола. По основањето на оваа компанија тие се 4
години после тоа единствена водечка компанија во индустријата за автоматско
дизајнирање на интегрирани кола. Овој софтвер претставува една од водечките
производители на интегрирани кола како и алатки за дизајн ан интегрирани
30
кола. Фабриката е сместена во San Јose, Калифорнија. Примарната цел е
дизајнирање на софтвер за дизајн на чипови и плочки за чипови. Софтверот е
повеќе наменет за дизајн и симулација на кола. Освен CADENCE постојат и
други алатки за дизајн на кола и симулација како на пример MAGIC. Magic
претставува алатка за VLSI дизајн на кола, напишана во 1980-те во Berkeley од
John Ousterhtount, кој сега е познат најчесто по пишувањето на правилниците за
Тlc(формат на фајл кој го користи Lasi7 за дизајн на структури) форматот. овој
софтвер освен што е отворен и се користи на универзитетот во Berkeley, воедно
се користи и на многу други универзитети како и во некои помали компании.
Бидејќи е отворен без лиценца на инженерите кои програмираат VLSI кола им е
овозможено и да го подобрат софтверот за да може истиот да биде во тек со
технологиите за производство на кола. Тој претставува лесна алатка за
дизајнирање на кола дури и за луѓе кои се потпираат само на комерцијални
алатки за работа. Официјално последната верзија која е објавена за овој софтвер
е MAGIC7.5.
3.8 MOSIS
МOSIS (Metal Oxide Semiconductor Implementation Service) претставува
сервис за производство на мали и евтини структури наменети за VLSI (Very
Large Scale Integration) развој. Уште од 1981 година MOSIS, има произведено
повеќе од 50,000 дизајни на кола за комерцијални фирми, владини агенции како
и образовни институции насекаде околу светот. Целта на MOSIS е да пронаоѓа
нов дизајн со едноставен интерфејс за да може да се користи во индустријата и
константно да ги менува технологиите кои произведуваат полуспроводници.
Овде спаѓаат генерирање на маска, креирање на што поголем број на пакувања
во мали димензии, што е во целост со побарувачката на компаниите. Тој ги
задржува ниските цени за производство за да може корисниците да ги делат
трошоците околу изработката на прототип за дизајн на повеќе маски. Тој нуди
минимално производство на 40, па средно ниво на побарувачка 500 па до 2000 и
погоре. Производството овозможува да има компатибилност со многу дизајни
(дигитални, аналогни или хибридни кола), може да се користи со различен број
на CAD алатки како на пример CADENCE, технолошки фајлови, китови за
дизајн, библиотеки и IP за креирање на дизајните.
31
4. Упатство за користење на програмот Spice
SPICE (Simulation Program for Integrated Circuit Engineering), претставува
програма за општа употреба при симулација на нелинеарни DC карактеристики,
нелинеарни преносни карактеристики како и линеарни АС анализи. Колата се
состојат од отпорници, кондензатори, индуктивни елементи, независни
напонски и струјни генератори, четири типа на зависни извори, преносни
линии, прекинувачи и неколку полупроводнички елементи: вклучувајќи диоди,
биполарни транзистори (BJT), фетови (JFET), MOSFET-ти. Со овие елементи
може да бидат симулирани електрични кола со голем број на елементи.
Влезните и излезните фајлови на Spice се едноставни текстуални фајлови.
Влезните фајлови вклучуваат наслов (TITLE), опис на колото (NET LIST),
команди (COMANDS), како и листа (INC) за тоа кои библиотеки (LIB) се
вклучени, а на крај се завршува со наредбата END.
Пишувањето на даден код за Spice се состои од следните елементи:
-
Хедер фајл
Поврзувања во колото
Опис на помали под колата доколку има такви
Опис на моделите на елементите доколку е потребно, најчесто се
прави за опис на транзисторските модели
Анализи кои треба да се направат
Излезни точки на кои треба да се разгледува промената
4.1 Основни елементи
-
Отпорник
R <label> node1 node2 value - прво ја пишуваме лабелата па
потоа помеѓу кои две точки се наоѓа елементот и на крајот вредноста на
елементот
Пример: R1 1 2 100
Сл. 15 Приказ на отпорник
-
Кондензатор
C<label> node1 node2 value – прво ја даваме ознаката на
кондензаторот во колото. Потоа ја даваме позицијата каде се наоѓа тој
елемент меѓу кои две точки. И на крајот ја даваме вредноста на тој елемент.
32
Пример: CIN IN OUT 0.1u
u- е ознака за микро 10-6
Сл. 16 Приказ на кондензатор
-
Индуктивитет L<label> node1 node2 value – прво ја даваме ознаката на
елементот во колото. Потоа ја даваме позицијата меѓу кои две точки ќе биде
поставен елементот и на крај неговата вредност.
4.2 Независни извори за напојување
-
Напонски извори V<name> n+ n- DC dc value AC ac value – го пишуваме
покрај ознаката на изворот за кој е наменет V(напонски) и лабела кој извор
за напојување е во колото. Потоа запишуваме во која точка од колот се наоѓа
позитивниот крај на изворот а во кој негативниот крај, па следи DC
компонента доколку има напонскиот извор и AC компонента.
-
Струен извор
I<label> n+ n- DC dc value AC ac value – слично како и
напонскиот извор и овде дефинираме име со лабелата после ознаката за
струен извор. Потоа ги даваме точките од каде кон каде ќе теле струјата низ
струјниот извор, па вредноста на еднонасочната компонента што ќе ја има
изворот и вредноста на наизменичната компонента што ќе ја има.
Пример:
Сл. 17 Пример за еден напонски и еден струен извор
Освен овие постојат и други извори за напојување кои можеме да ги
дефинираме како на пример:
-
PULSE – ова е функција со која се генерираат импулси
PWL – линеарно растечка функција
SIN – синусна функција
EXP – експоненцијална функција
33
Ќе дадеме пример на синусоиден извор за напојување со DC офсет од 1V, и
амплитуда 0,5V, како и фреквенција на повторување од 1kHz (помеѓу јазлите 1 и 0)
-
V1 1
0 SIN (1 0.5 1k)
4.3 Транзистори
-
nFETs – М<name>drain gate source bulk model name W=value L=value –
за дефинирање на n-канален FET најпрво иницираме ознака за тип на
транзистор. Потоа дефинираме каде се поставени дрејнот, гејтот, сорсот,
основата, па го запишуваме моделот и вредностите за ширината и должината
на гејтот
-
pFETs - М<name> drain gate source well model name W=value L=value –
слично како и n-каналниот FET прво ја дефинираме ознаката на елементот,
потоа редоследно дефинираме каде се поставени неговите краеви дрејнот,
гејтот, сорсот и основата, па следи моделот на транзисторот и димензиите на
неговиот гејт.
Сл. 18 Пример за дефиниција на еден N-канален и еден P-канален FET транзистор
4.4 Модели на транзистори
Постојат два типа на моделирање на транзистори:
•
BSIM (Berkeley Short-channel IGFET Model)
-
•
овој модел е добар за симулации со праговни вредности, најчесто се
користи за емпириско опишување на моделот со многу параметри, но не
е многу ефикасен за подетални анализи
ЕKV (Enz, Krummenacher, and Vittoz Model, по тројца шведски
инженери ) Модел
34
-
со овој модел се претставени математички MOSFET транзисторите
како и нивните параметри, за разлика од BSIM моделот, овој модел
подобро се справува во симулационите кола
4.5 Анализи
Неколку типа на анализа може да се изведат со Spice:
-
Режим на работа при мали сигнали
-
DC премин
-
AC премин
-
Анализа на преносни карактеристики
-
Како додатни типови на анализа се – дисторзија, шум, пол - нула дијаграм,
осетливост, температура, преносни функции.
4.5.1. Режим на работа при мали сигнали
Со помош на овој тип на анализа на кола се дефинираат анализа во режим на
работа при мали сигнали на колото. Тоа значи дека кондензаторите се кусо споени, а
индуктивните елементи се отворени. Наредбата за овој тип на анализа е “.ОР”.
4.5.2 DC премин
Со оваа анализа се снима DC преминот на колото од моментот кога ќе се вклучи
напојувањето, па се додека напонот не ја достигне неговата максимална вредност(се
мисли на изворот на напојување). Оваа анализа ја има следната форма на наредба:
-
.DC source name startval stopval incremenatlval – на пример:
- .DC VIN 0 5 0.1 (Со оваа наредба сме дефинирале дека влезниот напон ќе почне да
се менува од 0 до 5V, но со чекор од 0,1V)
35
4.5.3 AC анализа
Со оваа анализа може да се анализира колото при пуштање на работа на
наизменичен напон на напојување или струја со специфицирана фреквенција во даден
опсег кој ние го дефинираме. Синтаксата на оваа наредба е:
-
.AC {DEC, OCT, LIN} numpoints freqstart freqstop
-
DEC – претставува број на точки по декада
-
OCТ - претставува број на точки по октава
-
LIN - линеарно поместување на точки, numpoints= вкупен број ан точки
Пример:
AC DEC 10 10 1E5 – претставува премин од 10Hz на 10kHz, каде порастот на точките
се менува логаритамски, 10 симулациони точки во една декада.. За овој тип на анализа
мора во колото да имаме извор со АС компонента.
4.5.4 Анализа на преносни карактеристики
Со овој тип на анализа се анализира одзивот на колот на дадена побуда (како
синусен сигнал, импулси или слично). Ни овозможува да ги достигнеме повеќе анализи
како (дисторзија, нелинеарност итн.) Синтаксата на оваа наредба е:
.TRAN timestep timestop {timestart {maxstepsize}} {UIC}
-
timestart= време на почеток (најчесто е 0)
-
maxstepsize = максималното врeме помеѓу две точки на симулацијата
-
UIC - “Use Initial Conditions” – овозможува да корисникот дефинира иницијални
координати за старт на симулацијата, на пример напон на кондензатор.
Пример: .TRAN 1n 100n – овозможува преносна анализа за 100ns (100е-9
секунди) со чекор на инкрементирање 1ns.
36
4.6 Функции за прикажување на сигнали на дијаграм
Во Spice постојат наредби за снимање на вредностите на напони/струи кои
подоцна може да се искористат за цртање на дијаграми. Синтаксата за оваа наредба е:
.SAVE
variable1
variable2….
Примери:
-
.SAVE V(1) (Ги снима вредностите на напонот во јазолот 1)
-
.SAVE VIN VOUT @M1 [ID] (Ги снима вредностите во јазлите VIN и
VOUT, како и струјата која тече низ транзисторот М1)
-
.SAVE ALL (Ги снима сите вредности на променливите)
-
WinSpice не ги снима ништо доколку ние не му наредиме со некоја наредба.
-
HSpice ги снима сите променливи иако ние ништо не му наредуваме
4.7 Цртање на дијаграми
Цртањето на дијаграми зависи од типот на извршената анализа која сакаме да ја
направиме врз даденото симулирано електрично коло. Синтаксата на наредбата за
цртање на дијаграми е:
- .PLOT analysistype variable1 variable2…
Примери:
-
.PLOT DC V(1) V(2) (Со оваа наредба се прикажуваат напонските врдности
на ист дијаграм за јазлите 1 и 2. На х - оската е прикажан порастот на DC
напонот.
-
.PLOT AC VDB(3) (Со оваа наредба се прикажува вредноста на напонот во
точката 3 изразена во децибели Db. На х – оската се претставени
фреквенции (АС анализа))
-
.PLOT TRAN I(VIN) (Со оваа наредба се прикажува струјата која тече низ
изворот за напојување VIN. На х- оската е прикажано времето)
Пример на едно коло симулирано со код во Spice:
37
*Pocetok na opis na koloto
Common Source Amplifier
VIN 1 0 DC 1 AC 0
VDD 2 0 DC 3.3 AC 0
R1 OUT 2 100K
CL OUT 0 1N M1 OUT 1 0 0 NFET
L=10U W=100U
.OPTIONS POST
.OP
.DC VIN 0 3.3 0.01
.PLOT DC V(OUT)
.END
Сл. 19 Пример за едно електрично коло со MOS-fet транзистор и извор за
напојување
Common Source Amplifier *Првиот ред на Хедер фајлот е секогаш наслов на колото
VIN 1 0 DC 1 AC 0
*Потоа следи опис на колото
VDD 2 0 DC 3.3 AC 0
R1 OUT 2 100K
CL OUT 0 1N
M1 OUT 1 0 0 NFET L=10U W=100U *Овде е даден описот на транзисторот
.OPTIONS POST
*Оваа наредба е потребна доколку користиме HSpice
.OP
*Со оваа наредба се снимаат вредностите
.DC VIN 0 3.3 0.01
*Дефиниција на DC типот на анализа од 0 до 3.3V, со чекор
0,01V
.PLOT DC V (OUT) *Наредба за цртање на дијаграм за напонот во точката OUT
.END
*На крајот секој код за хедер фајлот мора да заврши со END.
38
5. Упатство за користење на Lasi7
Програмот Lasi7 (името доаѓа од Layout System for Individuals) е најупотребуван
софтвер за дизајн и проектирање на интегрирани кола. Овој софтвер не само што се
користи за дизајн на CMOS кола туку истиот може да се искористи и за дизајн на
МЕМЅ, PC-матични табли и Сл.
Проектирањето е во вид на текст кој може да се чита, менува и слично. Ќелиите
лесно се копираат, а исто така лесно е и враќањето на чекори при дизајнот. Ова е
робустен софтвер кој е наменет не само за студенти туку и за оние кои го користат
повремено. Се додека тотално не ги избришете вашите фајлови не можеме да изгубиме
некој корисен податок при дизајнот на коло.
Програмот LASI може да се користи за дизајн на кола како со помош на
проектирање на компонентите така и со приказ на коло со шематски симболи. Може
прво да дизајнирате електрично коло па после да ги компајлираме Spice фајловите за
симулација на ниво на електрична шема. Можете исто потоа да го направиме дизајнот
па да го компајлираме повторно на ниво на дизајн со нивоа. Исто така може да
направиме споредување со двете нивоа, нивото на шема и нивото на дизајнирање на
елементите. Овој програм содржи неколку компајлери кои може да се искористат при
дизајн на кола.
-LasiDrc е алатка која го проверува дизајнот кој сте го направиле која користи
дводимензионален број логички операции
-LasiCkt, Spice компајлер, кој работи со проекти од LASI. Oвој програм
директно прави извршен Spice фајл
Програмот содржи и други компајлери, но ние нема да имаме потреба од истите.
Програмата, Lasi дава можност не само да се дизајнираат кола со графички симболи,
на ниво на кола, туку и самите да дизајнираме елементи (со слоеви), и истите да ги
користиме при дизајн на интегрирани кола.
Програмата може да се симне од страната на www.lasi.com, а таму може да
најдеме и корисни податоци, библиотеки со елементи и слично. Откако ќе ја симнеме
од оваа страна исто може да ја симнеме и 2uchip библиотеката која содржи доволно
елементи за дизајн на некои основни кола.
Откако ќе го симнеме програмот може од .rar фајлот да го инсталираме на хард
дискот. Воедно треба да го инсталираме и WinSpice, кој може да го најдеме на истата
страна www.lasi.com, а ќе ни служи за разгледување на резултатите.
Кога ќе го стартувате Lasi од старт менито Start>All Programs>Lasi7>2uchip,
ќе ни се појави главниот прозор за дизајн како на сликата:
39
Најчесто користена
алатка
Алатки за
креирање на
ќелии
Податоци за креираните ќелии:
димензии, големина, растер на
прозорецот за цртање, растојанието меѓу
точките и Сл.
Сл. 20 Приказ на главниот прозорец на програмата
Од овој прозорец може да повикувате келии, да цртате келии, како и да ги
менувате истите. Од лево имате мени1 како и мени2, кое се повикува само со кликање
на копчето на menu1 или menu2. За да видите како функционира дадено копче ке мора
да прво го кликнете еднаш. На пример ако сакаме да гледаме даден слој од дизајнот
истото го правиме со еден клик на копчето Layr и од таму ќе избереме кој слој да го
гледаме. Во овие две менија имате доволно опции за додавање на лабели на
елементите, копирање, менување, на параметрите на изгледот на дизајнот и многу
други опции. Еве неколку групи на наредби кои ќе ви послужат при дизајн на коло.
5.1 Точки
-
Cnfg – од оваа наредба може да ги дефинираме границите на распоредот на
точките
-
Wgrd – со оваа наредба се дефинира начинот на движење кога цртаме низ
точките
-
Dgrd – резолуција на мрежата на точки со кој е исполнет прозорецот за
дизајн на ќелии
-
Grid - команда за контрола дали да се појави или не мрежата со точки
40
5.2 Табела на слоеви
Со помош на наредбата Layr можеме да додаваме или да менуваме дизајн на
ќелии за една структура или електрично коло. Со оваа наредба се отвора прозорец на
слоеви со чиј избор може да додадеме, основа за дизајн на некој елемент ACT, или да
додадеме n-тип на ќелија(NSEL) или p-тип(PSEL) на ќелија. Воедно на веќе
дефинираните ќелии можеме да додаваме лабели како називи на елемент кој подоцна
ќе се користи во Spice за симулација или параметри (PTXT- parameter text) за истите
елементи, како и јазли (NTXT- node text) и слично.
Сл. 21 Табела со слоеви од библиотеката 2uchip
5.3 Земање и поместување на објекти
Со помош на наредбите Get и Fget, може да одбереме еден објект и да го
поставиме или да го избришеме Del, со правење рамка околу објектот кој сакаме да го
поместиме (Mov). Се додека не притиснеме над командата Put или Aput, активна ќе
биде командата Get. За копирање на објект ја користиме наредбата Cpy.
-
Cpy и Mov наредбите функционираат така што откако ќе го одбереме
објектот со наредбата Get потоа со курсорот одиме до објектот повлекуваме
линија каде да се копира или помести истиот и ви се извршува наредбата.
Доколку сакате да добиеме повеќе информации за даден објект истото може со
помош на наредбата Info или Show, откако прво ќе го селектираме објектот со
наредбата Get над објектот за кој сакате да дознаете информации. Информациите кој ги
има за објектите во библиотеката ќе се појават во нов прозорец.
41
5.4 Додавање на објекти
За додавање на објекти ќе ја користиmе наредбата Add, но прво ќе мора да ја
активирате наредбата Obj, и од неа да одбереме дали ќе додаваме објект како рамка
обична или ќе користиме лавиринт патеки за поврзување на веќе поставени објекти.
Овие два типа на објекти BOX, Poll/Path се активни само ако дефинираме ќелија со
ранг1. Доколку дефинираме ќелија структура со повисок ранг, тогаш со наредбата Obj
може да ни се појават повеќе објекти т.е. сите објекти кои се за барем за еден ранг
пониски од нашата структура.
-
Layr и Clyr, командата се наменети за промена на димензиите на
квадратите кои се цртаат со помош на алатката за додавање на објекти.
-
Wdth и Cwth командите служат за промена на ширината на лавиринт
патека од менито за додавање на објекти.
За додавање на текст се користи наредбата Text. Прво треба да се кликне еднаш
на оваа наредба од менито десно од црниот прозорец, а потоа на местото каде ќе сакаме
да додадеме текст. Наредбите: Tlyr, Clyr, Tsiz, Csiz се користат за менување на
големината на текстот кој го внесуваме.
- Tlyr – е наредба за избор на тоа каков тип на текст ќе внесеме дали тоа ќе се
однесува за текст за конектор CTXT (Connector Text ), текст за елемент
DTXT (Device Text), текст за параметар PTXT (Parameter Text), или за
јазол NTXT (Node text).
- Clyr – наредба за бришење на веќе селектиран текст
- Tsiz – наредба за дефинирање на големина на текст
- Тget - е наредба за селектирање само на текст од дадена структура
5.5 Други команди
Исто така постојат и други команди кои може да се користат како помошни
алатки при дизајн на кола:
-
Cpy - со оваа команда може да се копираат делови од некоја патека или
келија
-
Rot - со оваа наредба ќе може да ротирате објекти, текст како и патеки кои
ги поврзуваат објектите
-
Flp – со оваа наредба може да ги ротира споменатите објекти по x или y
оската.
-
Res – оваа наредба е всушност алатка за пресметка на отпорност на дадена
ќелија која сме ја селектирале со наредбата Get. Со помош на наредбата
42
Cnfg може да се дефинираат параметрите за пресметка на отпорноста со
оваа наредба.
-
Cap – ова е наредба за пресметка на капацитивноста на даден објект, истата
се дефинира со параметри со помош на наредбата Cnfg.
Во горниот дел на прозорецот се наоѓаат наредби со кои може да се врши
манипулација на приказот на објектите како зумирање(Zoom), прикажување на цел
прозорец, движење по прозорецот горе, долу, лево десно; повикување на листа на
објекти кои ги има во библиотеката; повикување на под програмите (компајлери ) кој
ги користи програмот при дизајн на едно коло. Овде воедно се наоѓа и System менито,
од кое се компајлира дизајнот и претвора во .cir фајл кој е потребен за симулација во
Win Spice програмот. Во System менито се наоѓаат и наредбите:
-
ReRang – наредба за да дадена структура го промени рангот на повисоко
или пониско ниво
-
ReName – наредба промена на името на веќе отворена структура
-
ReSize – наредба за промена на големината на дадена ќелија
-
ReLayer - наредба за промена на слој во дадена структура
Откако ќе биде готово колото со помош на менито System може да се извади
.cir фајл кој е потребен за симулација на дизајнот. Воедно треба да се забележи дека
Spice ги зема во предвид лабелите кои се поставени околу објектите при симулацијата.
Така да доколку не се совпаднат некои лабели од кодот во Spice со лабела од дизајнот,
при компајлирање Spice ќе ви јави грешка.
6. Вежби во LASI7
6.1 Вежба бр.1 Вовед во LASI7 и мерење на отпорноста на
некоја креирана ќелија
Во оваа вежба ќе се запознаеме со програмскиот пакет Lasi 7. Ќе ги пробаме основните
команди како и дефинирањето на ќелии, повикување, организирање и работење со
келии со кој може да се дефинира некојa ќелија.
Програмот се стартува од Start>>All Programs>>Lasi 7. Во овој директориум се
наоѓаат повеќе библиотеки: Edulib, 2uchip, Mosis, Tutorial итн. Ние за оваа вежба ќе ја
користиме библиотеката Edulib. Користејќи ја горната патека Start>>All
Programs>>Lasi 7>>Edulib, ќе ја активираме оваа библиотека и на екранот ке се
отвори прозорец како на Сл.22.
43
Сл. 22 Приказ на главната програма
Од овој прозорец можеме да повикуваме келии, да цртаме келии, како и да ги
менуваме истите. Лево од главниот прозорец се наоѓаат две менија menu1 и menu2. За
да активираме некоја команда од овие две менија прво мора да се кликне на командата
па потоа се кликање и влечење на поинтерот од глушецот, ќе можеме да ја користиме
таа команда за дефинирање на параметрите на некоја ќелија или слично. На пример,
ако сакаме да гледаме даден слој од дизајнот истото го правиме со еден клик на
копчето Layer и од таму ќе избереме кој слој да го гледаме. Во овие две менија имаме
доволно опции за додавање на лабели на елементите, копирање, менување, на
параметрите на изгледот на дизајнот и многу други опции.
-
Резолуција на главниот прозорец
Со копчето Cnfg може да ја нагодиме мрежата од точки на позадината. Потоа
со копчето Wgrd може едно подруго како сме ги нагодиле димензиите меѓу точките
така да со едно кликање да го менуваме нивното растојание. Dgrd и Grid, се команди
за контрола на оддалеченоста меѓу белите точки во главниот прозорец.
-
Видови на слоеви
Со помош на наредбата Layr, можеме да се поставиме кој слој да го гледаме
дизајнот, дали во одреден слој дали сите слоеви да ги гледаме или не. Штом ќе го
отвориме менито со слоеви може да избереме еден од нив или пак сите доколку го
одбереме Addall од прозорот на слоеви.
-
Дефинирање, поместување копирање и бришење на објекти
Со помош на наредбите Get и Fget, може да земеме еден објект и да го
поставиме или да го избришете Del. За да поместиме некој објект прво го селектираме
со правење рамка над објектот, а потоа со кликање на наредбата Mov, ја избираме
44
позицијата каде да се премести истиот. Се додека не притиснеме над командата Put или
Aput, ќе ни биде активна командата Get. За копирање на објект ја користите наредбата
Cpy. Cpy и Mov наредбите функционираат така што откако ќе го одбереме објектот
потоа одбираме место каде да се изврши копирање или поместување на објектот.
Доколку сакате да добиете повеќе информации за даден објект истото може со помош
на наредбата Info или Show над објектот за кој сакате да дознаете информации.
Информациите кој ги има за објектите во библиотеката ќе се појават во нов прозорец.
-
Додавање на објекти од библиотека
За додавање на објекти ќе ја користиме наредбата Add, но прво ќе мора да ја
активираме наредбата Obj, и од неа да одберете дали ќе додавате објект како рамка
обична или ќе користиме лавиринт патеки за поврзување на веќе поставени објекти.
Layr како и Clyr, командата се наменети за промена на димензиите на квадратите кои
се цртаат со помош на алатката за додавање на објекти. Wdth и Cwth коомандите
служат за промена на ширината на лавиринт проводникот од менито за додавање на
објекти. За додавање на текст се користи наредбата Text. Прво треба да се кликне
еднаш на оваа наредба од менито десно од главниот прозорец, а потоа на местото каде
ќе сакаме да додадеме текст. Наредбите: Tlyr, Clyr, Tsiz, Csiz се користат за менување
на големината на текстот кој го внесуваме.
6.1.1 Дефинирање на ќелија
Сега ќе се обидеме да дефинираме ќелија во програмот, и со неа ќе ги пробаме
основните функции за работа со објекти. Најпрво треба да дефинираме нов модел кој ќе
го крстиме како TEST_CELL.
1. Од алатките кои се наоѓаат над главниот прозорец за работа со објекти
кликаме на иконата Load. После ова ќе се појави прозорец во кој ќе ја
дефинираме новата ќелија по ранг и име. Прво во полето за име
внесуваме TEST_CELL, а потоа откако ќе кликнеме ОК, дефинираме
ранг за таа ќелија. За оваа ќелија ние ќе дефинираме ранг 1.
Сл. 23 Дефинирање на ќелија
45
2. Ќе дефинираме ќелија до големина 10х10 λ. Прво одбираме резолуција
на точките кои се поставени во главниот прозорец. Со кликање на Grid,
ќе ни се појават точките на црниот прозорец. Потоа со кликање на Wgrd
и Dgrd треба резолуцијата да биде 1 λ, помеѓу две точи од прозорецот.
Информацијата за Wgrd и Dgrd параметрите се наоѓа во левиот долен
агол под црнито прозорец.
3. Следно е да одбереме кој со кој слој ќе ја дефинираме ќелијата. Сега
кликаме на Layr, од менито кое се наоѓа десно од црниот прозорец и го
одбираме слојот POL1A. Сега за да направиме ќелија со димензии како
погоре опишаните кликаме: Add, а потоа Obj>>Box. Сега со кликање на
лев-клик и влечење правиме рамка со димензии 10 х10λ, како на Сл.24.
Кликаме на иконата Fit, за да ни се нормализира големината на
нацртаната рамка.
Сл. 24 Дефинирање на основа со димензии 10х10λ
4. За да го поместиме објектот прво го селектираме со наредбата Get,
кликаме еднаш на неа и правиме рамка околу објектот со што тој ќе
биде селектиран. Потоа кликаме на Mov, и со дефинирање на точка со
глушецот одредуваме каде да биде поставен самиот објект. После
поместувањето на објектот кликаме на Aput, со што би се поништила
наредбата Mov.
5. За да направиме копија на објектот најпрво го селектираме со наредбата
Get, па потоа со одбирање на Cpy наредбата, може да дефинираме каде
да направиме копија од истиот ваков објект. За да го избришеме
46
објектот, најпрво го селектираме со наредбата Get, па потоа кликаме на
Del.
6. Сега ќе додадеме текст покрај објектот кој веќе го дефиниравме. Најпрво
одбираме со кој тип на слој ќе пишуваме. Од Layr, менито одбираме
MET1 слој. Потоа дефинираме која големина ќе ја има текстот со
наредбата Tsiz. Откако ќе кликнеме на иконата ќе се појави прозорец во
кој ќе ја внесеме големината на текстот. Внесуваме големина 3. После
ова Кликаме на иконата Add па на иконата Text, и со глушецот кликаме
на местото каде сакаме да напишеме текст. Откако ќе кликнеме ќе се
појави прозорец за внесување на текст, и ќе напишеме TEST. На крајот
текстот ќе се појави како на Сл.25.
Сл. 25 Додавање на текст на дефинирана ќелија
™ Сега обидете се да направите текст со неколку големини како на пример со
големина 5, 2 и 7 покрај веќе дефинираниот текст како што опишавме во
точка 6.
7. Наредби за поместување и за копирање, бришење на текст се:
- Tget за селектирање на текст
- Tput за ослободување од наредбата Text
- Tlyr за дефинирање со кој слој ќе се пишува текстот
- Tsiz за дефинирање на големината на текстот кој го внесуваме
6.1.2 Додавање на патека од некој слој и мерење нa
отпорноста на истата
Сега ќе дефинираме објект на кој ќе ја измериме големината со помош на алатките кој
ги поседува LASI, како и мерење на отпорноста кој ја има овој слој. За таа цел прво ќе
дефинираме нова ќелија Otpor ,со ранг 1.
47
Сл. 26 Дефинирање на ќелија OTPOR
Програмот LASI содржи алатка со чија помош можеме да ја измериме
отпорноста на некоја ќелија која сме ја дефинирале. Најпрво мора да ги поставиме
параметрите на алатката. Алатката се вика Res и се наоѓа во менито 2 десно од
црниот прозорец . Параметар кој треба да се внесе во оваа алатка е параметарот
R(ohms/sq), како и параметрите End, Cwth, Wdth. Најпрво ќе ја активираме оваа
алатка со кликање на Res од менито2.
Сл. 27 Дефинирање на параметри за пресметка на отпорност на ќелија
1. Откако ќе се отвори прозорецот имаме можност да избереме дали пресметката
на отпорноста ќе оди автоматски со веќе зададените параметри или ние ќе ги
внесеме параметрите.
2. Во полето Manual R (ohms/sq) ќе внесеме 2000 бидејќи сакаме овој параметар да
ни биде 2000, со што ќе ни користи за дефинирање на келии со отпорност која
ние сакаме да ја имаат. Равенката за пресметка на отпорноста на некоја ќелија
е:
R=Rsheet*( L/W)
(2)
каде што Rsheet е параметарот R (ohms/sq), додека W (ширина) и L (должина) се
димензиите на ќелијата која ја дефинираме.
3. Откако сме го внеле параметарот Rsheet, може да ги внесеме и другите
параметри со што кликаме на Continue од прозорецот од Сл.27.
4. Потоа со наредбата Cnfg го отвораме прозорецот за конфигурација ан
параметри и од прозорецот одбираме Auto R, со што ќе се отвори прозорецот:
48
Сл. 28 Прозорец за конфигурација
5. Во овој прозорец внесуваме вредности за погоре опишаните параметри.
Внесуваме 2000 0 -800 6. Овој стринг ќе се додели на параметрите кој ќе ги земе
алатката за пресметка на отпорноста. Кликаме Add>>Save. А на останатиот
прозорец кликаме ОК.
6. Сега одбираме од Layr менито NWELL тип на слој. Потоа во наредбите Cwith
и Wdth ја внесуваме ширината на патеката да биде 6, со која ќе го дефинираме
нашиот отпорник.
Сл. 29 Креирање на ќелија отпорник
49
7. Со кликање на иконите Wgrd и Dgrd, ја доведуваме резолуцијата на прозорецот
на растојание од точка до точка да е 1λ. Кликаме Add>>Obj>>Pol/Path.
Цртамелинија со должина од 6 λ должина како што е прикажано на Сл.29.
8. Потоа со наредбата за селектирање Get, го обележуваме објектот и со кликање
на иконата Res се пресметува отпорноста на самиот отпорник, која е прикажана
десно од алатката каде е прикажана резолуцијата на мрежата со точки и
димензиите на ќелијата.
™ Обидете се со дадените параметри за пресметка на отпорност и со равенката за
пресметка на отпорност да направите, нова ќелија каде измерената отпорност да
биде 10кΩ. Новата ќелија нека биде направена од слојот ACT1. Познато е дека
Rsheet=2000, W=6.
6.2 Вежба бр.2 Креирање на CMOS структури P­mos
транзистор
Во оваа вежба ќе дефинираме два CMOS елементи кои ќе ни послужат во
наредните вежби како елементи со кои ќе можеме да дефинираме некои
електрични кола. Овде ќе дефинираме структура која ќе претставува P- MOS
транзистор.
1.
Најпрвo го стартуваме LASI7 програмот со помош на патеката: Start>>All
Programs>>Lasi7>2uchip. Потоа дефинираме нова ќелија со наредбата
Load. Во полето за име внесуваме P_MOS, а додека за ранг на ќелијата
одбираме 1, бидејќи немаме друга под ќелија под оваа зашто оваа ќелија ни е
основна и подоцна ќе ја користиме како ќелија во некој повисок ранг.
2. Најпрво ја дефинираме површината на која ќе го дефинираме нашиот P-mos
транзистор. Во главниот прозорец кликаме на наредбата Dgrd така што
растојанието меѓу точките да биде 1u, воедно и на наредбата Wgrd кликаме
се додека не се покаже 1u, во долниот лев агол на прозорецот дека вредноста
на овој параметар е 1u.
50
Сл. 30 Приказ на димензиите за растојанието меѓу точките на главниот прозорец
3. Најпрво ја дефинираме основата за нашиот транзистор. Го активираме
слојот ACT од менито на слоеви Layr.
Сл. 31 Табела со слоеви
Сл. 32 Дефинирање на основа
51
4. Потоа од менито кое се наоѓа десно од главниот прозорец одбираме
Obj>>Box. Потоа со наредбата Add, дефинираме основа за нашиот
транзистор со димензии 16u х 9u.
5. Следно што треба да се дефинира е гејтот на самиот транзистор. Затоа пак
од Layr менито сега одбираме Pol1. Бидејќи веќе од претходниот чекор сме
дефинирале начин на цртање. Сега само одбираме Add, и цртаме
правоаглник со димензии 2u х 17u кој ќе биде гејт на нашиот транзистор
како на сликата подолу.
Сл. 33 Дефинирање на гејтот на транзисторот
6. Сега од менито Layr избираме PSEL, со што ќе ја дефинираме основа од P
тип. Повторано со наредбата Add, цртаме правоаголник околу основата, но
за 2u поголема околу неа.
Сл. 34 Дефинирање на р-тип на ќелија околу основата и гејтот
52
7. Сега треба да дефинираме контактни површини на основата ACT. За таа цел
од менито Layer, одбираме CONT слој. Потоа повторно со Add, наредбата
слој со димензии 2u x 2u, на основата. Растојанието од краевите на АСТ
површината, треба да бидат како што е покажано на сликата подолу.
Доколку во меѓувреме сме кликнале на некое погрешно копче или сме
нацртале погрешно квадратче, тогаш може со наредбата Undo, од иконите
над главниот прозорец, да се вратиме еден чекор наназад.
Сл. 35 Дефинирање на отвори за контакт со основата
8. Сега повторно од менито Layr, одбираме сега МЕТ1 слој. Цртаме околу веќе
дефинираните контактни површини метален слој. Овој слој ќе служи
подоцна за електрично поврзување на контактите од транзисторот со други
елементи.
Сл. 36 Дефинирање на метални контакти на тразнисторот
9.
Сега треба да додадеме текст за конекторите (гејтот, дрејнот, и сорс), со
што комплетно ќе биде дефиниран нашиот транзистор. За оваа намена прво
53
кликаме еднаш menu1 за да ни се појави menu2. Потоа од ова мени избираме
Tlyr и од ова мени одбираме CTXT, тип на текст. За да ја провериме
големината на текстот кликаме Tsiz иконата со што може да ја дефинираме
големината на текстот. Откако сме ги нагодиле овие два параметри кликаме
на иконата Text, и на соодветните места како на сликата подолу ги
внесуваме ознаките на транзисторот за соодветниот регион.
Сл. 37 Дефинирање на лабели за конектор
10. На крајот за да го провериме дизајнот на нашиот транзистор, кликаме
System>LsiDrc>Go. Доколку е се во ред ќе ни се појави прозорец кој ќе не
извести дека се е во ред, со проверката.
Сл. 38 Повикување на алатката за проверка на дизајнот
54
После дефинирањето на P-mos транзисторот, истиот се наоѓа во библиотеката
на 2uchip и може да го користиме како готов објект за дизајн на структури од
повисок ранг.
6.3 Вежба бр.3 Креирање на CMOS структури N-mos транзистор
Во оваа вежба слично како во претходната ќе дефинираме структура за N-mos
транзистор со димензии L=2λ, W=3λ. Димензии всушност ја претставуваат големината
на каналот на N-mos транзисторот.
1. Повторно
го
отвораме
LASI7
програмот,
Start>>All
Programs>>Lasi7>>2uchip. Со наредбата Load, дефинираме нова ќелија
NMOS со ранг 1.
2. Дефинираме основa од слојот ACT, кој го избираме од Layr менито.
Резолуцијата на главниот прозорец повторно ќе ни биде 1u, а истата ја
избираме со кликање на Dgrd. Откако ја избравме основата сега кликаме
Obj>Poly/Path. Потоа кликаме на Add наредбата и цртаме ќелија како на
сликата подолу. Откако сме ја нацртале структурата, за да се ослободиме од
Add наредбата кликаме на Put.
Сл. 39 Дефинирање на основа со POL\Path наредбата
3. Сега е на ред да го дефинираме повторно гејтот на транзисторот. Од менито
Layr избираме Pol1. Потоа одбираме Obj>>Box. Со наредбата Add
дефинираме каде ќе се наоѓа гејтот на нашиот транзистор.
55
Сл. 40 Дефинирање на гејт
4. Сега треба да ги означиме местата каде ќе имаме контактни површини со
метализираниот слој. За таа цел избираме слој CONT, од менито Layr.
Ширината на контактните површини треба да се 2u x 2u. Поставени како на
сликата подолу.
Сл. 41 Дефинирање на отвори за контакт со металот
5. Над контактните површини треба да нанесеме метализиран слој МЕТ1. Овој
слој го одбираме од менито Layr>>MET1. Големината на овој слој треба да
е за 1u поголема од контактните површини и да ги опфаќа истите така што
контактните површини да се на средина од металниот слој.
56
Сл. 42 Додавање на метални контакти
6. Следно што треба е да го дефинираме n-тип слојот. Одбираме од Layr
менито, NSEL. Доколку не е избрано избираме Obj>>Box и со наредбата
Add правиме рамка која е за 2u поголема од ACT слојот и ја опфаќа досега
направената структура.
Сл. 43 Додавање на n-тип на ќелија врз досегашната структура
7. На крајот ни преостанува да ги нанесеме ознаките на местата каде овој
елемент ќе се поврзува со други елементи во други структури. За таа цел го
активираме менито menu2. Со кликање на menu1, ќе се појави menu2 на
негово место. Потоа избираме Tlyr>>CTXT. Ја проверуваме големината на
текстот да не е многу голема со наредбата Tsiz (нормална големина да биде
2-3). За да нанесеме текст кликаме на наредбата Text, а потоа на местото
каде сакаме да означиме контакт. Ќе забележите дека после секое
поставување на текст ќе мора повторно да се кликне наредбата Text, за да
повторно нанесеме текст. Ознаките на нашиот транзистор се прикажани на
сликата подолу.
57
Сл. 44 Додавање на лабели за контакт
8. На крајот ни престанува да го провериме дизајнот со LasiDRC алатката која
се наоѓа во System менито. Одбираме System>>LasiDrc>>Go. Доколку е се
во ред со нашиот дизајн. Тогаш ќе се појави прозорец кој ќе не извести дека
се е во ред со дизајнот на ќелијата.
Сл. 45 Проверка на дизајнот со LasiDRC алатката
Сега во библиотеката на 2uchip се наоѓа и овој дефиниран модел на
транзистор, кој понатаму може да се користи во креирање на ќелии од
повисок ранг.
58
6.4 Вежба бр.4 Креирање на електрично коло со помош на
веќе дефинирани модели на транзистори
Во оваа вежба ќе ги искористиме веќе погоре дефинираните N-mos и P-mos
транзистори. Електричното коло што ќе го дефинираме ќе биде инвертор со еден n-mos
и еден p-mos транзистор.
1.
Најпрво креираме ќелија но сега од повисок ранг. Ќелијата сега ќе има
ранг 2. Со наредбата Load ќе креираме ќелија со име INVERTER.
Сл. 46 Дефинирање на ќелија INVERTER
2.
За да можеме полесно да ја направиме симулацијата овде ќе искористиме
веќе дефинирана рамка која ја има во 2uchip библиотеката. Станува збор
за ќелија од ранг1, а служи за конекција на напојување со слој за VDD како
и за VSS потенцијал. Ќелијата е позната под името SFRAME. Истата ќе ја
повикаме со наредбата Obj>>SFRAME.
Сл. 47 Повик на SFRAME рамка од библиотека
3.
Сега треба да ја сместиме истата оваа ќелија во просторот за креирање во
главниот прозорец на програмата. Откако ќе ја додадеме ќелијата со
59
наредбата Put, ќе се ослободиме од наредбата Add, за да не додаваме уште
такви ќелии.
Сл. 48 Додавање на повиканата рамка
4.
Бидејќи рековме дека ни се потребни два транзистори најпрво ќе го
додадеме P-mos транзисторот. Кликаме еднаш на Add>>Obj>>PMOS и од
листата го наоѓаме нашиот дефиниран транзистор. Потоа со курсорот го
движиме во горниот дел на SFRAME ќелијата и го сместуваме нешто
подолу од ¼ од растојанието меѓу двата слоја оној за VDD и оној за VSS.
На крајот кликаме на Put наредбата.
5.
Сл. 49 Додавање на n-mos дефинираниот транизстор
60
6.
Следно е да го додадеме другиот n-mos транзистор. Затоа одиме повторно
со Add>>Obj>>NMOS, но сега овој транзистор го сместуваме на ¼ од
долната страна на SFRAME ќелијата. На крајот кликаме на Put.
Сл. 50 Додавање на р-mos транзисторот
7.
Сега треба да направиме конекција на транзисторите како меѓусебно така и
со слоевите каде после ќе претпоставиме дека е приклучен напон за
напојување на нашето коло. Најпрво од менито Layr, избираме слој Pol1 и
ги поврзуваме двата транзистори како на сликата подолу. За да подобро го
поставите овој слој кликнете еднаш на наредбата Zoom и направете рамка
околу двата транзистори со што ќе се овозможи подобар преглед на
истите.
Сл. 51 Поврзување на двата гејта од двата транзистори
61
8.
Сега треба со помош на метален слој да ги поврземе транзисторите, како
меѓусебно така и со ќелијата за напојување. Одбираме од менито
Layr>>MET1, a од Obj>BOX. Па на крајот со наредбата Add, правиме
поврзување. Со помош на стрелките од тастатурата може да се движиме
низ ќелијата доколку сме направиле зголемување на прегледот со
наредбата Zoom.
Сл. 52 Креирање на метални слоеви и поврзување со рамката за напојување
9.
Помеѓу слојот POL1 и MET1, треба да означиме слој за контакт, а тоа го
правиме со помош на слојот CONT, кој ќе ги поврзе овие два слоја. Го
избираме од менито Layr и го додаваме на местото каде горните два слоја
се преклопуваат.
10.
Следно што треба да направиме е да ставиме ознаки со чија помош ќе
можеме подоцна во WinSpice да направиме симулација на ова коло.
Најпрво нанесуваме текст од типот CTXT на металните слоеви за излез и
влез на нашето коло. Од menu2 одбираме Tlyr>>CTXT и на металните
слоеви додаваме ознаки за контакт, со наредбата Text.
62
Сл. 53 Додавање на CTXT лабели
11.
За дадените транзистори потребно е да ги опишеме нивните
карактеристики со помош на PTXT текст за параметри. Од менито
Tlyr>>PTXT а потоа со наредбата Text, ги додаваме параметрите на двата
транзистори на едниот CMOSPB L=2, W=9, а на другиот CMOSNB L=2,
W=3.
Сл. 54 Додавање на параметри за транзисторите
12.
Двата транзистори треба да ги означиме како објекти со помош на текст
DTXT кој исто се повикува од менито Tlyr. Текстот го внесуваме во аголот
на едниот и другиот транзистор, како на сликата подолу со М1 за n-mos
транзисторот и M2 за p-mos транзисторот.
63
Сл. 55 Додавање на DTXT лабели за елементите
13.
На крај ни останува да ги обележиме излезните точки кои ќе ги гледа
WinSpice, познати како јазли или NTXT (node text). Повторно од менито
Tlyr>>NTXT, а потоа со Text наредбата ги означуваме влезните и
излезните јазли како и оние за напојување. За влез на колото користиме А,
за излез од колото ќе користиме А_. За напојување на колото VDD и 0.
Ознаките А, VDD, 0 и А_ може да се постават било каде на металните
слоеви, но ознаките VDD и 0 кои треба да се постават на самите
транзистори мора да се сместени на линијата од n-тип ќелијата за 0, и pтип ќелијата за VDD.
Доколку се случи да погрешиме со ознаките може со наредбата Tget да
обележиме одредена ознака и после со наредбата Del да ја избришеме истата.
Сл. 56 Додавање на NTXT лабели јазли
64
14.
Сега откако го дизајниравме нашето коло треба да направиме проверка на
дизајнот со помош на LasiDrc алатката која се наоѓа во System менито.
Доколку нема грешка во дизајнот на екранот ќе се појави прозорец како на
сликата подолу.
Сл. 57 Проверка на дизајнот
15.
Во директориумот на 2uchip библиотеката креираме текст фајл и во него го
внесуваме следниот код наредби:
.global VDD
V1 VDD 0 DC 5V AC 0 0
V2 A 0 DC 0 AC 0 0 PULSE (0 5V 10n 1ns 1ns 50ns 100ns)
.option reltol=0.1 abstol=1u vntol=10mv
.control
set color5=orange
set color6=lt_cyan
set color8=pink
set color9=lt_grey
destroy all
run
save all
tran 1ns 150ns
plot v(a) v(a_)+10
.endc
Овој код го снимаме во истиот директориум со екстензија “.hdr” но со исто име
како и веќе дефинираната структура во Lasi INVERTER.
65
16.
Сега во програмата од менито System ја активираме алатката LasiCkt.
System>>LasiCkt>>Setup. После ова ќе се појави прозорец за нагодување
во кој ќе треба да ги внесеме правилно, нашата структура како и фајлот кој
го дефиниравме претходно.
Сл. 58 Активирање на алатката за компајлирање и дефинирање на .cir фајлот
17.
После ова кликаме ОК, со што ќе се затвори прозорецот. Кликаме на
зеленото знаменце или на Go наредбата од LasiCkt алатката. Доколку е се
во ред тогаш на екранот ќе се појави прозорец како на сликата.
Сл. 59 Компајлирање на дизајнот со .hdr дефинираниот фајл
66
18.
Бидејќи компајлирањето поминало без грешки тогаш во директориумот на
2uchip библиотеката, ќе се појави извршен фајл со истото име како и
нашата структура “INVERTER.CIR”, каде што со само двоен клик ќе се
прикаже дијаграмот на симулација на нашето електрично коло.
Сл. 60 Приказ на сигналите од инверторот v(a) влезен сигнал, v(a_) излезен
сигнал
На дијаграмот v (a) го означува влезниот сигнал, додека со v_ (a) е означен
излезниот сигнал.
™
Пробајте со промена на L и W параметрите да направите неколку
компајлирања и да видите како тоа се одразува на одзивот на колото.
6.5 Вежба бр.5 Испитување на карактеристики на NMOS
транзистор со параметри L=2λ, W=10λ
Во оваа вежба ќе дизајнираме NMOS транзистор, а потоа со помош на WinSpice на овој
елемент ќе ги испитаме неговите излезни карактеристики.
1.
Најпрво ја отвораме 2uchip библиотеката на Lasi 7 програмата со
Start>>All Programs>>Lasi7>>2uchip. Ја нагодуваме резолуцијата на
точките на главниот прозорец да биде 1u, со помош на наредбата Dgrd.
Најпрво за да ни се покаже мрежата одбираме Grid.
2.
Сега со наредбата Load отвораме нова ќелија до со име NMOS_L1_W10,
која ќе биде од ранг1. Потоа од менито Layr, избираме ACT слој. Потоа со
помош на наредбата Add>>Obj>>BOX дефинираме два слоја како на
сликата подолу, едниот со димензија 20u x 18u, и 20u x 6u, на
оддалеченост 15u.
67
Сл. 61 Дефинирање на основа
3.
Сега го дефинираме гејтот ан самиот транзистор. За таа цел од менито
Layr, избираме слој POL1, а со наредбата Add додаваме слој врз едната
основа како на сликата подолу.
Сл. 62 Дефинирање на гејтот
4.
Следно што треба е да ги означиме месата каде ќе имаме контакт со
металниот слој. Повторно од менито Layr, го одбираме слојот за контакт
CONT, и со димензија 2u x 2u, ги додавам ена местата каде ќе ни се појават
контактни површини со металниот слој. За додавање повторно ја
користиме наредбата Add. Доколку не ни е активирано каков тип на слој
ќе ставаме кликаме на наредбата Obj>>BOX.
68
Сл. 63 Дефинирање на отвори за контакти
5.
Сега треба да нанесеме метален слој. Истиот го одбираме од менито
Layr>>MET1. Металниот слој треба да ги опфати површините за контакт
со 2u околу нив. Истиот е прикажан на сликата подолу.
Сл. 64 Додавање на метални слоеви
6.
Сега дефинираме n слој околу основата каде е нанесен гејтот на нашиот
транзистор. Одбираме Layr>>Nsel. Потоа со наредбата Add, правиме слој
кој ја опфаќа основата и е поголем од неа за 2u. На истиот начин
дефинираме и p тип на слој за другата основа, со Layr>>Psel, која исто
така ќе биде за 2u, поголема од таа основа.
69
Сл. 65 Додавање на n-ќелија
7.
На крајот ни преостанува да ги означиме контактите со помош на Text,
наредбата. Кликаме еднаш на наредбата menu1 за да се појави menu2
менито и од него одбираме Tlyr, со што одбираме CTXT. Потоа кликаме
на Text, наредбата и ги означуваме контактните места каде транзисторот ќе
биде поврзан во некоја следна дефинирана ќелија од повисок ранг.
Сл. 66 Додавање на СТХТ лабели
8.
Сега треба да го повериме дизајнот со помош на алатката LasiDrc, кој ја
содржи програмот Lasi7. Го отвораме System менито и избираме
LasiDrc>>Setup. После ова ќе ни се појави прозорец како на сликата
подолу.
70
Сл. 67 Прозорец за проверка на дизајнот
9.
Од Setup прозорецот во листата на ќелии го одбираме нашиот транзистор.
Во полето Finish ставаме 99, кликаме еднаш на Reset и Fit. Кликаме ОК, а
од setup менито кликаме на Go или зеленото знаменце за да се провери
дизајнот Доколку е се во ред тогаш ќе ни се појави прозорец кој ќе не
извести дека се е во ред со проверката.
Сл. 68 Проверка на дизајнот
10.
Сега креираме нова ќелија со име NMOS_TEST со помош на наредбата
Load, од ранг2.
Сл. 69 Креирање на NMOS_TEST ќелија
71
11.
Во оваа структура ќе го вметнеме веќе дефинираниот транзистор кој се
наоѓа во менито Obj. Кликаме Obj>> NMOS_L1_W10, а потоа Add и го
додаваме во главниот прозорец. Сега транзисторот ќе ни биде елемент над
кој ќе додадеме метални контакти и ќе означиме јазли точки кои ќе ни
послужат за симулација на излезните карактеристики на MOSFET
транзисторот, во WinSpice.
Сл. 70 Сместување на дефинираниот тразнистор
12.
Од менито Layr одбираме метален слој МЕТ1. Потоа кликаме Obj>>BOХ
и со наредбата Add додаваме метални слоеви на контактите од
транзисторот како на слиакта подолу.
Сл. 71 Додавање на метални слоеви на гејтот, сорсот и дрејнот
72
13.
Скоро ќелијата е готова за да пристапиме кон симулација само треба сега а
ги додадеме јазлите (точките на поврзување). Затоа од menu2 избираме
Tlyr>>NTXT>>OK, а потоа со кликање на наредбата Text на крајните
места од металните слоеви ги даваме ознаките кои ќе ги користиме исто во
кодот за симулација, на колото.
Сл. 72 Додавање на NTXT текст јазли на дизајнот за симулација
14.
Останува да го дефинираме транзисторот со помош на текст за параметри
PTXT, кој исто го избираме од менито Tlyr>>PTXT>OK. Кликаме на
наредбата Text, а после тоа кликаме на местото на транзисторот помеѓу
NSEL слојот и ACT слојот на транзисторот и ќе се отвори прозорец за
внесување на текст. Во полето за текст внесуваме NMOS L=1, W=10.
Сл. 73 Додавање на текст параметри на транзисторот
15.
Следно што треба да направиме е да го провериме дизајнот на ново
дефинираната ќелија. Затоа од System менито одбираме LasiDRC>>Go.
73
Доколку немаме некоја грешка при дизајнот на оваа ќелија ќе ни се појави
прозорец кој ќе не извести дека дизајнот е во ред.
Сл. 74 Проверка на дизајнот
16.
Отвораме нов notepad фајл во датотеката C:\Lasi 7\2uchip, со име исто
како што е и веќе дефинираната ќелија Lasi7, под името NMOS_TEST.hdr.
Во датотеката NMOS_TEST.hdr внесуваме следниот код:
.control
destroy all
run
let id=-i(vds)
plot id
.endc
VDS d s DC 0
Vgs g s DC 0
.dc vds 0 1 1m vgs 0 1 0.25
.options scale=50nm
Vs s 0 DC 0
17.
Повторно се навраќаме во Lasi7 и од менито System сега ја отвораме
алатката LasiCkt>>Setup. Во полето Name of cell го сместуваме името
нашата дефинирана структура NMOS_TEST, додека во полето за Header
file text го внесуваме фајлот кој веќе го креиравме. Потоа кликаме
ОК>>Go. Доколку се е во ред со симулацијата тогаш на екранот ќе ни се
појави прозорец кој ќе не извести дека компајлирањето е во ред и без
грешки. Доколку нешто не е во ред ќе се појави прашален прозорец дали
да се прекине до компајлирањето или не.
74
Сл. 75 Компајлирање на дизајнот
18. Откако компајлирањето заврши тогаш во директориумот на 2uchip треба
да се појави фајл со име кое е исто како нашата ќелија NMOS_TEST.cir.
Овој фајл е WinSpice извршен фајл, a доколку кликнеме на него треба да
се активира автоматски Spice програмата и доколку нема грешки во
кодот на екранот ќе се појават излезните карактеристики на транзисторот
Id во зависност од Vds.
Сл. 76 Приказ на излезните карактеристики на транзисторот
75
6.6 Вежба бр.6 Испитување на карактеристики на
инвертор со биполарен транзистор
Во оваа вежба ќе дизајнираме коло инвертор, но овој пат ќе користиме биполарен
транзистор. За таа цел ќе ја користиме библиотеката Tutor, од Lasi7 програмата. За да ја
користиме
оваа
библиотека
истата
ја
активираме
со
Start>>All
Programs>>Lasi7>>Tutor. Во оваа вежба ќе искористиме готова структура на NPN
транзистор која веќе се наоѓа во библиотеката Tutor. Воедно ќе дефинираме две
отпорнички структури, отпорници за поларизација на базното и колекторското коло на
транзисторот.
1. Откако ќе ја активираме библиотеката со погоре опишаната патека кликаме
на Load и дефинираме ќелија со ранг 1 и име RВ.
Сл. 77 Дефинирање на ќелија RB отпорник
2. Вршиме неколку нагодувања на параметрите за креирање на ќелија. Кликаме
на наредбата Wgrd се додека, во долниот дел на прозорецот нејзината
вредност не е 0,5um, потоа истото го правиме и на наредбата Grd се додека
не се појави вредноста за Grd во долниот лев агол на прозорецот 1um.
Кликаме на наредбата Cwth и во неа внесуваме 6, со ова сме нагодиле да
патеката која ќе ја цртаме со било која наредба да биде широка 6um. Истото
го правиме и со наредбата Wdth и во овој прозорец внесуваме 6, да
основната широчина на патеката биде 6um.
3. Потоа од менито Layr избираме слој Res и со наредбата Add цртаме патека
долга 26um. Со ова сме ја дефинирале основата на отпорникот кој ќе го
користиме подоцна. За да ја провериме отпорноста на отпорникот ја
користиме наредбата Res од menu2. Доколку не ни се нагодени параметрите
за алатката за пресметка на отпорност, истото го правиме со наредбата
Cnfg>>Auto R>> 2500 -800 -1000 6>>OK>>OK. Отпорноста на нашиот
отпорник треба да биде ~10kΩ.
76
Сл. 78 Дефинирање на отпорник со помош на Res слој
4. Сега на оваа ќелија ќе додадеме слоеви за контакт со другите ќелии со
повисок ранг. Одбираме од менито Layr>>Base и цртаме ќелии на
краевите, со наредбата Add>>Obj>>Box.
Сл. 79 Дефинирање на острови за контакти на отпорникот
5. Одбираме од менито Layr>>Cont слој со кој ќе дефинираме каде ќе имаме
спојување со металните слоеви на елементот. Цртаме повторно со наредбата
Add>>Obj>>Box, ќелија со димензии 3х6um, во рамките од Base.
Сл. 80 Дефинирање на отвори за контакт
6. Од менито Layr>>МЕТ одбираме слој метал со кој, ќе направиме
поврзување со Base слојот околу местото каде обележавме со СОNT. Со
наредбата Add, додаваме рамка околу CONT ќелиите поголеми за 0,5um
околу нив, како на сликата подолу.
77
Сл. 81 Поставување на метални контакти
7. На крајот откако сме ја дефинирале структурата останува да додадеме
лабели текст за самата структура. Ова го правиме со наредбата Tlyr>>CTXT
и на местата каде се преклопуваат слоевите Cont и МЕТ ставаме лабели 1 и
2, со наредбата Text.
Сл. 82 Додавање на СТХТ лабели за контактите
8. Откако сме ја направиле оваа отпорничка структура, го проверуваме
нејзиниот дизајн со наредбата System>>LasiDrc>>Go. Доколку е во ред
дизајнот тогаш програмата ќе ни врати прозорец во кој ќе не извести дека
структурата е во ред.
9. Следно што треба да направиме е да го дефинираме другиот отпорник RC,
затоа кликаме на наредбата Load дефинираме нова ќелија RC со ранг1.
10. За да го дефинираме овој отпорник ја повторуваме истата постапка погоре
како за отпорникот во базното коло, но само е променета должината во
чекорот 3. Наместо 26um, овде дефинираме должина на основа ~4,6um.
Другите чекори се сосема исти и се повторуваат. На крајот оваа структура ја
проверуваме исто така и ја сминаме во библиотеката Tutor.
Сл. 83 Дефинирање на отпорник RC
78
11. Следно што треба да направиме е да дефинираме ќелија со ранг 2 и име
INVERTOR_NPN1. Сега во овој дизајн на структура ќе ни бидат достапни
двата отпорника кои ги дефиниравме погоре како и транзисторот кој веќе се
наоѓа во базата на библиотеката.
12. Најпрво ќе го додадеме транзисторот кој ни е потребен за дизајн на нашиот
инвертор. Транзисторот го повикуваме со наредбата Obj>>NPN1 (1)>>Add
и го сместуваме во прозорецот за дизајн на структури. Потоа ги повикуваме
другите два елементи кои ги веќе дефиниравме Obj>>RB>>Add и го
сместуваме десно од транзисторот, а после него Obj>>RC>>Add и го
сместуваме во горниот дел од прозорецот над самиот транзистор.
Сл. 84 Сместување на елементите во ќелија INVERTOR_NPN1
13. Откако сме ги сместиле елементите во рангот останува да направиме нивно
поврзување, со помош на слоеви патеки метални, како и контакти кон
надворешниот свет. Одбираме од менито Layr>MET и со наредбата
Add>>Obj>>Box, дефинираме ќелии каде ќе имаме точки во кои или ќе го
следиме сигналот во кодот за симулација или ќе приклучиме напон за
напојување како и влезни импулси со помош на WinSpice програмата за
симулација.
79
Сл. 85 Поставување на метални слоеви за влез, излез и напојување на колото
14. Одбираме од менито Layr>>МЕТ тип на слој. Потоа проверуваме која е
широчината на патеката доколку цртаме патека. При цртањето на патеката
истата треба да ја допира металната површина или пак да навлегува внатре
во неа барем 0,5um. Во менијата Wdth и Cwth внесуваме 6um, за широчина.
Потоа вршиме поврзување на базниот отпорник со базата на транзисторот и
со металниот остров со наредбата Add>>Obj>>Path, десно од него каде
подоцна ќе дефинираме јазол за влезен сигнал.
80
Сл. 86 Поврзување на RB отпорникот со транзисторот
15. Сега ќе направиме поврзување на колекторот со металниот остров кој на кој
подоцна ќе дефинираме излезен јазол и островот каде ќе приклучиме
напојување за нашиот инвертор. Дебелината на патеката со која ќе ги
поврземе овие острови со транзисторот треба да биде 6um, неа ја нагодуваме
со наредбите Cwth, и Wdth. Пота со наредбата Add>>Obj>>Path, додаваме
патеки до секој метален остров од RC отпорникот кон транзисторот и кон
островот за напојување, како на сликата подолу.
Сл. 87 Поврзување на колекторскиот отпорник со колекторот на транзисторот
16. За да колото правилно функционира треба да дефинираме и нулта точка во
која ќе го поврземе негативниот потенцијал од напојувањето и изворот на
влезен сигнал. Овде ширината на патеката треба да биде 14um, па затоа и ја
менуваме со наредбите Cwth, и Wdth. За таа цел дефинираниот метален
остров под транзисторот го поврзуваме со Емитерот на транзисторот, како
на сликата подолу исто со наредбата Add>>Obj>>Path.
81
Сл. 88 Поврзување на Емитерот со слојот кој ќе го дефинираме за нулта точка на
колото
17. На крај инверторот со металните острови треба да изгледа како на сликата
подолу.
Сл. 89 Изглед на колото со металните слоеви и поврзаноста ан отпорниците со
транзисторот
18. Сега дефинираме јазли како приклучни точки кон нашиот инвертор.
Потребни точки ни се Vdd ни е напојување на колото, 0 ни е нулта точка на
колото, Vin e влезен сигнал, Vout ни е излез кој ќе го разгледуваме на
дијаграм. За да додадеме лабели како јазли на колото одбираме од
Menu2>>Tlyr>>NTXT. Со наредбата Tsiz ја дефинираме големината на
текстот. Потоа со кликаме на Text наредбата и кликаме на местото каде
сакаме да додадеме текст, со што ќе ни се отвори прозорец за внесување на
текст и ги внесуваме горенаведените лабели како што е прикажано на
сликата подолу.
82
Сл. 90 Додавање на NTXT јазли за колото
19. Сега треба елементите некако да ги дефинираме за да можеме да ги
користиме во кодот за симулација на инверторот. За таа цел од менито Tlyr
одбираме DTXT и потоа на површините од отпорниците и транзисторот
внесуваме лабели Q1, Rb, Rc. Местата каде треба да ги додадеме лабелите се
прикажани на сликата подолу. Истите ги додаваме со наредбата Тext па
потоа на местото каде треба да се додаде текстот. На сликата подолу се
зумирани местата каде се додадени лабелите. Користена е наредбата Zoom,
па потоа се селектира областа каде сакаме да биде зголемена.
83
Сл. 91 Додавање на лабели на елементите за дефинирање како компоненти
20. Откако сме ги означиле елементите треба да им зададеме параметри со кои
ќе ги претставиме во WinSpice кодот, бидејќи spice програмата токму овие
параметри ги споредува подоцна со кодот за симулација кој ќе го напишеме
и истите мора да се точни како во кодот подоцна кој ќе го дефинираме. За
дефинирање на параметри на елементите на нашата структура од менито
Tlyr одбираме РТХТ, a потоа со наредбата Text ги додаваме параметрите на
нашите елементи. Бидејќи користиме NPN транзистор параметар во близина
на лабелата Q1 додаваме параметар NPN1. Во близина на лабелата Rc
додаваме параметар 1к, во близина на лабелата Rb додаваме 10к како текст.
На крајот од додавањето на лабелите колото треба да изгледа како на
сликата подолу.
84
Сл. 92 Додавање на параметри на елементите од дизајнот
21. Сега
го
приверуваме
дизајнот
на
колото
со
наредбата
System>>LasiDRC>>Go. Доколку е се во ред на екранот ќе ни се појави
прозорец кој ќе не извести дали е се во ред со дизајнот на колото. Додека се
проверува дизајнот не треба да кликаме никаде на ниту една друга наредба
од програмот.
Сл. 93 Проверка на дизајнот
85
22. Сега за момент го оставаме овој програм, и отвораме Nodepad документ во
датотеката каде е сместена оваа библиотека на компјутерот My
Computer>>Lasi7>>Tutor. Отвораме нов nodepad документ и во него го
внесуваме кодот:
.model NPN1 NPN is=1e-13 bf=200
.options scale=1.0 reltol=.01
.control
destroy all
run
save all
tran 1ns 100ns
plot Vin Vout Vdd Vb
.endc
V1 Vdd 0 5DC
V2 Vin 0 PULSE(0 5 0 2ns 2ns 50ns 100ns)
Го снимаме креираниот фајл со екстензија .hdr во истиот фолдер, но под име
како што е името на структурата која ја дефиниравме во Lasi,
INVERTOR_NPN1.hdr.
23. Сега се враќаме во Lasi7, програмата и потоа од System менито ја
активираме алатката LasiCkt>>Setup и во прозорецот ги внесуваме
следните параметри:
Сл. 94 Компајлирање на дизајнот
На местото за име на ќелија Name of cell ја бараме нашата дефинирана
структура. Во полето за Header file Name го бараме фајлот со екстензија .hdr кој
го напишавме погоре а има име исто како самата структура. Кликаме на крајот
86
ОК, а потоа на зеленото знаменце или на Go. Доколку се е во ред Lasi7, ќе не
извести со прозорец дека се е во ред со компајлирањето на структурата со код
фајлот.
1.
Кога ќе заврши компајлирањето, со него ќе се појави и фајл со има како
што е нашата структура INVERTOR_NPN1.cir. Овој фајл е Winspice
извршен фајл, и доколку е се во ред со ознаките кодот и компајлирањето
тогаш на екранот ќе се појави одѕивот ка колото, како и сите сигнали кои
сме ги дефинирале како влезни и излезни.
Сл. 95 Приказ на сигналите и резултат од симулацијата; Vdd-напојување, Vin влезен сигнал, Vb - напон на базата, Vout – излезен сигнал
™ Пробајте со дефинирање на други параметри за изворот, транзисторот како и
за нивоата на сигналите да ги смените некои од параметрите на колото и да
добиете други одзиви на колото.
87
7. Заклучок
Со помош на погоре изнесените излагања за системите за дизајн на интегрирани
кола како и алатките за симулација на веќе дизајнирани кола, може да дојдеме до
заклучок дека не мора повеќе да пристапуваме кон практично реализирање на дадено
интегрирано коло, доколку имаме потреба од него. Напротив, најпрво нашата замисла
можеме да ја пробаме на некој од погоре изнесените софтвери и со помош на правилно
дизајнирано коло, може да ги испитаме неговите карактеристики како од дизајнерски
аспект така и од аспект на пакување, издржливост и слично. Па кога ќе го
верифицираме нашиот прототип со некоја од погоре изнесените алатки дури тогаш да
направиме порачка за негово производство и комерцијална употреба. Со ова секако
заштедуваме средства, пари и време на залудно потрошени средства за дизајн на некое
коло кое може да ни успее само на хартија. Развојот на CAD системите е во подем, а со
тоа и се повеќе сме на чекор до правилен производ, избран разумно и корисно
дефиниран, по готово кога станува збор за комплексни чипови, процесори кои
извршуваат и по неколку милиони операции во една секунда.
88
8. Референци
[1] www.lasi.com
[2] www.cmosedu.com
[3] Circuit Design, Layout, and Simulation, Third Edition R. Jacob Baker
[4] www.engr.colostate.edu/EE534/lasi/lasi_list.html
[5] CMOS Circuits Designs and simulations, Second Edition R.Jacob Baker
[6] http://www.ousetech.co.uk/winspice2/index.html
[7]http://www.google.com/url?sa=t&source=web&cd=11&ved=0CBcQFjAAOAo&url=http
%3A%2F%2Fintranet.deei.fct.ualg.pt%2FCID%2Flasi60.pdf&ei=Uv62TdKqIoTDtAb2kITN
DQ&usg=AFQjCNEVvMrHzoAeiUeGKxCt4pp_q_wKOg
[8] www.cadence.com
[9] http://www.mosis.com
[10] Микроелектроника, проф. д‐р Томислав Џеков
[11] www.opencircuitdesign.com
[12] www.wikipedia.com
[13] www.cmosedu.com/cmos1/book.htm
[14] www.docstoc.com
89