國立高雄應用科技大學
電機工程系
碩士論文
以
FPGA 為 基 礎 之 數 位 式 測 距
電 驛 設 計 與 分 析
The Design and Analysis of Digital Distance
Relay Based on FPGA
研 究 生： 林子喬
指導教授： 卓明遠 教授
中華民國九十三年六月
以 FPGA 為基礎之數位式測距電驛設計與分析
The Design and Analysis of Digital Distance Relay Based on FPGA
研 究 生：林子喬
指導教授：卓明遠 教授
國立高雄應用科技大學
電機工程系
碩士論文
A Thesis Submitted to the Graduate Division in Partial Fulfillment of the
Requirement for the Degree of Master
of
Science in Electrical Engineering
National Kaohsiung University of Applied Sciences
Kaohsiung , Taiwan , Republic of China.
June 2004
中華民國九十三年六月
以 FPGA 為基礎之數位式測距電驛設計與分析
學生：林子喬
指導教授：卓明遠 博士
國立高雄應用科技大學電機工程系碩士班
摘 要
本論文提出了一裝置在輸電網路中之測距電驛(阻抗電驛)偵測三相平衡故障
發生位置的一近似方法，並且分析在三種輸電網路模型中測距電驛所能保護到的
區域範圍，再者配合 FPGA 設計完成以此近似法則為基礎之數位式測距電驛。最
後以靈敏度法則討論接地阻抗、電源比例常數等對於電驛端阻抗值之效應，並進
而修正誤差值，以獲得精確判斷故障位置之能力。
本文最主要分為兩大研究方向，第一為使用 MATLAB 分析輸電網路中的電力
潮流，而後當輸電線上不同位置發生故障時，計算電驛端的故障電壓、電流，進
而得到阻抗值。分析與模擬不同故障位置所獲得的阻抗值，可進而建立故障點阻
抗與電驛端阻抗的關係圖，進而規劃出故障點區域範圍。往後當輸電線上有故障
發生時，就可得知此故障點是落於哪一個區域範圍之內。再者，本論文利用 Xilinx
公司開發的 XC2s200 FPGA 晶片及雅普科技所開發與 FPGA 相關的週邊，以 Verilog
硬體描述語言撰述數位式測距電驛相關功能，配合 Xilinx ISE 軟體，完成電驛功能
的合成、驗証、模擬、埠指定，及下載等步驟，達到數位式電驛的設計目標。最
後與傳統式電驛之功能比較，証明本論文提出的設計的確較傳統式電驛功能優異。
i
The Design and Analysis of Digital Distance Relay Based on FPGA
Student: Tzu-Chiao Lin
Advisor：Dr. Ming-Yuan Cho
Institute of Electrical Engineering
National Kaohsiung University of Applied Sciences
ABSTRACT
This thesis proposes an approximated method to simulate and design the functions
of distance relay (impendence relay) to efficiently detect the three-phase balanced fault
on the transmission line, as well as to analyze the reach of digital distance relay in three
types of power system models. Based on the proposed methodology, the FPGA
technique is applied to design and implement the digital distance relay. Finally, a
sensitivity analysis is applied to discuss the effect of grounding impedance, voltage
source ratio to the value of relay terminal impedance and then the modified error is
introduced to improve the ability of fault location detection.
There are two purposes in this thesis. The first purpose of this thesis is to utilize the
MATLAB package to run the power flow and fault calculation to obtain the parameters
of voltage, current and then impedance at relay location with respect to different faulted
located along the transmission line. Based on the simulation results, the relationship
between relay measured impedance and faulted location (impedance) can easily be
ii
established. Several extreme cases in different faulted location are simulated to establish
the exact protection area. In the case of occurring faults on transmission line, the
proposed approach can efficiently detect the fault situation and can estimate the faulted
location. The second purpose of this thesis is to apply FPGA XC2s200 chip and their
peripheral produced by Xilinx corp. and local Zeppe corp. respectively to finish the
design procedures of synthesis, justification, simulation, pin assignment, generating
program, and program download for FPGA. Finally the verification for the FPGA
design shows that the better performance and the effectiveness of the proposed
methodology can be achieved.
iii
誌 謝
看到要寫誌謝，真的不知道是否能用我樸拙的文筆來表達出學生對於母校、
對於系上老師們的感激與感情。加上五專的日子算一算，學生在這裡已經七年了，
從青少年時代到成年時代，也就可以說學生是在這裡長大的，成長過程絕大部份
的記憶都在這裡; 個人的性格也是在這裡的師長們潛移默化下所培養出來的。我覺
得，這裡，不管是高雄工專也好、高雄科學技術學院也好、高雄應用科技大學也
好，在我的想法，這裡就是我的家。所以我感謝我的母校、我感謝我所有電機系
的師長，因為這個大家庭，改變了我人生的路，給與我太多的成就與支持。
回母校念書，總覺得一下子又過了快兩年的時光。然而，在這兩年中學生卻
覺得過得很充實。不論是在作研究上、課業上、人生觀念上、待人處事上都學了
很豐富的課程。深深地讓學生感覺到，在研究所求學中的一切一切，將來更能有
信心地面對社會的挑戰。我要感謝我的指導教授 卓明遠教授。從五專就一路的扶
持我、一路的幫助我、照顧我，不管是在課業上、專題上、生活上，即使我到了
外地念書遇到了困難，卓老師都還是義不容辭的盡力幫我解決問題。進了研究所，
我感覺得出來卓老師還是特別地照顧我。從讓我實際接任廠商案子的專任助理，
使我增加了許多實戰經驗; 從給我的生活費比一般的研究生都還高; 從讓我接觸
現在最熱門的研究方向; 從一直不斷資源地讓我參加研討會及提供設備; 從聊天
中告訴我一些人生的哲理; 從一直不斷地細心指導碩士論文的研究方向與專業知
iv
識; 以及從不間斷地關心我的家庭生活、感情生活，時常安慰我、開導我等等，讓
身為學生的我充滿了感激與慚愧，沒有能好好的努力讓他有面子。對我而言，卓
教授不僅是位為學生的好老師，更是一位不可多得的好朋友。
學生也要非常感謝幫忙學生進行學位考試的口試委員：黃鐘慶 教授、秦純
教授。感謝口試委員們盡心盡力地批閱學生的碩士論文，以及在百忙之中還能抽
空參加學生的學位考試，並且提供學生許多論文方面的建議、指教與討論，和未
來可以繼續朝哪些方面進行深入的探討等等，都使我覺得獲益良多，亦讓學生真
正地對於作研究方面多了一層情溢乎辭的靈感與興趣，應該說是藝術吧!
我還要感謝葛世偉教授，葛老師不僅長期提供我研究室讓我作研究，在計劃
的研究上、在專業知識的解惑上，以及對學生關心上，皆讓我得到了莫大的幫助，
減少了學生研究路上的挫折。最重要的，葛老師還會常常請我們吃東西，常常很
吃虧地讓學生們ㄠ一些軟硬體設備等; 我要感謝林嘉宏教授，林教授非常關心
我，也教導我許多作研究的方法、如何當一個研究生，在專業上更是盡心盡力讓
我對於配電自動化以及基因演算法從一開始不懂到後來產生很大的興趣，使我受
益良多; 我要感謝葉增雄教授，雖然我跟葉教授比較少接觸，但是感覺得出來葉
教授對學生們很關心，尤其是對於我，他會鼓勵我向上求學，常常聽到他對我的
讚許，害我都很不好意思。葉教授上專題研討課時，給學生很大的發揮空間，也
給了學生很好的指導方向，使學生覺得學問原來可以這麼活。在有機會跟葉教授
聊天時，他都會告訴我未來不論是求學亦或就業的經驗方法，使得學生對未來充
滿期待 ; 我要感謝陳明堂教授，陳老師雖然看起來酷酷的，但內心卻很熱忱，時
v
常幫助我，給我關心，給我現在以及未來鼓勵，尤其在未來求學與生涯規劃上，
有著莫大的幫助; 我要感謝周宏亮教授，他讓我旁聽電力電子專論的課程，使我
在這個領域上收獲良多，而且周老師人很幽默，很好相處，一點壓力都沒有 ; 我
要感謝張國恩教授，他教導我許多電機機械的知識，使我不論在論文研究上還是
實習教學上，學習到很多 ; 我要感謝陳文平老師、吳建賢老師，梁泰銓老師，他
們是我平常聊天的對象，常常會教我待人處事的方法、作研究的方法，以及一些
行政處理上的幫助，使得我的研究過程順利許多，生活上也多采多姿。
最後，我要感謝我的家人們，沒有你們的支持、鼓勵與照顧，就不會有林子
喬，如果哪天我會有一點小小的成就，這份榮譽完全是屬於我們家人的。有你們
的支持與栽培，我會更努力地、更有勇氣地接受未來的挑戰。
vi
目 錄
中文摘要
---------------------------------------------------------------------------
i
ABSTRACT
---------------------------------------------------------------------------
ii
誌謝
---------------------------------------------------------------------------
iv
目錄
---------------------------------------------------------------------------
vii
表目錄
---------------------------------------------------------------------------
ix
圖目錄
---------------------------------------------------------------------------
xi
符號說明
---------------------------------------------------------------------------
xiv
第一章
緒論---------------------------------------------------------------------
1
1.1
研究動機與背景------------------------------------------------------
1
1.2
研究目標及方法------------------------------------------------------
3
1.3
相關研究概況---------------------------------------------------------
4
1.4
內容大綱---------------------------------------------------------------
8
測距電驛理論---------------------------------------------------------
9
2.1
基本概念---------------------------------------------------------------
9
2.2
具有方向辨識能力的測距電驛------------------------------------
10
2.3
測距電驛之保護有效範圍------------------------------------------
13
2.4
理論推演---------------------------------------------------------------
16
FPGA 應用在測距電驛的設計-------------------------------------
23
FPGA 基本觀念-------------------------------------------------------
23
第二章
第三章
3.1
vii
FPGA 硬體電路設計規則-------------------------------------------
26
Verilog 硬體描述語言------------------------------------------------
29
Verilog 語言的特性與傳統數位電路設計的優缺點比較-----
31
以 FPGA 進行距離偵測法則----------------------------------------
34
3.3.1
片段線性內差法------------------------------------------------------
35
3.3.2
以片段線性內差法求解故障位置---------------------------------
36
模擬系統設計---------------------------------------------------------
39
4.1
模擬系統設備---------------------------------------------------------
39
4.2
研究方法規劃---------------------------------------------------------
41
4.3
模擬軟體設計---------------------------------------------------------
43
模擬結果與分析------------------------------------------------------
53
MATLAB 模擬結果與分析-----------------------------------------
53
測距電驛敏感度分析結果------------------------------------------
79
FPGA 設計結果與分析----------------------------------------------
81
以 FPGA 設計測距電驛保護區間----------------------------------
88
結論與未來展望------------------------------------------------------
91
6.1
結論---------------------------------------------------------------------
91
6.2
未來展望---------------------------------------------------------------
93
參考文獻
---------------------------------------------------------------------------
95
附錄一
MATLAB 模擬測距電驛功能之數據-----------------------------
103
3.1.1
3.2
3.2.1
3.3
第四章
第五章
5.1
5.1.1
5.2
5.2.1
第六章
viii
表 目 錄
表 5.1
實例一故障接地電抗為 j0.02 pu 時距離和電驛端阻抗等關係------
55
表 5.2
實例一故障距離固定在 0%時，接地電抗變化對應電驛端參數-----
56
表 5.3
實例一故障距離固定在 10%時，接地電抗變化對應電驛端參數---
56
表 5.4
實例一故障距離固定在 20%時，接地電抗變化對應電驛端參數---
57
表 5.5
實例一故障距離固定在 30%時，接地電抗變化對應電驛端參數---
57
表 5.6
實例一故障距離固定在 40%時，接地電抗變化對應電驛端參數---
58
表 5.7
實例一故障距離固定在 50%時，接地電抗變化對應電驛端參數---
58
表 5.8
實例一故障距離固定在 60%時，接地電抗變化對應電驛端參數---
59
表 5.9
實例一故障距離固定在 70%時，接地電抗變化對應電驛端參數---
59
表 5.10
實例一故障距離固定在 80%時，接地電抗變化對應電驛端參數---
60
表 5.11
實例二之輸電網路參數-----------------------------------------------------
65
表 5.12
實例三之輸電網路參數-----------------------------------------------------
73
附表 1.1 實例二接地電抗為 j0.2 pu 時距離變化和電驛端阻抗等關係--------
102
附表 1.2 實例二故障距離固定在 0%時，接地電抗變化對應電驛端參數-----
103
附表 1.3 實例二故障距離固定在 5%時，接地電抗變化對應電驛端參數-----
103
附表 1.4 實例二故障距離固定在 10%時，接地電抗變化對應電驛端參數---
104
附表 1.5 實例二故障距離固定在 15%時，接地電抗變化對應電驛端參數---
104
附表 1.6 實例二故障距離固定在 20%時，接地電抗變化對應電驛端參數---
105
附表 1.7 實例二故障距離固定在 25%時，接地電抗變化對應電驛端參數---
105
ix
附表 1.8 實例二故障距離固定在 30%時，接地電抗變化對應電驛端參數---
106
附表 1.9 實例二故障距離固定在 35%時，接地電抗變化對應電驛端參數---
106
附表 1.10 實例二故障距離固定在 40%時，接地電抗變化對應電驛端參數---
107
附表 1.11 實例二故障距離固定在 45%時，接地電抗變化對應電驛端參數---
107
附表 1.12 實例二故障距離固定在 50%時，接地電抗變化對應電驛端參數---
108
附表 1.13 實例二故障距離固定在 55%時，接地電抗變化對應電驛端參數---
108
附表 1.14 實例二故障距離固定在 60%時，接地電抗變化對應電驛端參數---
109
附表 1.15 實例二故障距離固定在 65%時，接地電抗變化對應電驛端參數---
109
附表 1.16 實例二故障距離固定在 70%時，接地電抗變化對應電驛端參數---
110
附表 1.17 實例二故障距離固定在 75%時，接地電抗變化對應電驛端參數---
110
附表 1.18 實例二故障距離固定在 80%時，接地電抗變化對應電驛端參數---
111
附表 2.1 實例三故障距離固定在 0%時，接地電阻變化對應電驛端參數-----
112
附表 2.2 實例三故障距離固定在 10%時，接地電阻變化對應電驛端參數---
112
附表 2.3 實例三故障距離固定在 20%時，接地電阻變化對應電驛端參數---
113
附表 2.4 實例三故障距離固定在 30%時，接地電阻變化對應電驛端參數---
113
附表 2.5 實例三故障距離固定在 40%時，接地電阻變化對應電驛端參數---
114
附表 2.6 實例三故障距離固定在 50%時，接地電阻變化對應電驛端參數---
114
附表 2.7 實例三故障距離固定在 60%時，接地電阻變化對應電驛端參數---
115
附表 2.8 實例三故障距離固定在 70%時，接地電阻變化對應電驛端參數---
115
附表 2.9 實例三故障距離固定在 80%時，接地電阻變化對應電驛端參數---
116
x
圖 目 錄
圖 2.1
測距電驛之閉鎖及跳脫區--------------------------------------------------
10
圖 2.2
加入方向性電驛時的測距電驛--------------------------------------------
11
圖 2.3
修正式阻抗電驛(姆歐電驛)-----------------------------------------------
12
圖 2.4
輸電網路上的故障點與方向性電驛--------------------------------------
12
圖 2.5
電驛 B1 的三個保護區範圍-------------------------------------------------
14
圖 2.6
具有方向性限制測距電驛之三個保護區---------------------
15
圖 2.7
姆歐電驛之三個保護區-----------------------------------------------------
15
圖 2.8
兩匯流排之輸電系統單線圖-----------------------------------------------
17
圖 3.1
矩陣型結構 FPGA -----------------------------------------------------------
25
圖 3.2
列向量結構 FPGA -----------------------------------------------------------
25
圖 3.3
FPGA 硬體電路設計流程---------------------------------------------------
28
圖 3.4
片段線性內差法--------------------------------------------------------------
35
圖 3.5
故障發生時電驛阻抗和距離的變化關係--------------------------------
37
圖 4.1
使用 ISE 及 SpDE 軟體為設計平台之整體設計流程-------------------
42
圖 4.2
電力系統單線圖--------------------------------------------------------------
43
圖 4.3
以 MATLAB 模擬測距電驛性能------------------------------------------
45
圖 4.4
以 Verilog 設計數位式測距電驛流程-------------------------------------
47
圖 4.5
電驛阻抗敏感度分析研究流程--------------------------------------------
49
圖 4.6
將測距電驛保護區間置入 FPGA 流程-----------------------------------
52
xi
圖 5.1
實例一的輸電網路-----------------------------------------------------------
53
圖 5.2
實例一中故障距離與 Zm、ZL(1~3)的關係---------------------------------
60
圖 5.3
實例一中 Zm 與 ZL(1~3)的關係-----------------------------------------------
61
圖 5.4
實例一中距離、Zm、ZL(1~3)的 3D 關係立體圖-------------------------
61
圖 5.5
實例一中不同故障距離時 Zf 對於 Zm 的變化----------------------------
62
圖 5.6
實例一中，測距電驛的保護區間-----------------------------------------
63
圖 5.7
實例二之輸電網路-----------------------------------------------------------
64
圖 5.8
實例二中故障距離相對於 Zm、ZL(1~3)的變化---------------------------
66
圖 5.9
實例二中 Zm 相對於 ZL(1~3)的變化-----------------------------------------
66
圖 5.10
實例二中距離、Zm、ZL(1~3)三者的 3D 變化關係--------------------------
67
圖 5.11
實例二中在不同距離時 Zm 與 Zf 變化關係------------------------------
68
圖 5.12
實例二中在不同距離時 Rm 與 Zf 變化關係------------------------------
69
圖 5.13
實例二中在不同距離時 Xm 與 Zf 變化關係------------------------------
69
圖 5.14
實例二中在不同距離時 Xm 與 Rm 之變化關係--------------------------
70
圖 5.15
實例二中測距電驛的跳脫和閉鎖區--------------------------------------
71
圖 5.16
實例三之輸電網路-----------------------------------------------------------
72
圖 5.17
實例三中故障距離相對於 Zm、ZL(1~3)的變化---------------------------
74
圖 5.18
實例三中 Zm 相對於 ZL(1~3)的變化-----------------------------------------
74
圖 5.19
實例三中距離、Zm、ZL(1~3)的 3D 變化關係-----------------------------
75
圖 5.20
實例三中，在不同距離曲線時 Zm 與 Rf 的變化關係------------------
76
圖 5.21
實例三中在不同距離時 Rm 與 Rf 的變化關係---------------------------
76
圖 5.22
實例三中在不同距離時 Xm 與 Rf 的變化關係---------------------------
77
xii
圖 5.23
實例三中在不同距離時 Rm 與 Xm 之變化關係--------------------------
77
圖 5.24
改變 Rf 大小的測距電驛敏感度分析--------------------------------------
80
圖 5.25
改變 k 值大小的測距電驛敏感度分析------------------------------------
80
圖 5.26
以 5.1 節實例一模型為參考的 FPGA 設計結果------------------------
84
圖 5.27
以 5.1 節實例三模型為參考的 FPGA 設計結果------------------------
86
圖 5.28
以 FPGA 設計實例一的保護區間之測試結果--------------------------
89
圖 5.29
以 FPGA 設計實例三的保護區間之測試結果--------------------------
90
xiii
符 號 說 明
Zr
可調整的電驛跳脫臨界值設定，Ω
ImZ
阻抗 Z 的虛部，即電抗 jX，Ω
Re Z
阻抗 Z 的實部，即電阻 R，Ω
Z mho
姆歐電驛的阻抗值，Ω
Em
匯流排 M 端的發電機電壓，pu
En
匯流排 N 端的發電機電壓，pu
M,N
匯流排名稱
Zsm
發電機 Em 至母線 M 之間線路及變壓器阻抗總合，pu
Zsn
發電機 En 至母線 N 之間線路及變壓器阻抗總合，pu
Zlm
匯流排 M 至故障點 F 之間的阻抗值，pu
Zln
匯流排 N 至故障點 F 之間的阻抗值，pu
k
發電機電壓比例係數
Zf
故障阻抗值，pu
Vf
故障前故障點電壓，pu
If , I3
故障點之故障電流，pu
Zm
從電驛端看入的阻抗值，pu
Rm
從電驛端看入的電阻值，pu
Xm
從電驛端看入的電抗值，pu
ILD
故障前線路電流，pu
xiv
Im
從匯流排 M 端看入的總電流值，pu
In
從匯流排 N 端看入的總電流值，pu
Imf
故障發生時從匯流排 M 至故障點 F 之間的電流變動值，pu
Inf
故障發生時從匯流排 N 至故障點 F 之間的電流變動值，pu
Vm
從匯流排 M 端看入的總電壓值，pu
Vn
從匯流排 N 端看入的總電壓值，pu
Vmf
故障發生時匯流排 M 的電壓變動值，pu
Vnf
故障發生時匯流排 N 的電壓變動值，pu
D
兩匯流排之間的線路距離，Km
reach
電驛最大保護距離，Km
ZL(x~y)
匯流排 x 至匯流排 y 的線路阻抗，pu
B
電納，pu
^
平方
V1
故障後從電驛端看入系統的故障電壓，pu
V3
故障後故障點的故障電壓，pu
I1,IG1-1(F)
故障後通過電驛端的故障電流，pu
G1
編號 1 之發電機組
G2
編號 2 之發電機組
T1
編號 1 之變壓器
T2
編號 2 之變壓器
xv
第一章
緖論
1.1 研究動機與背景
在電力系統上許多裝置設備，常常需要達到時效性、準確性、穩定性、可擴
充性的功能。而近幾年來社會上整個的用電結構、用電特性不斷地在改變，傳統
上的電力設備，如保護電驛、監控系統、電力電子元件等幾乎無法滿足時效性、
穩定性等需求，因此漸漸地走向搭配微處理器來改良傳統式的電力設備，利用微
處理器的電子特性，以及加在微處理上的人工思考而成的微電腦，來因應現今對
於電力設備的功能需求。保護電驛就是最好的例子。不管是輸電網路，亦或配網
路中要如何達到較可靠的保護協調[5]，除了斷路器會不會誤動作外，各類型的保
護電驛就扮了很重要的角色。
以測距電驛來講，測距電驛大部份都被應用在輸電網路的保護上，其功能就
是利用電驛所量測到的阻抗值來判斷是否發生故障，及以測距電驛的保護區間遠
近來考慮前衛保護及後衛保護[6][20]。然而傳統機械式的電驛，由於沒有加入人工
智慧以及其機械結構的延時特性，往往會照成電驛動作速度過慢，亦或沒有正確
地偵測到故障、或誤動作，即使偵測到故障也無得知近似的故障地點等等，導致
無法在輸電網上達到很好的可靠性[21]。因此數位式測距電驛的設計與分析，已成
為目前在電力系統領域上很熱門的研究話題[22,...,25]。
1
近年來政府一直積極地推展所謂的「矽島計畫」，使得與電子產品相關的產
業與技術不斷地在提昇。從各科系領域的學術研究，譬如機械製程設備、電力/控
制相關周邊設備、化學程序控制、電子商務、建築土木工程、醫學工程、生物科
技、航太技術等，乃至日常生活用品，已漸漸脫離不了與微電腦晶片的關係
[26,27,28]。這種走向高科技的趨勢，未來勢必將影響全球人類的生活形態。
這股研究半導體晶片設計與應用的風潮，不斷在各個國家的民間、政府大力
推展之下，於是產生了「系統晶片」(System On Chip, SOC)這個名詞、觀念與龐大
的研究、應用範疇。所謂的 SOC 概念就是將 CPU、記憶體及輸出／輸入單元，乃
至於作業系統，共同做在一顆 IC 上的微控制器[1]。包括了最近流行的奈米技術、
無線通信等，也都是跟著這股潮流在走。因為以 SOC 的設計觀念可以有以下幾種
優點：1．可以將微處理器由原來簡單功能升級到整合通信、控制，和一些智慧型
的運算，像是類神經網路、基因演算法，模糊控制等[29,30]。2．由於將想要的邏
輯功能都整合到一個晶片上，所以可以降低設計/生產成本和減少產品複雜度
[31,32]。3．增加系統可靠度、穩定度和可利用性。4．提高資料處理速度[33]。5．
因其有彈性的設計(IP core 功能)，使得可以減少產品供應至市場的時間[29]。6．
減少產品的體積[34]。而所謂的 IP core 是一種事先定義、曾經驗證、可以重複使
用的功能組塊，如果將 IC 設計比喻為堆積木，那麼 IP 就是各種造型的積木。因此，
IP 亦可解釋為功能元件組塊，即 IC 設計業者可運用功能元件資料庫中的 IP，做適
當的組合而成為一顆 IC[2]。而 IEEE 對於 SOC 的設計與測試也作了相當的規範，
如 IEEE P1500 規範[3]，以及 TAM 傳輸規範[4]。
2
1.2 研究目標及方法
由 1.1 節的論述可知，本論文主要研究目的是要加強測距電驛動作的速度、偵
測故障與否的正確性，以及著重在偵測近似的故障地點功能上面 ; 並加入系統晶
片中 IP Core 設計的概念[2]，完成具有速度快、彈性的功能設計、可偵測故障地點
的數位式測距電驛之設計與模擬分析。
最主要的研究方法如以下所示：
1．了解測距電驛的動作原理與優缺點，並分析如何應用與改進電驛本身的功
能[20]。
2．使用 MATLAB 軟體模擬分析幾種輸電線網路模型在故障前的電力潮流。
3．使用 MATLAB 分析輸電網路發生故障後的電力潮流。
4．分析在幾種不同輸電線模型下，當故障發生時的故障距離、電驛端阻抗，
以及從電驛端至故障點間的線路阻抗彼此之間的關係。
5．從故障點的分析，建立在不同輸電網路下測距電驛的跳脫以及閉鎖區域。
6．從測距電驛在不同故障點、不同接地阻抗量測到的電驛端阻抗值中，規劃
出電驛的保謢區間。
7．推導電驛阻抗公式、距離偵測法則，以及測距電驛敏感度分析。
8．將 1~6 點的分析結果與功能，以 Verilog 語言設計出數位式測距電驛的矽
智產(IP core)，最後下戴至 FPGA 的 SOC 晶片。
9．利用單晶片強而有力的計算能力及信號處理能力，驗証數位式測距電驛的
功能，並與傳統測距電驛作功能上的比較。
3
10．為因應彈性的設計以符合 SOC 的概念，只要輕易地修改 IP core，再重新
下戴至晶片[29]，就可隨意變動及加強數位式測距電驛的功能，並且可將
其他電驛的功能，如過電流電驛等整合至晶片中，使得一顆晶片變成多
功能的保護電驛，而成為一顆在保護領域上的系統晶片。
1.3 相關研究概況
自從輸電網路的保護被討論開始，各類型電驛裝置與保護協調的研究就源源
不絕[35,…,38]。Chul-Hwan Kim.等人介紹了使用 EMTP 軟體來建立輸電線網路的
模型及完成測距電驛的演算法[7]。這一項技術是以整合電力系統及保護系統的模
型在同一個程式模組中為基礎。作者利用 EMTP 軟體來模擬電力系統最主要的目
的，就是要增加一般研究生、一般工程師，與大四的學生對測距電驛動作基本觀
念的了解。此論文以單線接地故障與線間故障為主軸，分別討論在變動的故障地
點與故障角下，測距電驛各電壓、電流、相角、阻抗值的變化情形。使用 EMTP
後的一個重要結論就是，証明了如果使用數位式保護電驛演算法時，電力系統與
保護系統模型的特性就必須同時被考慮。
曾國雄等人介紹了五種負載模型對於測距電驛動作的影響[8]。其最主要討論
針對系統結構受到突然的改變而造成系統搖擺時，各負載模型是否會使測距電驛
誤動作 ; 及系統發生電力搖擺時配合失步閉鎖電驛之閉鎖時間分析，模擬失步閉
鎖電驛所受的影響，以作為制定保護電驛規格設定的依據。此篇論文利用線路阻
抗值制定各個保護電驛之保護區間，藉由 729 大停電事故模擬分析電力搖擺的問
4
題及閉鎖時間的判定。結果顯示，若負載有較多的感應馬達時，對系統的電壓、
電流、頻率變動量具有極大的影響，干擾也較大。此方法雖然加強電驛動作的穩
定度與可靠度，但卻無法改善電驛動作的速度，以及偵測故障所在位置。
Y L Li 等人提出使用類神經網路(ANN-BASED)的測距電驛在輸電線的故障
偵測上[9]。此篇論文提到作者計畫使用類神經網路的訓練與模擬一定比例之故障
發生情況(包含故障接地電阻)，來找到故障發生的位置的一演算法。作者內容說明
此法因能找到預設的故障位置，的確較傳統上的電驛功能強大。但作者並沒有証
明此法在速度處理上的能力。
Tarlochan S. Sidhu 等人提出一個具有效率來增進測距電驛性能的演算法，稱
為適應性測距電驛技術[10]。作者並在輸電網路上完成電驛的設計及測試。在這顆
電驛內作者設計一故障偵測器(Fault Detector)來偵測立即到有初始故障的發生，並
使用不同長度的 LES 濾波器來計算電壓、電流及相角。為了証明此電驛的性能，
作者測試了不同的故障因素，如不同故障地點、不同發電機等級、不同故障電阻
等 。 實 驗 結 果 証 明 此 電 驛 動 作 時 間 在 8.33ms-13.33ms 間 ， 比 傳 統 的 在
13.33ms-20.83ms 間要快許多。但其方法通常必須有一些假設條件的限制，因此也
有相當多學者提出適應性測距電驛技術的改良方式。
Mattias Jonsson 等人探討了測距電驛後衛保護上(Zone 3)電壓穩定度的問題
[11]。作者並利用一適應性的電驛演算法來預防當電壓不穩定時電驛的後衛保護
(Zone 3)有誤動作的情形發生。作者以一具有 15 條母線(bus)的瑞典輸電系統作為
5
後衛保護模擬的模型，從 1985 年研究至 1998 年。調查顯示在電壓不穩定期間，
電驛對於全黑啟動及復電系統有不同的後衛保護情況。而模擬顯示作者所提出的
測距電驛適應演算法，因為電壓不穩定之各種情況已都被考慮到，所以可以減少
系統崩潰的情形。
為了解決電驛傳統機械式功能的缺點，因此對於以微處理器為基礎之數位式
電驛的相關研究，已成為在保護系統上很熱門的話題。Zhang Guiqing 等人，提出
了使用 IP core 的方式，將各電驛所需的各種功能做成 IP core，最後再合成為一顆
具有 SOC 概念的數位式電驛[12]。本篇論文主要的工作就是要定義和完成在保護
電驛上每個 IP cores 功能的概念，包括有：1．資料擷取(acquisition)控制區塊
(block)。2．資料處理(processing)區域。3．對於保護(protection)的演算(algorithm)
區塊。4．資料分配(distribution)和程序管理(procedure management)區塊。5．電腦
介面(computer interface)或稱通訊功能區塊(communication block)。而作者提出的研
究步驟包括：1．首先要分析系統需求。2．劃分主要功能在幾個 IP cores 上。3．
設計和整合全部的 IP cores 區塊來完成系統晶片之數位式電驛設計。在這裡作者
們將實驗完成在輸電線路上的如絕緣(insulation)測試、擾動(disturbance)測試，及氣
候(climatic)測試等結果來証明他們的 SOC 設計。這篇論文主要的貢獻就是邏輯地
分配數位式電驛內所有區塊的功能及介面，並將其區塊以 IP cores 來完成設計。但
是作者並沒有展示任何在 SOC 設計上的實作過程，及輸電線路測試的實驗數據。
要真正設計 IP core 還要牽涉很多 IC 設計的技術，作者並無談及這方面技術的問
題。如各個 IP cores 的整合的問題，程度上面就不容易。因此作者又提了一篇專論
在資料擷取和資料處理 IP Core 的設計[13]。
6
M.Claus 等人提出了數位式測距電驛的設計方法與其行為的特性[14]。包含使
用數位式較傳統式的好處、數位式電驛設計所會遇到的困難與衝擊、如何製造一
個高性能的數位式測距電驛、提出一適應性的演算法、每個保護區(Zone)的運作特
性與其以電阻-電抗為座標所表現出的形狀、故障型式的選擇、模擬與運作的經驗
等等，這些都是提供給想要研究數位式測距電驛的人，一個很好的使用手冊。
Y. Q. Xia 等人提出用在獨立式數位測距電驛保護的一適應性的演算法[15]。本
篇論文作者除了提倡的適應法則，最重要的就是如何設計成數位式的測距電驛。
並且以模擬的方式驗証了輸電網路模型在不同故障距離、不同故障地點的參數
下，繪出此電驛端量測到的電阻、電抗值，並找出電驛保護區間。作者最大的貢
獻就是使用他的適應性演算法來改進電驛在不同故障電阻和故障距離時動作的精
確度，以及配合微處理機的運算能力與速度，來加快電驛動作的速度。其它像論
文[16][17][39][40]也都有發表相關的文章。
基於以上的分析與討論，本論文以文獻 8、文獻 12、文獻 14、文獻 15 為研究
的參考基準，設計及模擬一具有速度快、加入 IP core 觀念、精準度高的數位式電
驛，並參考文獻 9 的方式，將類神經網路改用較簡易的演算法，並且規劃較細緻
的故障距離區域，以加強偵測故障發生地點的準確性。以文獻 14 來參考對於設計
一數位式電驛所需考量的因素與限制。以文獻 12 來參考用 FPGA 設計何種功能的
矽智產(IP Core)，以及設計上的整體流程與方法，以提昇電驛之動作速度。以文獻
15 參考如何找出測距電驛的保護區間。最後模擬與測試電驛的功能，在不斷的實
驗與修正下，完成具有偵測故障區域的數位式測距電驛。
7
1.4 內容大綱
本文共分為六章。第一章為緒論。第二章為測距電驛理論，一開始先簡介了
測距電驛基本動作原理、種類與保護範圍等觀念，再來就是參考文獻 15 自行推導
當故障發生時測距電驛的阻抗值公式。
第三章為 FPGA 用在測距電驛的方法。首先介紹了 FPGA 的結構、設計規則、
優缺點等 IC 設計基礎。再來介紹合成、驗証、佈局、繞線等專有名詞，以及正確
設計 FPGA 晶片、使其能正常工作的流程。接著簡介本文使用的硬體描述語言
Verilog 之基本觀念、正確的描述硬體流程，及與傳統人工畫圖設計(Full Customize
Design)優缺點比較。最後本文推演了偵測故障近似位置的公式，以便將來描述成
電路後放入 FPGA 內，使得 FPGA 變成一顆可以偵測故障地點的數位式測距電驛。
第四章為實作過程。主要先介紹了本文在模擬上所需使用的軟硬體設備與其
特性。再來規劃了本文所應該要實作的項目與內容 ; 接著介紹使用 MATLAB 模
擬測距電驛性能以及使用 FPGA 設計測距電驛時本文所需要的程式設計流程。
第五章為模擬結果與分析。主要驗証 FPGA 的性能，以及使用 MATLAB 模擬
故障發生時電驛參數的變化情況，藉以了解不同輸電網路參數下電驛的保護區間。
第六章為結論。最主要是綜合本文的研究結果與探討貢獻，並提出未來的研
究方向與展望。
8
第二章
測距電驛理論
2.1 基本概念
測 距 電 驛 在 電 驛 中 的 編 號 為 21(Device No 21) 。 所 謂 測 距 電 驛 (Distance
Relay)，係一種利用線路上之電壓/電流比值作為動作基礎的電驛，其亦可稱作阻
抗(Impedance)電驛或比率(Ratio)電驛。當故障發生時，由於故障電流遽增，且故障
導致各匯流排(bus)電壓遽降，所以此時故障電壓/電流比值小於電驛設定的跳脫
值，導致電驛動作而使斷路器跳脫。測距電驛很普遍地使用在輸電線路的保護上，
且其電路電壓通常高於 34.5 KV[41]。
一般測距電驛之閉鎖區及跳脫區如圖 2.1 所示，圖中阻抗 Z 係指在電驛位置之
電壓/電流的比值。而電驛設定值 Zr，係 R-X 平面上，用以說明阻抗電驛跳脫及閉
鎖邊界之阻抗圓圖所必須通過之重要點，也就是說 Zr 係一可調整的電驛跳脫臨界
值設定。當| Z | < | Zr |，則電驛跳脫。利用阻抗圓圖可以說明閉鎖區及跳脫區範圍。
該範圍通過圓點 Z0 。而圖中並顯示出阻抗電驛之線路阻抗軌跡(line impedance
locus)，其以一直線繪出。該軌跡係由正序線路阻抗構成(電感性成份居多)，其乃
介於電驛及沿線不同點之間線段的阻抗。
9
X=ImZ
Zr
跳脫區
Z
閉鎖區
正常運轉
R=ReZ
Z0
圖 2.1 測距電驛之閉鎖及跳脫區
2.2 具有方向辨識能力的測距電驛
一般測距電驛並沒有具方向辨識的能力，也就是說故障電流不論從電驛左端
或右端通過，皆會被電驛當成動作與否的有效判斷條件。所以圖 2.1 所示的阻抗跳
脫區間在 R-X 平面上會有四個象限。
有兩種方式可以將阻抗電驛提昇為具有辨識方向的能力，如圖 2.2 及圖 2.3 所
示。於圖 2.2，測距電驛可藉著串聯一方向性電驛(Directional Rely)使其擁有限制方
向之能力。其中 P1 點和 P2 點為在網路上不同的故障地點(參考圖 2.4)，此時電驛所
偵測到的阻抗值為 ZP1 及 ZP2。由圖 2.4 可知，當故障發生在 P1 點時，若在電驛 B1
上加入方向性電驛，且自匯流排 1 至匯流排 2 的方向設定為正方向，則自 B1 電驛
看到故障處的阻抗值為正值；反之，當故障發生在 P2 點時，對於 B1 電驛而言，從
電驛端看到故障處的阻抗值則為負值[42]。而 ZL 為在線路上所偵測到具有高功因
(電抗值很小)的負載。對於偵測到具有高功因的阻抗值，一般認為並非有故障發生
(因為故障發生時的功因都很低)，所以通常的選擇是不讓電驛跳脫。因此必須將測
10
距電驛的跳脫區域縮小(即是將跳脫阻抗圓圈減小)，目的就在於使電驛靈敏度變
小，或者是說使電驛的選擇性變高。至於跳脫區域要減小到何種程度，則得視實
際輸電線路上所能夠承受的電流大小而定。若是要讓電驛的選擇性變高且又具方
向辨識的能力，一般採用的是如圖 2.3 所示的姆歐電驛(Mho Relay)。
X=ImZ
Zr
跳脫區間
閉鎖區
正常運轉
P1
ZL
R=ReZ
P2
圖 2.2 加入方向性電驛時的測距電驛
姆歐(Mho)電驛的設計原理即是將阻抗圓心自其原點偏移一些，即可獲得經過
改良之阻抗電驛，亦可稱作修正式阻抗電驛。要注意的是，修正式阻抗電驛在設
計時其阻抗圓半徑，與具有方向限制之阻抗電驛相較約等於後者之二分之一，但
並非是一定標準，還得視線路額定電流大小決定。
Z mho =
1
× Z 方向性電驛
2
(2.1)
正如前述，修正式阻抗電驛具有一項優點，即對於那些高功因負載具有較佳
之選擇性。例如，具有高功因的負載 ZL 一般並非真正有故障發生，其位於圖 2.3
11
之跳脫區以外，但卻位於圖 2.2 之跳脫區以內。
X=ImZ
Zr
跳脫區間
閉鎖區
正常運轉
P1
ZL
R=ReZ
P2
圖 2.3 修正式阻抗電驛(姆歐電驛)
由圖 2.2 及圖 2.3 可知，使用上述其中之一的方法便可使得測距電驛具有電流
方向選擇的能力。不論使用哪一種方法，可以看到的結果是在 P1 點發生故障時電
驛會動作而跳脫，但在 P2 點發生故障時電驛將閉鎖不會動作。也就是說可以把電
驛設定成在 R-X 平面上，若故障發生在第一、二象限則電驛動作，在第三甚至於
第四象限則沒有反應。這種測距電驛跳脫區間的設定，可以依需求自由選擇[42]。
G1
T1
G2
B1
Distance Relay
Z12
CT, PT
T2
P1
Bus 1
Bus 2
P2
Z23
Z13
Bus 3
圖 2.4 輸電網路上的故障點與方向性電驛
12
2.3 測距電驛之保護有效範圍
使用測距電驛最主要的好處是它可以回應系統的阻抗來代替量測電流的振
幅，這樣比過電流電驛單獨利用電流來判斷故障與否的靈敏度還高，且保護協調[5]
的可靠度也因此提高，尤其對於幅射狀的系統而言。測距電驛之有效範圍(Reach)
意指電驛沿線可以偵測出故障之最遠距離。例如，所謂 80%之有效範圍，意即電
驛可以偵測出自該電驛至 80%線路長度內所發生之任何故障(包括三相直接接
地)。「測距」電驛即因此得名。
測距電驛和其它種類電驛一樣具有前衛保護和後衛保護的功能[6]。一般測距
電驛有三個保護區(Zone)，圖 2.5 中顯示出電驛 B1 之三個保護區範圍。前衛保護(第
一保護區，Zone 1)典型有效範圍設定在 80%距離，並且屬於瞬時動作型，如此可
以提供線路 1-2 之一次保護；第二保護區(Zone 2)電驛則設定約為 120%之有效距離
(稍為超出匯流排 2 一段距離)，典型的時間延遲約為 0.2~0.3 秒，其作用是提供發
生於線路 1-2 故障的後衛保護，並且提供在保護區 2 發生於遠處線路 2-3 或 2-4 之
後衛保護；電驛 B1 的第三保護區(Zone 3)之典型有效範圍設定方式，通常使其超出
匯流排 3 及 4 的距離，如此可以提供毗鄰線之遠方後衛保護。因此，保護區 3 有
效範圍設定等於 100%(對於線路 1-2)、以及 120%(對於線路 2-3)，何者距離較遠則
對應的時間延遲較長(一般值約為 1 秒)。
以上對於電驛 B1 保護區範圍大小的設定並沒有一定的標準，得視實際網路需
求情況而定。但可以肯定的是，三個保護區域範圍大小的設定，必須依照電驛和
13
故障點間的距離、電驛動作的速度、前衛/後衛保護的協調[19]原則來決定。譬如
在圖 2.5 中，若於線路 2-3 之間發生故障，一定是希望電驛 B2 先立即跳脫而非電
驛 B1 跳脫，若電驛 B2 跳脫失敗，經一段時間延遲後則引起保護區 2 之電驛 B1 跳
脫。由此可知，靠近匯流排 2 地方發生故障時，不論是線路 1-2 或線路 2-3，都應
該先由電驛 B2 動作，因此不可以設定電驛 B1 的保護區 1 大小為 100%，如此可以
避免在靠近匯流排 2 處之線路 2-3 發生故障時造成電驛 B1 瞬時動作，而使得電驛
B1 和電驛 B2 的不協調以及故障區域的擴大。
3區
B1
2區
Distance Relay
1區
Bus 4
Bus 2
故障點
故障點
Bus 1
B2
B4
Bus 3
B3
圖 2.5
電驛 B1 的三個保護區範圍
2.2 節中兩種型式之三保護區方向性阻抗電驛，典型的閉鎖及跳脫區域阻抗圖
14
如圖 2.6 及圖 2.7 所示。其中 Zr1、Zr2、Zr3 分別代表電驛保護區 1~3 的跳脫阻抗臨
界值。
X
Z r3
Zr2
Z r1
2區
3區
1區
R
圖2.6 具有方向性限制測距電驛之三保護區
X
Zr3
Z r2
3區
Z r1
2區
1區
R
圖 2.7 姆歐電驛之三保護區
15
2.4 理論推演
測距電驛又稱阻抗電驛，其就是以電驛端所量測到阻抗來判定故障與否或者
是故障距離的偵測。因此對於電驛上阻抗值的推演就極為重要[43,44]，其直接影響
到本論文所探討偵測故障區間的一重要基礎。
假設有一個兩匯流排(Two Bus)的輸電系統單線圖，如圖 2.8 所示[15]。其中參
數名稱說明如下：
ILD
Bus M
Zlm
Em
Zsm
Im
Bus N
F
Zln
En
Zsn
Rf
In
If
Distance Relay
圖 2.8 兩匯流排之輸電系統單線圖
Em：在匯流排 M 端的發電機。
En：在匯流排 N 端的發電機。
M,N：匯流排名稱。
Zsm：發電機 Em 至匯流排 M 之間線路及變壓器阻抗總合。
Zsn：發電機 En 至匯流排 N 之間線路及變壓器阻抗總合。
Zlm：匯流排 M 至故障點 F 之間的阻抗值。
16
Zln：匯流排 N 至故障點 F 之間的阻抗值。
Rf：故障接地電阻值。
F：故障點。
If：故障電流。
Zm：從電驛端看入的阻抗。
ILD：故障前線路電流。
Im：從匯流排 M 端看入的總電流值。
In：從匯流排 N 端看入的總電流值。
Imf：故障發生時從匯流排 M 至故障點 F 之間的電流變動值。
Inf：故障發生時從匯流排 N 至故障點 F 之間的電流變動值。
本論文假設測距電驛裝設在匯流排 M 端。而從 M 端(電驛端)看入的阻抗 Zm
值為：
Z
=
m
Vm
Im
(2.2)
其中 Vm 為電驛端看入的電壓。而當故障發生後，Vm 的值如下所示：
Vm = Im × Z
lm
+ (Im + In) × R
f
(2.3)
其中
I
f
= (I
m
+ I
17
n
)
(2.4)
將(2.3)式代入(2.2)式得
Z
m
= Z
Im + In
× R
Im
+
lm
f
(2.5)
因此得到故障發生時從電驛端看入的阻抗 Zm。
若再定義：
Z 1 = Z sm + Z lm
Z
2
= Z
sn
+ Z ln
Em = k * En
(2.6)
(2.7)
(2.8)
其中 k 為發電機電壓 Em 和 En 之間的比例常數(一般發電機組的電壓值介於 18~22
KV 之間，因此常數 k 值不可以設定太大，以免不合常理)
而故障前線路電流 ILD 為：
I LD =
Em − En
(1 − k ) E m
=
Z1 + Z2
Z1 + Z2
(2.9)
所以故障前電壓 Vf 為
V
f
= E
m
− ( I LD × Z 1 )
18
(2.10)
在對稱故障發生時，故障電流 If 就會等於[6]：
I
f
V f
Z3 + R
=
(2.11)
f
其中
Z
=
3
Z1 × Z
Z1 + Z
2
(2.12)
2
定義：
W
=
1
W
2
Z
=
Z
1
1
Z
+
2
Z
2
Z 1
+ Z
2
(2.13)
(2.14)
所以故障發生時，線路上的電流變動量為：
I
mf
= W
1
×
I
f
(2.15)
I
nf
= W
2
× I
f
(2.16)
因此當故障發生後 Im、In 的值為
I m = I LD + I mf
19
(2.17)
I n = I nf − I LD
(2.18)
整理以上各式如下：
將(2.4)、(2.17)代入(2.5)得：
Z
= Z
m
lm
+
I f
+ I mf
I LD
× R
(2.19)
f
或者整理(2.3)、(2.4)、(2.6)~(2.18)，而後代入(2.2)式可得：
Z
m
=
I × Z lm + I f × R
Vm
= m
Im
I LD + I mf
=
( I LD + I mf ) Z
I LD + I mf
= Z
= Z
lm
lm
V f
分母提出
Z3 + R
+
lm
+
I
f
I LD
(2.20)
f
× R f
+ I mf
I f × R f
(1 − k ) × E m
+ W1 × I
Z1 + Z2
f
V f
× R f
Z3 + R f
+
V f
(1 − k ) × E m
+ W1 ×
Z1 + Z2
Z3 + R
得：
f
20
f
Z
m
= Z
lm
+
R f
(1 − k ) × E m × ( Z 3 + R
(Z1 + Z 2) × V f
f
)
+ W1
(2.21)
從 (2.10) 知
V
f
= E
m
− ( I LD × Z 1 )
從 (2.9) 知
I LD =
Em − En
(1 − k ) E m
=
Z1 + Z2
Z1 + Z2
將(2.9)式及(2.10)式一起代入(2.21)式得：
Z
m
= Z
lm
+
(Z1
R f
(1 − k ) × E m × ( Z 3 + R f )
+ W1
(1 − k ) × E m
+ Z 2) × [Em − (
× Z 1 )]
Z1 + Z2
化簡之，可以得到
Z
m
= Z
lm
+
R f
(1 − k ) × ( Z 3 + R
k × Z1 + Z2
21
f
)
+ W1
(2.22)
令
R f
(1 − k ) × ( Z 3 + R
k × Z1 + Z2
∴ Z
m
f
)
= Z
+ W1
lm
+ ∆ Z
=
△Zm
m
(2.23)
其中△Zm 為故障發生時，電驛端阻抗的變動量。其直接影響電驛端阻抗偵測
的靈敏度與誤差值。譬如直接接地故障時，Rf=0，則 Zm=Zlm。而在不同△Zm 情況
下，Zm 計算值的變動量，將受到很大的影響。所以在△Zm 中的參數變動，將可作
為電驛敏感度分析的一個重點。此部份將在 5.3 節詳細分析。
因此(2.5)式、(2.19)式，以及(2.22)式等，皆是在求得輸電線路上當有故障發生
時，從電驛端看入阻抗值的公式。可依不同的已知參數選擇適當的公式。其中(2.22)
的推導意義是代表在已知故障距離發生故障時，可以不需事先得知網路上任何電
壓或電流參數，而是直接從線路上的阻抗得到電驛端阻抗值。並且可以了解當故
障發生時線路阻抗變化對於電驛端阻抗的敏感度影響。
22
第三章 FPGA 應用在測距電驛的設計
3.1 FPGA 基本觀念
FPGA 全名為 Field Programmable Gate Array，中文翻譯作「現場可程式化閘陣
列」亦或「場式可程式閘陣列」。其為 IC 產品的一種，能讓使用者很容易地設計
/製作自己所需要的系統(如自行規劃 IC 的接腳功能)，亦可自行在 FPGA 內設計各
種不同 IP Core 的功能[12]，幫助客戶終端產品快速上市。在架構上，有較高的密
度，高容量，耗電功率低，邏輯閘數範圍大(64~數萬個邏輯閘)，暫存器多，腳位
數多等特性(FPGA 主要適用於網路產品，如集線器（hub）、路由器（router）等
網路設備及電子商務相關的設備)。FPGA 主要供應商有 Xilinx、Actel、Cyclone、
Lattice、Lucent、QuickLogic 與 Motorola，其中以 Xilinx 的市場佔有率最大，為最
大的供應商。
FPGA 元件的可規劃連接結構大致有下列三種：
1．靜態隨機存取記憶體(Static RAM,SRAM)
SRAM 的基本結構為一個雙穩態電路，在被規劃(寫入)資料之後，它即維
持在該狀態上直到電源被中斷或寫入另外的值為止。
2．電子抹除式可規劃唯讀記憶體(EEPROM，Electric Erasable Programmable Read
Only Memory)
23
EEPROM 的連接結構為浮動閘極電晶體，可經由適當的電壓來規劃(燒錄)
它為 1 或 0。EEPROM 在一般業界中，習慣稱它為 Double E PROM。
3．反熔絲(Anti Fuse)
反熔絲又稱為 PLICE( Programmable Low Impedance Circuit Element )是一
種在正常情況下為高阻抗(大於 100 Mega Ω)的材料，但在加入適當的規劃電壓
之後，它即永遠地改變為低電阻結構(介於 200 到 500Ω 之間)。由於它的動作
與一般使用 PLD 中的熔絲正常情況下為低電阻狀態、在加入規劃電流之後將被
燒斷而成為高電阻狀態的情況恰好相反，因此被稱之為反熔絲。
而基本的 FPGA 結構依其可規劃邏輯模組電路在晶片上的排列方式可分為下
列兩大種結構[18]：
1．矩陣型結構
在這種元件之中，所有可規劃邏輯模組排列成一個二維矩陣，因此稱之
為矩陣型結構。兩個邏輯模組之間的區域則留予連接線使用，稱之為「水平繞
線道」(Horizontal Routing Channel)與「垂直繞線道」(Vertical Routing Channel)。
Xilinx 及 QuickLogic 公司的 FPGA 產品均是屬於這一型的結構。其結構如圖 3.1
所示。
24
水平繞線通道
垂
直
繞
線
通
道
圖 3.1 矩陣型結構 FPGA
2．列向量型結構
在這種元件中所有可規劃邏輯模組緊密地排列成一列一列的方式，列與列
之間的區域則為「連接線規劃區」，即為「繞線通道」(Routing Channel)。Actel
公司的 FPGA 產品是屬於這一型的結構，如圖 3.2 所示。
圖 3.2 列向量結構 FPGA
25
3.1.1 FPGA 硬體電路設計規則
對於設計 FPGA 晶片而言，必須遵照一定的規則，才能順利完成晶片的功能
[45]。其設計流程大致上可如圖 3.3 所示，其中沒有陰影的部份代表設計的層次，
而有陰影的部份則代表設計過程中處理的程序。以下就幾項重要的步驟分別說明：
1．電路設計/規劃/編譯：
這是設計電路一開始也是最重要的步驟。IC 設計者可以使用電晶體電路繪
圖法、邏輯閘組合繪圖法、暫存器轉換層級描述法；或使用硬體描述語言，如
Verilog 語言、VHDL 語言等來描述電路，使得晶片達到所需的功能。其中因本
論文使用 Verilog 語言撰寫測距電驛功能，因此將在下一節中對 Verilog 語言有
所介紹。
2．電路的合成(Circuit Synthesis )：
這個步驟是要將我們所設計的電路(不論是使用電晶體繪圖、邏輯電路繪
圖、程式語言撰寫)，利用 FPGA 內存在的邏輯閘陣列，以邏輯閘接線的方式，
組合成各種我們所需的電路功能[46,47]。但並非所有以硬體描述語言所描述出
的電路功能都可以使用邏輯閘來合成，必須注意可合成與否的相關規定[18]。
3．模擬：
使用時序圖模擬軟體來模擬所設計的電路是否符所需的功能，如不符
合，則必須回第 1 步驟重新修改電路。
26
4．佈局(Placement)與繞線(Routing)驗証：
這個步驟是對 FPGA 的硬體接腳做定義(輸入/輸出接腳)及使用軟體驗証
邏輯閘間的繞線是否符合電路的合成規則。最後就可產生 FPGA 晶片內功能設
計的佈線圖(Layout)，此時已完成晶片功能的雛形。
5．燒入/下載(Program/Download)：
將設計的電路(或 IP Core)實際下載至 FPGA 上，完成硬體電路。
6．測試：
將 FPGA 晶片搭配所需的周邊設備實際測試是否符合功能。如不如預期
或想修改功能，則必須回至第 1 步驟。
27
B
開
始
設計需求規劃
版面配置與繞線
電路設計描述
佈線驗証
語法驗証與測試
符合實際電路?
否
語法正確?
否
是
是
下載/燒錄
邏輯合成及驗証
配合周邊電路測
試
電路可合成?
否
是
符合需求?
功能模擬
否
是
功能符合?
結
否
是
B
圖 3.3 FPGA 硬體電路設計流程
28
束
3.2 Verilog 硬體描述語言
目前對於 FPGA 電路規劃設計，以及 IP Core(矽智產)設計[2]的「硬體描述語
言」最主要有兩大主流：1．Verilog HDL、2．VHDL 程式語言。因為本論文使用
Verilog 語言在 FPGA 上設計數位式測距電驛的功能，因此底下就 Verilog 硬體語言
的設計概念作個描述。
Verilog 語言是一種一般性的硬體描述語言，它的語法與 C 語言相似、易學易
用，而且能夠允許在同一個模組中有不同層次的表示法共同存在，設計者可以在
同一個模組中混合使用：電晶體層次(Transistor Model)、邏輯閘層次模型(Gate Level
Model)、暫存器轉移層次(Register Transfer Level)，以及行為模型層次(Behavioral
Model)等四種不同層次的表示法來描述所設計的電路。這四大層次是指 Verilog 用
以描述電路功能或是電路架構的四種表示法。因此對於一個模組其內部的描述在
Verilog 中有四種不同的層次，設計的人可以依據不同的需要而使用不同的層次來
描述模組的功能或內部電路。
因為一個模組外部所表現出來的功能不受內部描述所用層次的影響，也就是
說對於一整個電路而言，每個模組內部的詳細構造是隱密無法得知的。因此對於
模組內部所使用的描述層次我們可以任意的改變使用層次而不會影響到整個電
路。以下概述這四個層次：
1．電晶體層次(Transistor Level Model)或低階交換層次(Switch Level Model)
29
這個層次是 Verilog 語言中最低階的層次，電路是由開關與儲存點所組
成。使用這個層次設計的工程師必須要知道電晶體的元件特性。
2．邏輯閘層次模型(Gate Level Model)
在這個層次中，模組是由最基本的邏輯閘連接而形成的。在這一層次的
設計工作就好像以前用描繪邏輯閘來設計線路一樣。在電路面積要求的情況
下，可以先將所需的電路化簡，再使用現有的邏輯閘元件湊出所需要的電路。
3．暫存器轉移層次模型(Register Transfer Level Model)或資料處理模型(Data Flow
Model)
在這個層次中我們必須要指明資料處理的方式，設計電路的重點在於說
明資料如何在暫存器中儲存與傳送。
4．行為模型層次(Behavioral Model Level)
這個層次是 Verilog 語言中最高階的層次，在這個層次中我們只需要考慮
模組的功能，並不需要考慮元件的物理特性、連接線路的特性等關於硬體方面
詳細的部份。相較於電晶體層次，在這個層次電路設計的工作就好像是在寫 C
語言一樣，是一種比較高階的設計方式。
雖然這四種層次在同一模組中可以混合使用，但設計完成後經過合成
(synthesis)的動作，所有的描述層次皆被邏輯閘層次所取代。一般而言越是高階層
次的描述，其修改的空間也就越大，且越無關於製程技術。而越低階則相反，在
30
低階的設計中通常小部份的修改，所牽動的影響是可觀的。高階與低階的差別就
好像 Visual Basic 和組合語言的差別一樣，Visual Basic 語言為較高階的語言，有較
大的可程式化與可攜性，組合語言就相反，它與機器的相關性就較 Visual Basic 來
的得大。本論文由於最主要描述的是數位式測距電驛複雜的電路結構，因此較常
使用行為模型層次這種類似高階語言的電路描述方法。
模組(Module)是 Verilog 的基本組成元件，一個模組可以是一個基本元件或是
由其他的模組所組合而成的，我們只需藉由連接模組與模組間的介面、輸出埠與
輸入埠及雙向埠，就可以設計所需要的元件。所謂模組是組成一個電路的最小單
位，它描述了該模組的名稱、所需的輸出入埠的名稱、輸出入埠的個數、輸出入
埠的大小、電路中所需的接線及暫存器、引用較低階之模組的別名、電路所需功
能之四種層次的描述、函數，以及任務(Task)等。對於一個模組的形成，必須要經
過宣告。宣告的開頭是用關鍵字 module，而結束則為關鍵字 endmodule，在這兩
個關鍵字中則稱為一個模組。
3.2.1 Verilog 語言的特性與傳統數位電路設計的優缺點比較
Verilog 有許多關於硬體設計方面有用的特性：
1．Verilog 是一個一般性的硬體描述語言，易學亦好用。它的語法與 C 語言相似。
有撰寫 C 語言經驗的人可相當容易就學會 Verilog。
2．Verilog 允許在同一個模組中有不同層次的表示法共同存在，設計者可以在同
31
一個模組中使用電晶體，邏輯閘，暫存器轉移，行為模式等各種不同層次的
表示法來描述所設計的電路。
3．一般的邏輯合成工具普遍都支援 Verilog 程式語言，使得它為使用者所喜愛。
4．許多的製造商皆有提供 Verilog 的函數庫，因此用 Verilog 設計晶片在廠商方面
可以有較多的選擇。
5．程式語言介面允許使用者可以用 C 語言撰寫屬於自己的 Verilog 模擬器。
相較於傳統以人工畫圖(Fully Customize Design)的設計方式、硬體描述語言的
優點如下[18][45]：
1．設計者可以不需要考慮實際製造晶片所用的製程技術，邏輯合成工具可以將我
們的設計相對於不同的製程作不同的轉換、並作最佳化的處理。當新的製程技
術出現時，也不需要更改設計，只需要用邏輯合成工具對於新的製程作轉換即
可。
2．在硬體描述語言的設計中、功能的驗証可以在較高的層次(例如暫存器轉移層次)
就執行並作修正以符合要求。大部份的錯誤在暫存器轉移層次就可以被修正，
和更低的電晶體層次與實際電路佈置時所會發生錯誤的機率比較起來就相對地
32
小多了，如此設計所需花的時間就大大地減少了。
3．用硬體描述語言設計電路就好比撰寫電腦程式一樣，因為硬體描述語言同樣具
有結構化程式的某些特性，如選擇(if…….else…….敘述、case 敘述、casex 敘
述、casez 敘述….等等)，以及與迴圈的語法(for 敘述)。也可以在電路的描述
中加入註解的部份來說明電路的詳細情形，讓人更容易了解，以利於電路的除
錯與發展。相較之下，一個以邏輯閘設計出來的電路，由於過於複雜，要讓人
了解電路的實際情況是相當困難，甚至是無法理解的。
4．由於使用硬體描述語言可以很快地描述出所需要設計的電路，因此數位系統設
計人員及數位電路工程師很快地就可以作邏輯模擬、邏輯合成以及驗証的工
作，因此就可以很快地開發出所需要的數位系統。
相較於傳統以人工畫圖(Fully Customize Design)的設計方式、硬體描述語言的
缺點如下[18][45]：
1．由於電路的合成完全仰賴於電腦輔助設計工具(CAD)，然而合成出來的電路未
必皆能得到很好的電路設計。也就是說電腦輔助設計工具在合成時所作的最佳
化處理仍有待加強。其中的一個原因在於，硬體描述語言提供了數種不同的描
述方法來設計一個數位電路。功能同樣的電路，由不同人員所描述(設計)出來
的硬體描述語言，經由電路合成之後，所得到的邏輯閘電路(Gate-Level)未必會
33
完全相同。這種問題和寫程式一樣，兩個人寫的程式未必會完全相同。另外一
點要注意的是，即使有一個內容完全相同的程式，經過不同的電腦輔助設計工
具在合成過後，所得到的邏輯閘(Gate-Level)電路仍未必會是相同的，這是因為
每家公司所生產的合成工具之特點不盡然一致的原因。
2．因為使用人工繪圖的方式，數位系統設計人員及電路工程師可以針對：電路的
速度、面積以及功率的消耗等等方向作最佳的考量與設計，調校出所希望的電
路設計。然而電腦輔助設計工具(CAD)並未能對這些方面作全盤性的考量。
3.3 以 FPGA 進行距離偵測法則
傳統測距電驛並沒有偵測故障點位置或區間的功能，只能判斷在保護範圍內
有無故障的發生。若能夠找出故障時電驛端阻抗、電驛到故障點間阻抗，以及和
故障點距離之間的關係，則不僅能夠判斷故障點位置，亦能夠描繪出電驛電阻、
電抗與故障電阻、距離變化之關係圖，進而設定出電驛動作的保護區間。因此本
文提出以片段線性內差法運用在不同距離發生故障時與其電驛阻抗的大小值關係
來判斷故障位置。本文並將此方法套進 FPGA 內做訓練，以 FPGA 電子計算能力，
加強電驛動作的速度與準確性，以達到當故障發生時，能夠即時使電驛動作以及
偵測故障地點的目標。
34
3.3.1 片段線性內差法
對於 X-Y 平面上之一線段函數 f(x)，此線段可能不是一條完整的直線，或許
是由彎折的片段線性直線、或者非線性的曲線所組成，如圖 3.4 所示。所謂片段
線性法即是將此一彎曲線段函數拆解成各部份的線性直線，而後再使用某部份的
線性直線求解內差法；若此一彎曲線段函數為一非線性函數，則將之拆解成細部
的線性直線組合，進而運用內差法於某一線性直線。
Y
f(x)
(Xx , Yx)
Y5
Yx
Y4
Y3
∆X 4
∆X 5
(X5 , Y5)
(X4 , Y4)
線
性
化
∆X 3
Y2
Y1
∆X 2
∆X 1
X
X1
X2
X3
X4
Xx
X5
圖 3.4 片段線性內差法
因此 f(x)函數可以表達成下面的式子：
f ( x ) = f ( ∆ X 1 ) + f ( ∆X 2 ) + f ( ∆ X 3 ) + f ( ∆ X 4 ) + f ( ∆X 5 )
35
(3.1)
若欲求得落在△X5 線段中的某一 X 點對應之函數值 Y(如圖 3.4 中的(Xx, Yx )點)，
則可對於此片段直線使用內差法求解，方法如下：
∆Y x − 4 ∆X x − 4
=
∆Y 5 − 4
∆X 5 − 4
(3.2)
其中：
∆ Y x − 4 = (Y x − Y 4 )
∆ Y 5 − 4 = (Y 5 − Y 4 )
∆X x − 4 = ( X x − X 4 )
∆X 5 − 4 = ( X 5 − X 4 )
∴
Y x − Y4
X − X4
= x
Y5 − Y 4
X5 − X4
(3.3)
化簡後可以得到：
Yx =
( X x − X 4 )(Y5 − Y 4 )
+ Y4
X5 − X4
(3.4)
因此使用內差法就可以得到在直線內某一未知位置點之 x 座標值所對應的 f(x)值。
3.3.2 以片段線性內差法求解故障位置
以圖 2.8 作說明，假設測距電驛裝置在 Bus M，且 Bus M 到 Bus N 之間距離
36
為 D 公里，測距電驛最大保護範圍為 80%，也就是最大保護至 0.8D 公里。若我們
先將已知距離的故障點(0%、5%、10%、15%…80%)及故障電阻，代入(2.22)求得
在各故障點時從電驛端看入的阻抗，則能了解電驛端阻抗和距離之間的關係。若
將來在某一點發生故障時，則可利用 FPGA 計算得知此故障點是落於哪一設定區
間內。且如果在設定區間時能將解析度提高一點(0%、1%、2%…80%)則更能在故
障發生時更正確地掌握故障的位置。FPGA 計算故障位置方法可簡化如下觀念：
1．當故障發生時，先從 FPGA 得知電驛端阻抗 Zm。
2．從設定好的資料表中得知此 Zm 值是落在哪兩個距離的 Zm 值之間。
3．利用內差法計算此故障 Zm 相對於的距離。
關於計算 Zm 相對的距離(Distance)，其公式可推導如下：
假設故障發生時從 FPGA 計算得到的電驛端阻抗值為 Zmx，且判斷此值是落於
已知的兩個 Zm1、Zm2 之間。且 Zm1、Zm2 為已知距離的訓練過程中所求得的值，其
距離分別為 D1、D2，而目標值是距離 Dx，如圖 3.5 所示：
Zm
(D2 , Zm2)
Zm2
(Dx , Zmx)
Zmx
∆Z 21
∆Z x 1
(D1 , Zm1)
∆D x 1
Zm1
∆D 21
D1
Dx
D2
圖 3.5 故障發生時電驛阻抗和距離的變化關係
37
Distance
依照線性內差法觀念：
∆D x1 ∆D 21
=
∆Z x1
∆Z 21
(3.5)
其中：
∆D x1 = ( D x − D1 )
∆Z x1 = ( Z mx − Z m1 )
∆D 21 = ( D 2 − D1 )
∆Z 21 = ( Z m 2 − Z m1 )
因此：
( Dx − D1 )( Z m 2 − Z m1 ) = ( D2 − D1 )( Z mx − Z m1 )
( D x − D1 ) =
∴ Dx =
(3.6)
( D 2 − D1 )( Z mx − Z m1 )
Z m 2 − Z m1
( D 2 − D1 )( Z mx − Z m1 )
+D1
Z m 2 − Z m1
由此可知將(3.6)或(3.7)代入 FPGA 進行運算即可求得故障點之位置。
38
(3.7)
第四章 模擬系統設計
4.1 模擬系統設備
本論文實驗器材可分為硬體與軟體兩部份，並配合上個人電腦作為設計平台。
1．在硬體的部份：
本文採用 Xilinx 公司研發的 SpartanII XC2S200 FPGA 晶片[48]，並配合雅
普(Zeppe)科技公司開發的「XC2S200 數位整合發展系統」周邊學習模組[49]，
完成數位式測距電驛功能設計。其硬體特色如下所示：
(1) XC2S200 FPGA 含有 20 萬的邏輯閘、384 I/O Pins，並具有無限次燒錄週期。
(2)
可透過 RS232 快速地將設計電路下載至 FPGA，並具資料壓縮，可同時燒錄
多組電路，並可做動態電路切換。
(3)
FPGA 主板具有 2048K bits(2M bits)電路架構 EEPROM，可重覆燒寫 10 萬次。
(4)
PLL 頻率合成器提供 3 組獨立的高頻時脈(Clocks)，可提供 800KHz~90MHz，
及 1 組低相差 1/M 頻率時脈。
(5)
2 組可程式低頻 Clocks(0.5Hz~100 KHz)，具單步及多步功能。
(6)
提供 3 個偵錯模式的 Debug Port，多至 128 bits Input Pattern Feeds / 128 bits
output probes ; 或 Memory Access 模式及 Host Emulation 模式。
39
而本文所用到的周邊模組，其規格如下所示：
(1)
Led/DIP Switch 模組：
<1>
8 bits * 3 LED/ 8 bits DIP Switch 界面。
<2> LCD Module 擴充接頭。
(2)
基本 I/O 模組：
<1>
四個 8 bits 的 7 段顯示器(7-Segment Display)。
<2>
16 bits 的 DIP Switch。
2．在軟體的部份：
本文採用 Xilinx 公司研發之 ISE WebPack 5.1i 軟體來作為 Verilog 程式語言的
撰寫平台，以及作為語法偵錯、電路合成、驗証、佈線的工具。並配合 Quick Logic
公司所設計出來的 SpDE9.5 軟體來做為電腦輔助電路功能模擬的工具。最後再以
雅普公司開發出來的燒錄軟體 IDS(Integrated Development System)，將設計好的電
路下載至 FPGA 晶片上或 EEPROM 上，待將來重新啟動電源時再將程式由
EEPROM 下載至 FPGA 上，以解決切斷電源時在 FPGA 上的程式隨即清除的缺點。
另一方面，為驗証、了解，以及比較測距電驛的功能，本文並使用 MATLAB
軟體分析幾種輸電網路的電力潮流、故障分析，以得到在故障發生時各匯流排(Bus)
上面的電壓、電流，及阻抗值。並假設測距電驛是裝置在某一匯流排上，藉著不
同故障位置之變化來知道在電驛端阻抗、電壓、電流的變化情形，加以繪圖了解
之，以作為設計數位式測距電驛的參考。
40
4.2 研究方法規劃
在選擇了所需要的軟硬體設備後，接下來就依照所列步驟進行研究：
1．選定幾種輸電線網路參數，以 MATLAB 模擬分析電力潮流參數及進行故障分
析：
了解各匯流排的故障參數值以及在不同故障位置時之故障參數、線路參
數等對於測距電驛參數的影響，並模擬出不同輸電網路參數下，測距電驛所
能夠對應的保護區間，以作為 FPGA 參考。
2．規劃/設計 FPGA 電路：
撰寫數位式測距電驛功能之硬體描述語言，包括計算電驛端阻抗功能、
距離偵測功能，以及電驛保護區間設定功能。因為使用 ISE 軟體與 SpDE 軟體
作為程式撰寫、功能模擬與驗証平台(Platform)，因此設計流程可簡化如圖 4.1
所示。其中在電路合成、Pin Assignment、驗証的部份可以使用 ISE 軟體內的
輔助工具完成(但並非所有軟體合成出來的邏輯電路都會一樣，如 ISE 軟體和
Quick Logic 軟體、Synopsys 軟體等雖然使用相同的程式撰寫內容，但合成出
來的電路不盡然會相同。這是因為每家公司所開發出來的軟體特性之不同) ;
而模擬測試檔(使用 Verilog 語言撰寫)的語法偵錯和電路模擬在本文中則是使
用 SpDE 軟體來達成 ; 燒錄至 FPGA 或 EEPROM 的工作則是使用 IDS 軟體。
測試的部份則是利用 IDS 的 Forth 語言，將操作周邊過後的 FPGA 輸出結果，
透過回傳至電腦後再繪圖分析，並和先前 MATLAB 之模擬結果作分析比較。
41
開
始
1 以繪圖法設計邏輯電路
2 以 Verilog 設計電路(.v)
若以繪圖法則需先做
繪圖驗証(Check Schematic)
的工作
電路合成(Synthesis)
以程式撰寫模擬電路(.tf)
電路模擬(Simulation)
接腳分配(Pin assignment)
驗証(Generate programming
&Implement Design)
下載至 FPGA
或 EEPROM
測試(Testing)
結
束
圖 4.1 使用 ISE 及 SpDE 軟體為設計平台之整體設計流程
42
3．數位測距電驛敏感度分析與測距誤差修正：
由公式(2.22)開始說明式中第二項△Zm 受到接地電阻 Rf 變化、以及發電
機電壓比值係數 k 變化的影響(此二參數對於電驛端阻抗偵測的敏感度與準確
度有重大的關係)，並建立誤差圖，以作為測距修正依據。
4.3 模擬軟體設計
本節關於設計之標的主要可分為四大部份：1．MATLAB 模擬輸電系統 2．
Verilog 設計測距電驛功能 3．電驛阻抗敏感度分析 4．FPGA 置入電驛保護區間。
其觀念及設計流程分別說明如下：
1． MATLAB 模擬輸電系統：
這種設計的觀念主要是假設一電力系統輸電單線圖含有 3 個匯流排(Bus)，如
圖 4.2 所示。電驛假設裝置在匯流排 1 上，故障發生點假設在匯流排 3 上，而匯流
排 3 可以加入故障阻抗。因此可以藉著匯流排 3 的移位來表示不同的位置發生故
障。也可以任意改變系統參數值，如發電機 1 的電壓參數、變壓器電抗參數、線
路阻抗大小、故障電阻大小[50]、每個匯流排的性質及負載大小等等，來模擬各種
不同的輸電線參數模型對於測距電驛的影響。
Bus 1
E1
Bus 3
Bus 2
ZL1
ZT1
ZL2
負
載
Distance Relay
圖 4.2
電力系統單線圖
43
ZT2
E2
而整個分析模擬的流程可簡化如圖 4.3 所示，分為以下步驟：
(1)
輸電網路的建立，首先要定義功率基準值、電壓基準值、阻抗基準值等，將
單線圖上的參數轉換成 pu 值。假設 Bus1 為 Swing Bus ; Bus2 為 PV Bus ; 而
Bus3 為 PQ Bus，上面掛有負載，當然這些 Bus 的型態、參數的設定、線路
上阻抗、補償電容的大小、發電機的參數，以及故障電阻大小的假設等等皆
可隨需要而改變。
(2)
接著分析故障前在各匯流排上的電力潮流。本文使用 MATLAB 內的 Power
System Tool Box，利用牛頓-拉弗森法(Newton-Raphson Method)來求得 Swing
Bus、PV Bus、PQ Bus 上的電力潮流。
(3)
為了要進行故障分析，因此必須先使用 MATLAB 建立輸電網路的 Z Bus 或 Y
Bus，而後使用 Tool Box 內的函式分析在 Bus 3 發生故障時各 Bus 上的電力
潮流。因為我們假設測距電驛是裝置在 Bus 1 上，因此 Bus 1 上的電壓、從發
電機 1 至 Bus 1 上的電流就極為重要，這樣才可以算出從 Bus 1 看入的阻抗(亦
是當故障發生時測距電驛所量測得到的阻抗)。
(4)
改變不同的故障位置，重新進行步驟(2)~(3)，記錄不同故障位置發生時電
驛端阻抗以及 Bus 1 和 Bus 3 之間阻抗的變化。以 MATLAB 繪圖了解距離和
阻抗的關係、電驛端阻抗和 Bus 1 至故障點間線路阻抗的關係等等。並且將
分析後所得到的數據代入(2.22)及(3.7)式中驗証。
44
(5)
改變不同的故障電阻[51]，重新進行步驟(2)~(4)，就可得到四條保護邊界：
(a)故障電阻為零，距離改變；(b)位置設定在最大保護範圍(80% Reach)，但
故障電阻改變；(c)故障電阻固定在模擬中的最大值，距離改變；(d)當故障
發生在電驛端(0%)，而改變不同故障電阻。這四條邊界曲線所形成的區間，
就是在某一輸電網路的條件下，此測距電驛所能保護的範圍，可以 MATLAB
繪圖之。若將來某一接地阻抗掉落在此區間內，則電驛就會動作，反之則否。
(6)
重複步驟(1)~(5)，改變不同輸電網路上發電機、變壓器、匯流排、線路阻抗，
以及故障阻抗等參數，就可得到在不同網路形態下，模擬測距電驛的性能與
保護區間。
開 始
B
輸電網路參數建立
得到保護區間
分析故障前電力潮流
故障分析，得到電驛端參數及與
改變其它網路參
距離的關係
是
數?
否
是
改變不同距離?
結
否
束
改變故障阻抗?
是
否
B
圖 4.3 以 MATLAB 模擬測距電驛性能
45
2．Verilog 設計測距電驛功能：
對於 FPGA 設計測距電驛的整體流程，可參考圖 4.1 上的規劃。在這裡的重點
著墨在以 Verilog 語言對於電路的設計方面(圖 4.1 的第二個步驟)。本文一樣以圖
4.2 的電力系統單線圖為說明的對象。設計流程可如圖 4.4 所示，可分為以下步驟：
(1)
設定輸電線參數，包含兩組發電機、變壓器、線路阻抗、匯流排(Bus 1 為 Swing
Bus，Bus 2 為 PV Bus，Bus 3 為 PQ Bus)、負載大小、故障電阻或電抗、電
驛最大可保護的範圍等值，並先用 MATLAB 跑過電力潮流，模擬所得之參
數置入 FPGA。選擇和 MATLAB 分析時一樣的 MVA 基準、電壓基準，以及
阻抗大小基準，然後以 pu 值表示。並定義輸入/出埠(如輸入埠為距離，輸出
埠為電驛阻抗等)。
(2)
將(2.22)式以 Verilog 語言表示之，以訓練不同已知距離發生故障時電驛端阻
抗的大小，並設定暫存器矩陣(Verilog 中只能有一維矩陣，因此二維矩陣必
須再用另一個暫存器)，如此可以用矩陣表示電驛端阻抗-距離的變化關係
表。並設定此關係表只到 Bus 1 和 Bus 2 距離之間的 80%，也就是保護範圍
(Reach)只到 80%。
(3)
設計不同故障點，以 DIP Switch 開關動作表示故障發生，並以 LED 亮/暗表
示 DIP Switch 的開關動作，回傳信號給 FPGA。當故障發生時，利用 FPGA
內撰寫的故障分析程式計算出故障後電驛端的電壓電流大小[52,53,54]，進而
得到電驛端阻抗，並使用 Verilog 撰寫(3.7)式的電路語法。當故障發生時可配
46
合第(2)點中訓練出的關係表，判斷出此故障點是落於哪一個已知的故障區間
之中，並計算出近似的故障位置。
(4)
將 FPGA 計算的輸出結果(包括第(2)點到第(3)點得到的結果)回傳至電腦以繪
圖的方式表示[55,56]，並與 MATLAB 模擬的結果比較。改變第(1)點的輸電
網路參數，藉以設計不同的網路模型，以了解在不同網路型態時測距電驛的
性能。
B
開 始
偵測到故障發生，計算
電驛端阻抗
定義輸入/出埠
設定輸電線參數
配合資料表，以 Verilog 撰
寫(3.6)，算出故障位置
以 Verilog 撰寫(2.22)式，並
訓練不同已知故障位置對
應的電驛端阻抗(Zm)
將輸出埠回傳至電腦
是
使用暫存器建立電驛端阻
其它故障發生?
抗和距離的對應資料表。
否
以 DIP Switch 當作故障位
置輸入，並以 LED 表示故
障發生
是
改變其它網路參數?
否
結
B
束
圖 4.4 以 Verilog 設計數位式測距電驛流程
47
3．電驛阻抗敏感度與誤差分析：
從(2.22)或(2.23)可以知道在已知故障位置的案例中，電驛端阻抗和線路阻抗、
故障接地阻抗，以及發電機電壓係數比變化的關係。在(2.22)中，Z1、Z2、Z3，和
W1 在探討已知故障距離敏感度分析時為固定常數，此時故障接地阻抗和發電機電
壓係數比將決定電驛端阻抗值變化的敏感度。因此本文將針對(2.22)中第二項之 Rf
和 k 參數的變化影響 Zm 的程度進行研究。研究方法分為以下步驟，並以圖 4.5 表
示研究流程圖：
(1)
假設一固定的故障位置，並計算得知常數 Z1、Z2、Z3，和 W1 的值。
(2)
發電機電壓比例係數 k 固定，改變接地阻抗 Rf 的值，了解 Rf 與△Zm 的變化
以及誤差率關係，並繪圖之。
(3)
接地阻抗 Rf 固定，改變發電機電壓比例係數 k，了解 k 與△Zm 的變化與其誤
差率關係，並繪圖之。
(4)
探討接地阻抗 Rf 與發電機電壓比例係數 k 同時改變時，此兩參數個別對於
△Zm 影響程度的比重。
48
開 始
輸電網路模型建立
設定線路故障位置，並計算
(2.22)線路阻抗參數 Z1、
Z2、Z3、和 W1
電壓比例係數 k 固定，改變
接地阻抗 Rf，探討 Rf 變動
影響△Zm 的情形
接地阻抗 Rf 固定，改變電壓
比例 k 值，探討 k 與△Zm
的變化關係
研究 Rf 與 k 兩參數，對於
△Zm 敏感度影響的比重。
結
束
圖 4.5 電驛阻抗敏感度分析研究流程
49
Zm 敏感度百分比的定義：
Z m 敏感度 % =
∆Z m
Z m 基準值
× 100 %
(4.1)
其中△Zm 的定義參考(2.23)；Zm 基準值為計算敏感度分析時所使用的 Rf 參考值或
k 參考值所計算出來的 Zm 值。
當 k 值或 Rf 值變動時就會影響到△Zm 值的變化，因此就會有敏感度誤差值的
產生。在第五章的模擬中，本文藉著固定故障距離為 60%，Rf 值以 j0.02 為基準，
每次改變±10%接地阻抗 ; 以 k=1 為基準，每次改變±1%來判斷 Zm 敏感度百分比。
敏感度百分比誤差計算如下：
Zm誤差 % = Z m 敏感度 ( R f 和k基準值 )% − Z m 敏感度 ( R f 或k變動率 )%
(4.2)
(4.2)式中第一項為以 Rf=j0.02，k=1 所計算出來的 Zm 敏感度百分比；式中第
二項為改變 Rf 值±10%~±100%，或改變 k 值±1%~±5%後所得到的 Zm 敏感度百分
比。兩者相減之後取絕對值就可以得到因為 Rf 值或 k 值的改變所影響到 Zm 值變化
的百分比誤差率。
50
4．測距電驛保護區間置入 FPGA：
將 MATLAB 模擬分析後得到測距電驛在 Rm-Xm、Rf-Zm 平面上的保護區間置
入 FPGA，以完成數位式電驛跳脫區、閉鎖區的設定。程式設計的觀念如圖 4.6 所
示，分為以下步驟：
(1)
定位 X-Y 二維平面座標位址(位置)，包含原點座標及 X 座標最大位址、Y 座
標最大位址。
(2)
利用四個一維陣列放入在 MATLAB 模擬中第一個或第三個實例的四條保護
範圍邊界向量。再定位其在 X-Y 座標上的位址，因此在座標平面上會有四個
向量(向量 1：故障發生在電驛端時電驛端阻抗變動向量、向量 2：故障發生
在電驛最大保護距離時電驛端阻抗變動向量、向量 3：直接接地故障時電驛
端阻抗變動向量、向量 4：最大接地阻抗時電驛端阻抗變動向量)。
(3)
隨機給定幾個 Zm 值，並且放入 X-Y 平面上，定出 Zm 所在位址(座標)。分析
Zm 的實部和虛部值，或 Zm 所對應的 Zf 值，判斷是否落入四條向量所圍起來
的範圍內(包含 Zm 落在向量線上)，如果 Rm- jXm 的值或 Zf -Zm 值落在向量 1
上方、向量 2 下方、向量 3 右方、向量 4 左方，則判斷位於跳脫區，給定一
個觸發信號通知電驛動作，反之則否。
(4)
重複給定隨機幾個 Zm 值，測試四條向量判斷程式的功能是否健全。
51
開 始
二維座標位址定位
取出 MATLAB 分析後保護
區間邊界向量，放置到
FPGA 座標系統中
設計邊界向量判斷程式，定
義向量 1 上方、向量 2 下
方、向量 3 右方、向量 4 左
方為跳脫區
B
給定隨機 Zm 值，判斷是否
落入故障區中。若是，給定
一電驛動作信號
是
程式能夠正確判斷
Zm 落入跳脫區?
重複給定隨機 Zm
值，測試故障區間向
量判斷效能?
否
否
是
結 束
B
圖 4.6 將測距電驛保護區間置入 FPGA 流程
52
第五章
模擬結果與分析
5.1 MATLAB 模擬結果與分析
本文進行了幾種輸電網路參數的模擬，用以作為設計與分析電驛性能的參
考。包含了電驛端阻抗與距離變化的關係、電驛端阻抗和線路阻抗的關係、接地
電阻的變化與電驛端阻抗的關係、以及利用阻抗曲線設定出電驛的保護範圍等等。
實例一的網路模型如圖 5.1 所示。此模擬是一個簡單且理想化的電力系統單線
圖，以 1000MVA，345KV 為基礎的系統，在故障前假設所有發電機機組電動勢為
其額定值，以及匯流排的電壓為 1.0pu，忽略負載電流、線路電阻和並聯補償電容。
假設測距電驛裝置在匯流排 1(即 M 點)，匯流排 1 至匯流排 2 全長線路阻抗為 j0.2
pu，全長距離為 100 公里，測距電驛最多保護至匯流排 1、匯流排 2 間之 80%長度，
即保護到的線路阻抗長度為 j0.16pu，距離為 80 公里。當故障發生時接地電抗為
j0.02 pu。
1.0pu
1.0pu
Bus 1
0.064 pu
G1
80%
Bus 2
j0.2 pu
j0.05 pu
ZT1
ZL
M
N
Relay
圖 5.1 實例一的輸電網路
53
j0.04 pu
0.064 pu
ZT2
G2
本文使用 4.3 節中圖 4.3 的實作步驟，分別計算出在同一故障接地電抗對應不
同距離時電驛端阻抗參數的變化，如表 5.1 所示 ; 以及同一故障距離對應不同故
障接地電抗時電驛端阻抗參數的變化，如表 5.2~表 5.10 所示 ; 最後再依據距離和
故障接地電抗、電驛端電抗之間的關係，找出測距電驛的保護區間。
在表 5.1 的欄位中，ZL(1~3)表示匯流排 1 至匯流排 3 之間的線路阻抗 ; V1(F)表
示故障發生時從電驛上所得到的電壓 ; IG1-1(F)是表示故障發生時電驛上所得到的
電流 ; ZL(2~3)是表示匯流排 2 至匯流排 3 之間的線路阻抗 ; V3(F)是故障點電壓 ;
I3(F)是故障點電流 ; Zm 是使用 MATLAB 計算後的電驛端電抗。「距離」表示故
障點至電驛端的長度，每次變化 10 公里，範圍從 0 至 80 公里(亦是電驛能夠保護
的最大範圍)。除了距離的單位為公里(Km)外，其它計算出來的值均以 pu 值表示。
我們可以從表 5.1 觀察到 Zm 與距離的變化關係。以電驛端為距離 0，當故障
位置一直在減少時，Zm 的值亦會跟隨著下降。這是因為當故障距離減少時，阻抗
ZL(1~3)值就會減小，經由平衡故障分析可知匯流排 1 的電壓 V1(F)值會跟著減小，
而發電機 1 供應至故障點的電流 IG1-1(F)會變大。因為 Zm 的值為 V1(F)/ IG1-1(F)，因
此 Zm 就會跟隨故障距離的減少而降低。換句話說，如果電驛端所量測到阻抗愈大
的話，表示故障距離就愈遠。但是經由圖 5.2 可知，Zm 與距離的變化關係不完全
是線性的。這是受到 V1(F)、IG1-1(F)的變化關係並非按照一定比例變動所影響。
54
表 5.1
故障接地電抗為 j0.02 pu 時距離變化和電驛端阻抗、線路阻抗等關係(p.u)
距離(km)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
V3(F)
I3(F)
Zm
80
j0.16
j0.04
0.8230
-j3.5398
0.2566
-j12.8319
j0.233
70
j0.14
j0.06
0.7984
-j4.0323
0.2339
-j11.6935
j0.198
60
j0.12
j0.08
0.7710
-j4.5802
0.2214
-j11.0687
j0.168
50
j0.10
j0.10
0.7388
-j5.2239
0.2164
-j10.8209
j0.141
40
j0.08
j0.12
0.6992
-j6.0150
0.2180
-j10.9023
j0.116
30
j0.06
j0.14
0.6484
-j7.0313
0.2266
-j11.3281
j0.092
20
j0.04
j0.16
0.5798
-j8.4034
0.2437
-j12.1849
j0.069
10
j0.02
j0.18
0.4811
-j10.3774
0.2736
-j13.6792
j0.046
0
0.00
j0.20
0.3258
-j13.4831
0.3258
-j16.2921
j0.024
表 5.2~表 5.10 中的 Zf 是代表故障接地阻抗的變化，從 0~j0.1 pu，每次增加 j0.02
pu。其它參數符號的定義和表 5.1 一致。故障距離是取 0%~80%的保護範圍，每次
改變 10%長度，也就是說以每 10 公里為一個區間單位。
從表 5.2~表 5.10 可以觀察到在固定故障距離時，當接地阻抗 Zf 值增加，Zm
值亦會跟著增加。因為 Zf 值增加時，從電路分析可知 V1(F)的值會變大，而且會限
制故障電流，因此使得 IG1-1(F)的值變小。由 V1(F)和 IG1-1(F)的比值可知 Zm 的值因
此變大。
55
另外可以觀察到當故障距離增加時，不管比較哪一個接地阻抗，Zm 的值都會
跟著增加，驗証了表 5.1 的模擬結論。
表 5.2 故障距離固定在 0%時，故障接地電抗變化對應電驛端參數
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0
j0.2
0.0000
-j20.0000
j0.0000
j0.02
0
j0.2
0.3258
-j13.4831
j0.0242
j0.04
0
j0.2
0.4915
-j10.1695
j0.0483
j0.06
0
j0.2
0.5918
-j8.1633
j0.0725
j0.08
0
j0.2
0.6591
-j6.8182
j0.0967
j0.10
0
j0.2
0.7073
-j5.8537
j0.1208
表 5.3 故障距離固定在 10%時，故障接地電抗變化對應電驛端參數
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
j0.02
j0.18
0.2857
-j14.2857
j0.0200
j0.02
j0.02
j0.18
0.4811
-j10.3774
j0.0464
j0.04
j0.02
j0.18
0.5926
-j8.1481
j0.0727
j0.06
j0.02
j0.18
0.6646
-j6.7073
j0.0991
j0.08
j0.02
j0.18
0.7150
-j5.6995
j0.1254
j0.10
j0.02
j0.18
0.7523
-j4.9550
j0.1518
56
表 5.4 故障距離固定在 20%時，故障接地電抗變化對應電驛端參數
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
j0.04
j0.16
0.4444
-j11.1111
j0.0400
j0.02
j0.04
j0.16
0.5798
-j8.4034
j0.0690
j0.04
j0.04
j0.16
0.6622
-j6.7568
j0.0980
j0.06
j0.04
j0.16
0.7175
-j5.6497
j0.1270
j0.08
j0.04
j0.16
0.7573
-j4.8544
j0.1560
j0.10
j0.04
j0.16
0.7872
-j4.2553
j0.1850
表 5.5 故障距離固定在 30%時，故障接地電抗變化對應電驛端參數
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
j0.06
j0.14
0.5455
-j9.0909
j0.0600
j0.02
j0.06
j0.14
0.6484
-j7.0313
j0.0922
j0.04
j0.06
j0.14
0.7134
-j5.7325
j0.1244
j0.06
j0.06
j0.14
0.7581
-j4.8387
j0.1567
j0.08
j0.06
j0.14
0.7907
-j4.1860
j0.1889
j0.10
j0.06
j0.14
0.8156
-j3.6885
j0.2211
57
表 5.6 故障距離固定在 40%時，故障接地電抗變化對應電驛端參數
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
j0.08
j0.12
0.6154
-j7.6923
j0.0800
j0.02
j0.08
j0.12
0.6992
-j6.0150
j0.1162
j0.04
j0.08
j0.12
0.7531
-j4.9383
j0.1525
j0.06
j0.08
j0.12
0.7906
-j4.1885
j0.1888
j0.08
j0.08
j0.12
0.8182
-j3.6364
j0.2250
j0.10
j0.08
j0.12
0.8394
-j3.2129
j0.2613
表 5.7 故障距離固定在 50%時，故障接地電抗變化對應電驛端參數
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
j0.10
j0.10
0.6667
-j6.6667
j0.1000
j0.02
j0.10
j0.10
0.7388
-j5.2239
j0.1414
j0.04
j0.10
j0.10
0.7853
-j4.2945
j0.1829
j0.06
j0.10
j0.10
0.8177
-j3.6458
j0.2243
j0.08
j0.10
j0.10
0.8416
-j3.1674
j0.2657
j0.10
j0.10
j0.10
0.8600
-j2.8000
j0.3071
58
表 5.8 故障距離固定在 60%時，故障接地電抗變化對應電驛端參數
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
j0.12
j0.08
0.7059
-j5.8824
j0.1200
j0.02
j0.12
j0.08
0.7710
-j4.5802
j0.1683
j0.04
j0.12
j0.08
0.8125
-j3.7500
j0.2167
j0.06
j0.12
j0.08
0.8413
-j3.1746
j0.2650
j0.08
j0.12
j0.08
0.8624
-j2.7523
j0.3133
j0.10
j0.12
j0.08
0.8785
-j2.4291
j0.3617
表 5.9 故障距離固定在 70%時，故障接地電抗變化對應電驛端參數
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
j0.14
j0.06
0.7368
-j5.2632
j0.1400
j0.02
j0.14
j0.06
0.7984
-j4.0323
j0.1980
j0.04
j0.14
j0.06
0.8366
-j3.2680
j0.2560
j0.06
j0.14
j0.06
0.8626
-j2.7473
j0.3140
j0.08
j0.14
j0.06
0.8815
-j2.3697
j0.3720
j0.10
j0.14
j0.06
0.8958
-j2.0833
j0.4300
59
表 5.10 故障距離固定在 80%時，故障接地電抗變化對應電驛端參數
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
j0.16
j0.04
0.7619
-j4.7619
0.1600
j0.02
j0.16
j0.04
0.8230
-j3.5398
0.2325
j0.04
j0.16
j0.04
0.8592
-j2.8169
0.3050
j0.06
j0.16
j0.04
0.8830
-j2.3392
0.3775
j0.08
j0.16
j0.04
0.9000
-j2.0000
0.4500
j0.10
j0.16
j0.04
0.9127
-j1.7467
0.5225
將表 5.1 的模擬結果以繪圖表示，可得圖 5.2、圖 5.3、圖 5.4。圖 5.2 代表著
距離變化與 Zm、ZL(1~3)的關係 ; 圖 5.3 代表故障發生時電驛端阻抗與線路阻抗 ZL(1~3)
的變化關係 ; 圖 5.4 則以 3D 立體圖來表示 Zm、ZL(1~3)、距離三者的關係。
圖 5.2
實例一中故障距離與 Zm、ZL(1~3)的關係
60
圖 5.3
圖 5.4
實例一中 Zm 與 ZL(1~3)的關係
實例一中距離、Zm、ZL(1~3)的 3D 關係立體圖
61
而利用表 5.2~表 5.10，可得到在某一距離發生故障時，故障接地阻抗與電驛
電抗的變化關係，如圖 5.5 所示。圖 5.5 中放入所有的故障距離，用來觀察所選定
的距離其 Zf 對 Zm 的變化。圖中的百分比代表故障距離(以電驛端為起點)。
圖 5.5
實例一中不同故障距離時 Zf 對於 Zm 的變化
若我們取出圖 5.5 中的邊界(此邊界是由故障距離為 0%時接地電抗變化的連
線、接地電抗為 0 時故障距離變化的連線、故障距離為 80%時接地電抗變化的連
線，以及接地電抗為 j0.1 時故障距離變化的連線所圍成之圖形)，如圖 5.6 所示。
我們可以看到編號 1~4 的四條曲線，如圖所示，其中這四條曲線所代表的意義為：
62
曲線 1：直接接地故障(接地阻抗為零)，距離從 0%~80%所繪出來的。
曲線 2：故障發生在最大保護範圍的距離(80% Reach)，接地電抗為 0~j0.1 pu 所繪
出來的。
曲線 3：故障時接地電抗為最大值(j0.1 pu)，距離從 0%~80%所繪出來的。
曲線 4：故障發生在電驛端(即距離為 0)，接地電抗為 0~j0.1 pu 所繪出來的。
由圖可知，這四條曲線所圍起來的地方即是在實例一中之測距電驛所能保護
該輸電網路的理想範圍。當故障發生時，Zm 對應不同的故障阻抗 Zf，只要掉入區
間內則電驛會動作而使斷路器跳脫 ; 反之在 1~4 範圍外的部份就是電驛的閉鎖
區。
Relay Blocking Area
圖 5.6
實例一中，測距電驛的保護區間
63
接著進行實例二之模擬分析。因為實例一假設的輸電網路較為理想，包括忽
略負載、線路電阻，以及並聯補償電容。假設故障前所有匯流排電壓值均為 1.0 pu
等，所以實例二要分析一個比較接近實際的輸電網路系統。
本實例同樣採用視在功率 1000MVA、電壓 345KV 為基準的標么系統。匯流
排 1 為搖擺匯流排(Swing Bus)，匯流排 2 為電壓控制匯流排(PV Bus)，匯流排 3 為
負載匯流排(PQ Bus)，考慮匯流排 3 上的負載及線路補償電容。若有三相對稱故障
發生時，假設故障是發生在匯流排 3，且有一接地電抗 j0.2 pu。而測距電驛經由比
壓器、比流器後裝置在匯流排 1，最大可以保護到的距離為匯流排 1 至匯流排 2 之
間的 80%，匯流排 1 和 2 之間全長假設為 450 公里(Km)。我們可以藉著移動匯流
排 3 來代表故障發生的位置，如同實例一的做法。因此可以分析出故障發生時 Zm
值、ZL(1~3)值與故障距離變化的關係。而且為了提高偵測距離的正確性，實例二將
故障距離解析度調高(讓故障位置每次改變 5%，從 0%~80%，共 17 個故障位置，
以電驛端為位置原點)。其它詳細參數資料如表 5.11 及圖 5.7 所示。
V=1.05pu
V=1.02 pu
Bus 3
80%
Bus 1
V=0.064 pu
G1
Bus 2
0.3 + j0.8
j0.1 j0.1
j0.2 j0.2
ZL
ZT1
ZT2 G2
M
負
載
Distance Relay
圖 5.7
V=0.052 pu
實例二之輸電網路
64
N
表 5.11
匯
實例二之輸電網路參數
線路並聯補償電容(B)pu
流
匯流
排
排
編
類型
|V|
角
pu
度
負載
發電量
匯流排編號
1
2
3
MW
Mvar
MW
Mvar
號
1
Swing
1.05
0
0
0
0.0004
0
0
x
x
2
P-V
1.02
x
0
0
0.0008
0
0
100
x
3
P-Q
x
x
0.0004
0.0008
0
100
80
0
0
註：x 代表未知，因為 Bus 1 為 Swing Bus，Bus 2 為 PV Bus，Bus 3 為 PQ Bus。
同樣是依照 4.3 節中圖 4.3 的模擬步驟，先求得故障前每個匯流排上的電力潮
流，爾後再分析在同一故障接地阻抗下，不同故障地點(每次增加 5%)對於電驛端
阻抗 Zm 及電驛端至故障點之間的線路阻抗、電驛端電壓電流變化的關係。由於數
據過於多組及龐大，因此將這些數據記錄在附錄一中。
對於 Zm、ZL(1~3)、距離等三者變化的關係，依據實作結果可如圖 5.8~5.10 所示。
圖 5.8 所示為距離相對於 Zm、ZL(1~3)的變化關係。我們可以看到當故障距離增加時
Zm 和 ZL(1~3)的值也會增加，但是 Zm 增加的速度快很多，而且並非完全是線性狀態 ;
圖 5.9 是 Zm 相對於 ZL(1~3)的變化關係 ; 圖 5.10 則是以 3D 立體圖來呈現距離、Zm、
ZL(1~3)三者的關係。
65
圖 5.8 實例二中故障距離相對於 Zm、ZL(1~3)的變化
圖 5.9 實例二中 Zm 相對於 ZL(1~3)的變化
66
圖 5.10 實例二中距離、Zm、ZL(1~3)三者的 3D 變化關係
接著繼續按照圖 4.3 的步驟，模擬在同一故障距離對應不同故障阻抗時電驛端
阻抗參數的變化，總共從距離 0%~80%，每次增加 5%長度，因此會有 17 組數據。
而每組中的故障接地阻抗又從 0~j0.5 pu，每次增加 j0.1 pu，由於資料量過於龐大，
因此本文將模擬出來的數據放置於附錄一中。最後再依據距離和故障接地電抗、
電驛端電阻/電抗之間的關係，找出測距電驛的保護區間。
模擬的結果如圖 5.11~5.15 所示。圖 5.11 是表示在不同故障距離時電驛端阻抗
Zm 和故障阻抗 Zf 的關係，因為距離變化曲線太過於密集，所以用兩個視窗來表示。
左邊為當距離是單數倍數時(0%、5 %、15%…)的阻抗圖 ; 右圖則為雙數倍數時的
阻抗圖。
67
圖 5.11 實例二中在不同距離時 Zm 與 Zf 變化關係
圖 5.12 和圖 5.13 分別是將電驛端阻抗的實部和虛部分離，而整合後再建立和
故障電抗 Zf 的比較圖。這是因為在實例二中，本文預計利用電驛端阻抗的實部及
虛部來尋找保護區間，並且証明所得的結果與用 Zm-Zf 關係尋得的保護區間之邊界
是一樣的，只是圖形表達的方式不同，用以說明尋找電驛保護區間的方法不只一
種。而同樣的，因為曲線密度的關係，因此將距離分為兩個視窗。左邊為當距離
是單數倍數時(0%、5 %、15%…)的阻抗圖 ; 右圖則為雙數倍數時的阻抗圖。
68
圖 5.12 實例二中在不同距離時 Rm 與 Zf 變化關係
圖 5.13 實例二中在不同距離時 Xm 與 Zf 變化關係
69
圖 5.14 表示在包括所有距離的曲線時，Zm 的實部(Rm)和虛部(Xm)變化的比較
圖。很明顯的，Rm-Xm 的關係可以找出四條邊界(圖上的號碼 1~4)。此四條邊界所
圍出來的區域就是測距電驛理想的跳脫區間。
圖 5.14 實例二中在不同距離時 Xm 與 Rm 之變化關係
本文將圖形簡化，只留下四條邊界曲線，如圖 5.15 所示。由圖中可以觀察出
每條曲線的特性，分別說明如下：
曲線 1：直接接地故障(故障接地阻抗為零)，距離從 0%~80%所繪出來的(每次變化
5%長度)。
曲線 2：故障發生在最大保護範圍的距離(80% Reach)，故障電抗為 0~j0.5 pu 所繪
70
出來的(每次增加 j0.1 pu)。
曲線 3：故障時電抗為最大值(j0.5 pu)，距離從 0%~80%所繪出來的(每次變化 5%
長度)。
曲線 4：故障發生在電驛端(即距離為 0)，故障電抗為 0~j0.5 pu 所繪出來的(每次增
加 j0.1 pu)。
由圖可知，這四條曲線所圍起來的地方即是在實例二中，測距電驛所能保護
該輸電網路的理想範圍。而且証明使用 Rm-Xm 的關係或 Zm-Zf 的關係兩者皆可找到
電驛的跳脫區間。當故障發生時，Zm 會有 Rm 及 Xm 兩個部份，只要判斷 Rm+jXm
是否在保護區間內，掉入區間內則表示電驛阻抗小於設定值(即有故障發生)，使得
電驛動作而斷路器跳脫 ; 反之在保護邊界範圍外的部份就是電驛的閉鎖區。
Relay Blocking Area
2
1
3
4
圖 5.15 實例二中測距電驛的跳脫和閉鎖區
71
為了搭配 FPGA 實作的驗証，以及考量在不同輸電網路參數發生故障時測距
電驛保護區間的變化情形，因此再作一次用 MATLAB 於不同輸電網路參數與故障
參數的模擬，為實例三。本實例同樣採用視在功率 1000MVA、電壓 345KV 為基
準的標么系統。匯流排 1 設定為搖擺匯流排(Swing Bus)，匯流排 2 為電壓控制匯
流排(PV Bus)，匯流排 3 為負載匯流排(PQ Bus)，考慮匯流排 3 上的負載及線路補
償電容。若有三相對稱故障發生時，假設故障是發生在匯流排 3，而且故障接地電
阻為 0.03 pu。而測距電驛經過比壓/比流器後裝置在匯流排 1，最大可保護匯流排
1 至匯流排 2 之間距離的 80%，匯流排 1 和 2 之間全長假設為 400 公里(Km)。我
們可以藉著移動匯流排 3 來代表故障發生的位置，就如同實例二的方法。因此可
以分析出故障發生時 Zm 值與 ZL(1~3) 值。本實例讓故障位置每次改變 10%，從
0%~80%，共 9 個故障位置，其中以電驛端(Bus 1)為位置原點。其它詳細參數資料
如表 5.12 及圖 5.16 所示。
V=1 pu
V=1.02pu
Bus 3
80%
Bus 1
V=0.052pu
G1
0.2+ j0.7 pu
j0.05pu
j0.05pu
ZT1
Bus 2
j0.08 pu
ZL
ZT2 G2
M
負
載
Distance Relay
圖 5.16
V=0.064 pu
實例三之輸電網路
72
N
表 5.12
匯
實例三之輸電網路參數
線路並聯補償電容(B)pu
流
匯流
排
排
編
類型
|V|
角
pu
度
負載
發電量
匯流排編號
1
2
3
MW
Mvar
MW
Mvar
號
1
Swing
1.02
0
0
0
0
0
0
x
x
2
P-V
1.00
x
0
0
0.0004
0
0
50
x
3
P-Q
x
x
0
0.0004
0
200
50
0
0
註：x 代表未知，因為 Bus 1 為 Swing Bus，Bus 2 為 PV Bus，Bus 3 為 PQ Bus。
同樣依照圖 4.3 的實作步驟，首先求得故障前各匯流排上的電力潮流，爾後再
分析同一故障接地電阻(0.03 pu)下，不同故障地點(每次增加 10%)對於電驛端阻抗
Zm 及電驛端至故障點之間的線路阻抗 ZL(1~3)、電驛端電壓(V1)、電流(I1)變化的情
形。同樣的，由於模擬的數據太過於多組及龐大，因此將這些數據記錄在附錄一
中。
對於 Zm、ZL(1~3)、距離變化關係依據模擬結果可如圖 5.17~5.19 所示。圖 5.17
所示為距離相對於 Zm、ZL(1~3)的變化關係。我們可以看到當故障距離增加時 Zm 和
ZL(1~3)的值也會增加，符合線路愈長阻抗愈大的定律 ; 圖 5.18 是 Zm 相對於 ZL(1~3)
的變化關係 ; 圖 5.19 則是以 3D 立體圖來呈現距離、Zm、ZL(1~3)三者的關係。
73
圖 5.17 實例三中故障距離相對於 Zm、ZL(1~3)的變化
圖 5.18 實例三中 Zm 相對於 ZL(1~3)的變化
74
圖 5.19 實例三中距離、Zm、ZL(1~3)的 3D 變化關係
接著繼續按照圖 4.3 的步驟，模擬在同一故障距離對應不同故障接地電阻時電
驛端阻抗參數的變化，總共距離從 0%~80%，每次增加 10%長度，因此會有 9 組
數據。而每組中的故障電阻又從 0~0.05 pu，每次增加 0.01 pu，由於資料量過於龐
大，因此本文將模擬出來的數據放置在附錄一中。最後再依據距離和故障接地電
阻、電驛端電阻/電抗之間的關係，找出測距電驛的保護區間。
模擬的結果如圖 5.20~5.23 所示。圖 5.20 是表示在不同故障距離時(列出所有
距離曲線)電驛端阻抗 Zm 和故障接地電阻 Rf 的關係。本次模擬與實例二不同的是，
因為距離變化曲線不會太過於密集(距離的解析度較小)，所以用單一個視窗來表示
所有的距離曲線。而圖形上的百分比表示著各個不同的故障距離。
75
圖 5.20 實例三中，在不同距離曲線時 Zm 與 Rf 的變化關係
圖 5.21 和圖 5.22 分別將電驛端阻抗的實部和虛部分離，爾後再和故障接地電
阻 Rf 的比較圖。和實例二相同的原因，這是預計利用電驛端阻抗的實部及虛部來
尋找保護區間，並且証明所得的結果與用 Zm-Rf 關係尋得的保護區間之邊界是一樣
的，只是圖形表達的方式不同，於此可以說明尋找電驛保護區間的方法不只一種。
圖 5.21 實例三中在不同距離時 Rm 與 Rf 的變化關係
76
圖 5.22 實例三中在不同距離時 Xm 與 Rf 的變化關係
圖 5.23 表示在包括所有距離的曲線時，Zm 的實部(Rm)和虛部(Xm)變化的比較
圖。很明顯的，Rm-Xm 的關係可以找出四條邊界(圖上的號碼 1~4)。此四條邊界所
圍出來的區域就是在實例三中測距電驛理想的跳脫區間。
Relay Blocking Area
Relay ideal
tripping Area
圖 5.23 實例三中在不同距離時 Rm 與 Xm 之變化關係
77
觀察圖 5.23 上編號 1~4 這四條邊界曲線。由圖中可以觀察出每條曲線的特性，
正如實例二的結果一樣，分別說明如下：
曲線 1：直接接地故障(故障接地電阻為零)，故障距離從 0%~80%所繪出來的(每次
變化 10%長度)。
曲線 2：故障發生在最大保護範圍的距離(80% Reach)，故障接地電阻為 0~0.05 pu
所繪出來的(每次增加 0.01 pu)。
曲線 3：故障時接地電阻為最大值(0.05 pu)，距離從 0%~80%所繪出來的(每次變化
10%長度)。
曲線 4：故障發生在電驛端(即距離為 0%)，故障接地電阻為 0~0.05 pu 所繪出來的
(每次增加 0.01 pu)。
從圖可知，這四條曲線所圍起來的地方即是在實例三裡，測距電驛所能保護
該輸電網路的理想範圍。而且証明使用 Rm-Xm 的關係或 Zm-Zf 的關係兩者皆可找到
電驛的跳脫區間。當故障發生時，Zm 會有 Rm 及 Xm 兩個部份，只要判斷 Rm+jXm
是否在保護區間內，掉入區間內則表示電驛阻抗小於設定值(即有故障發生)，使得
電驛動作而斷路器跳脫 ; 反之在保護邊界範圍外的部份就是電驛的閉鎖區。
比較圖 5.15、圖 5.23；或者比較圖 5.6、圖 5.11、圖 5.20 皆可以得到以下結論：
只要是使用兩條匯流排的輸電系統，如圖 5.16，不管單線圖上的參數及故障接地
阻抗參數如何的變化，所得到之測距電驛保護區間圖形的長相都非常相似。而有
疑問的是，圖 5.15 的 X 軸是 Xm，和圖 5.23 的 X 軸是 Rm，所以兩圖形狀看起來才
78
會相似。這是因為在實例二中當故障發生時是使用故障接地電抗，實例三則是使
用故障接地電阻，因此兩圖的形狀會有 90 度的角度差。但是兩圖實質上的形狀還
是相似的，只要把其中一圖翻轉 90 度，就可以看得出來。
5.1.1 測距電驛敏感度分析結果
程式的設計流程如圖 4.5 所示，敏感度分析是以 5.1 節中的實作一為參考模
型。圖 5.24 是根據故障距離在 60%、k=1、接地電抗 j0.02pu 為基準，每次變化接
地電抗±10%所得到的百分比敏感度誤差圖；圖 5.25 是將故障距離固定在 60%、接
地電抗固定在 j0.02pu、以 k=1 為基準，每次改變 k 值±1%所得到的敏感度百分比
誤差分析結果。敏感度百分比誤差值的計算方式參考(4.2)式。
圖 5.24 顯示當 Rf 變動率增加的時候(不管是正或負百分比的增加)，誤差率隨
即跟著上昇。從圖中可以看到當 Rf 改變±1%時，誤差率並不高，差不多是在 0.4%
左右；而當 Rf 改變至±100%時(此時 Rf=0 pu (改變-100%)或 Rf=j0.04pu(改變
100%))，誤差率分別為 28.7%(Rf 改變-100%)以及 28.76%(Rf 改變+100%)。結果顯
示 Rf 的改變會影響到 Zm 計算值的誤差率，但是在 Rf 變動率達到 1 倍的情形下(Rf
改變至±100%)，誤差率還能在 30%以下，顯示 Rf 改變影響 Zm 值的程度不高。
圖 5.25 顯示當 k 值之變動率朝著正負百分比增加的時候，誤差率隨即跟著上
昇。從圖中可以看到當 k 改變±1%時，誤差率分別是 0.24%(k 改變+1%)以及 0.18%(k
改變-1%)；而當 k 值改變至±5%時，誤差率分別為 1.13%( k 改變+5%)以及 1.07%(k
79
改變-5%)。因為 k 值的定義為網路上不同發電機組額定電壓的比例常數，按照常
理來講，發電機額定電壓在 18~22kv 之間，因此 k 值的改變並不會很大，所以本
文定義 k 值的改變在±5%區間內。結果顯示 k 值的改變會影響到 Zm 計算值的誤差
率，但是因為 k 值本身的變化不大，所以誤差率都還能在 1.2%以下，顯示 k 改變
影響 Zm 值的程度微乎其微。
圖 5.24 改變 Rf 大小的測距電驛敏感度分析
圖 5.25 改變 k 值大小的測距電驛敏感度分析
80
5.2 FPGA 設計結果與分析
本文以 5.1 節中的實例一和實例三之模擬結果作為 FPGA 設計結果的參考。
FPGA 所有使用到測距電驛設計上的參數、網路模型等都和 5.1 節中實例一及實例
三相同。而 FPGA 設計數位式測距電驛的程式流程，可參考圖 4.4 所示。
首先針對 5.1 節中實例一的模型設計數位式電驛。設計後分析的結果如圖 5.26
所示。圖上所有的數據是以 16 進制來表示，且因為單晶片並不認識小數點，如果
將帶有小數的數值做四則運算，則 Verilog 語言會將之四捨五入後再進行運算，這
樣設計出來的晶片在做 Zm 值計算時將會有很大的誤差，導致電驛會誤動作，可靠
度就會很差。所以在數據的計算上全部乘以 1000 倍，將小數化為整數。因此，雖
然從圖 5.26 上所看到的數據都很大，但其再除以 1000 倍就是正確的 FPGA 計算
值。在這裡說明圖上每一列名稱和數據所代表意義：
1．Distance：
名稱位於第一列的最左方。在其右方代表的數據是故障的位置，其為輸
入埠。因為 Distance 是用 DIP Switch 代表故障位置輸入，Switch 上的 bit 1 ON
時代表有故障發生在 0%(電驛端)的位置 ; bit 2 ON 時代表故障發生在 10%距
離的位置，以此類推。一組指撥開關共有 8 個 bits，本文使用兩組，共 16 個
bits。當 bit 1(開關 1)ON 時，以二進制的觀念其代表的數值是 2^0=1 ; 當 bit 2(開
關 2)ON 時，其數值為 2^1=2，以此類推。所以在此列上數據 000 代表沒有撥
動指撥開關，即無發生事故 ; 001 代表第一個指撥開關 ON，表示故障發生
81
在 0% 距離；002 代表故障發生在 10% 距離；004 代表故障發生在 20% 距離；
008 代表故障發生在 30% 距離；010(此為 16 進制，當第 5 個指撥開關 ON，
為 bit 5，因此值為 2^4=16，換算成 16 進制剛好為 010)代表故障發生在 40% 距
離；020(16 進制，此時指撥開關的 bit 6 為 ON，數值為 2^5=32，換算成 16
進制則為 020)代表故障發生在 50% 距離；040 代表故障發生在 60% 距離；
080 代表故障發生在 70% 距離；100 代表故障發生在 80% 距離。因為設定測
距電驛最大的保護範圍為 80%，因此即使 DIP Switch 的 bit 10 為 ON(即故障
點發生在 90%)，電驛並不會動作。如此列最後方即是使 bit 10 ON 時的狀態，
此時輸入又變成 000，代表無故障發生或無法偵測到故障。當然，數位式電驛
最大的好處就是可以有彈性的設計電驛的功能，如我們要將最大保護範圍
(Reach)設定在 90% 也是可以的。另外說明的是，此電驛設計成當同時有兩個
地點發生故障時，電驛會當作距離最近的那一點發生故障。這是因為輸電線
動輒數百公里，故障點的遠近會影響電驛偵測與動作的速度，當然是靠近電
驛端的故障點會比較快被偵測到，導致電驛跳脫，既然電驛跳脫了，後面的
故障跟著也會被隔離。
2．V1：
其名稱及計算數據位於圖上的第二列。採用 16 個 bits 來表示當故障發生
時，FPGA 所計算出的測距電驛端上(Bus 1 上)之故障後電壓。數值的表示一
樣是 16 進制。再將某一個位置發生故障時所得到的電壓除以 1000 倍就是真
正的計算值。
82
3．I1：
其名稱及計算數據位於圖上的第三列。採用 16 個 bits 來表示當故障發生
時，FPGA 所計算出的測距電驛端上(Bus 1 上)之故障後線路電流。數值的表
示一樣是 16 進制。將某一個位置發生故障時所得到的電流除以 1000 倍就是
真正的計算值。
4．V3：
其名稱及計算數據位於圖上的第四列。採用 16 個 bits 來表示當故障發生
時，FPGA 所計算出的故障點上之故障後電壓。數值的表示一樣是 16 進制。
再將某一個位置發生故障時所得到的電壓除以 1000 倍就是真正的計算值。
5．I3：
其名稱及計算數據位於圖上的第五列。採用 16 個 bits 來表示當故障發生
時，FPGA 所計算出的故障點上之故障後電流。數值的表示一樣是 16 進制。
再將某一個位置發生故障時所得到的電流除以 1000 倍就是真正的計算值。
6．Zm：
其名稱及計算數據位於圖上的第六列。採用 16 個 bits 來表示當故障發生
時，FPGA 所計算出來測距電驛上之阻抗。數值的表示一樣是 16 進制。再將
某一個位置發生故障時所得到的阻抗除以 1000 倍就是真正的計算值。
83
7．led：
其名稱及數據位於圖上的第七列。採用 9 個 bits 來偵測故障的發生。其
為輸出埠。當 LED 第一顆亮時代表有故障發生在電驛端 ; 當 LED 第二顆亮
時代表有故障發生在距離電驛端 10%的位置，以此類推。
圖 5.26
以 5.1 節中實例一模型為參考的 FPGA 設計結果
我們以故障發生在距離電驛端 20%遠的位置(即圖 5.26 上項目 Distance=004 的
區間)來驗証 FPGA 數位式電驛所得到的數據。當故障位置在 004 的地方，我們可
以看到 V1=0224(16 進制)，換算成 10 進制再除以 1000 後得到 0.58 pu；而 I1 的值
此時為 20d0，同樣的換算成 10 進制再除以 1000 後得到 8.40 pu；V3 的值為 00f4，
換算成 10 進制再除以 1000 後得到 0.244 pu；I3 的運算結果為 2f94，以同樣的作法
84
得到 10 進位的值為 12.18 pu；最後是 Zm 的計算結果為 0045，換算後得到 0.069pu。
比較表 5.1 中 MATLAB 的模擬結果，可以觀察到應用 FPGA 運算結果的數值與之
相同。
我們再改變另一個故障位置來驗証 FPGA 的計算準確性以及增加說服力。當
DIP Switch 的 bit 9 ON，此時實驗板上第 9 顆 led 會發亮(代表有一故障發生在距離
電驛端 80%位置)，此時 Distance 項目的值為 100(16 進制)，如圖 5.26 所示。而相
對應的 V1 值為 0337(16 進制)，換算成 10 進位再除以 1000 後得到 0.823 pu；再來
I1 的值為 0dd2，依上述方法換算後的數值為 3.538 pu；而故障點電壓 V3 利用 FPGA
計算後的值為 0101，換算後得到 0.257 pu；接著繼續驗証 I3，在圖 5.26 的值為 3225，
換算後得到 12.83 pu；Zm 的值計算後得到 00e8，換算後得到 0.23 pu。上述所有利
用 FPGA 的計算結果數值與表 5.1 的模擬數據比較後兩者相同。
要注意的是，在做 FPGA 計算時本文將數值乘以 1000 倍，亦即是要取到小數
點第三位，因此小數點第四位以後會被四捨五入。比如電壓 V3 在 FPGA 計算後為
0.257 pu，但對應表 5.1 的值卻是 0.2566，將之四捨五入後的結果與 FPGA 的計算
結果一致。當然小數點的有效位數在 FPGA 內要取幾位是可以規劃的，這就是數
位式電驛在功能設計上面可以很有彈性的特(優)點[57,58]。
由以上這些數據的比較結果顯示，利用 FPGA 設計出來的測距電驛，其功能
是健全的、準確的。再配合上單晶片本身具有計算速度快的特性[59]，因此絕對比
機械式電驛之動作來的快速及準確[60]。
85
再來是針對 5.1 節中實例三的模型來設計數位式電驛。程式設計的方法可參
考圖 4.4。設計後分析的結果如圖 5.27 所示。圖 5.27 上面的每一項目代表的意義
及數值表達的方式跟上一個 FPGA 實作相同，不再贅述。另外要說明一點的是，
實例三的網路參數比較複雜，有負載、電壓電流以及線路參數都是複數，因此得
到電驛端阻抗(Zm)自然有實部和虛部，即有大小和角度。而因為一般測距電驛的動
作原理都是判斷其阻抗的大小值來決定是否跳脫[61,62]，因此本文亦採用這種觀
念，電驛設計上只計算參數的大小值，而忽略角度。
圖 5.27
以 5.1 節實例三模型為參考的 FPGA 設計結果
接著我們要來驗証數位式電驛的功能。我們以故障發生在距離電驛端 10%遠
的位置(即圖 5.27 上項目 Distance=002 的區間)、故障接地電阻等於 0.03 pu 來驗証
FPGA 數位式電驛在故障電壓電流阻抗等所得到的數據。當故障位置在 002 的地
86
方，我們可以看到 V1=0216(16 進制)，換算成 10 進制再除以 1000 後得到 0.534 pu，
此值和附錄一中實作三的數據大致相同，但還是有一點點誤差。這是因為以
MATLAB 模擬系統時較為理想化，有考慮到角度的部份；而 FPGA 設計是考量到
實際製作測距電驛產品時的動作原理，而且這些小數點第二位或第三位以後的誤
差不影響數位式測距電驛判斷動作與否的準確性，因此誤差都還在容忍範圍之
內；而 I1 的值此時為 12d6，同樣的換算成 10 進制再除以 1000 後得到 4.822 pu，
其結果也和 MATLAB 模擬的數據大致相同，誤差也在容忍範圍之內；V3 的值為
00b6，換算成 10 進制再除以 1000 後得到 0.182 pu，也和 MATLAB 的模擬結果大
致相同；I3 的運算結果為 17a9，以同樣的作法得到 10 進位的值為 6.057 pu，和
MATLAB 的模擬結果大致相同，一樣在誤差容忍範圍之內；最後是 Zm 的計算結
果為 006e，換算後得到 0.11 pu，同樣的誤差很小，和 MATLAB 的結果大致相同，
並不影響電驛判斷動作與否的準確性。
我們再改變另一個故障位置來驗証 FPGA 的計算能力。當 DIP Switch 的 bit 8
ON，此時實驗板上第 8 顆 led 會發亮(代表有一故障發生在距離電驛端 70%位置)，
此時 Distance 項目的值為 080(16 進制)，如圖 5.27 所示。而相對應的 V1 值為 036f(16
進制)，換算成 10 進位再除以 1000 後得到 0.879 pu，其值與 MATLAB 模擬的結果
非常相似(誤差在小數第三位)；再來 I1 的值為 05b9，依上述方法換算後的數值為
1.465 pu，也同樣和 MATLAB 的模擬結果極為相似；而故障點電壓 V3 利用 FPGA
計算後的值為 0084，換算後得到 0.132 pu，和 MATLAB 模擬的結果完全相同。接
著繼續驗証 I3，在圖 5.27 的值為 1128，換算後得到 4.392 pu，結果非常相似；Zm
的值計算後得到 0258，換算後得到 0.60 pu，數據和實例三的結果比較後相當接近。
87
5.2.1 以 FPGA 設計測距電驛保護區間
本文將 MATLAB 模擬中之實例一和實例三所得到的測距電驛保護區間(如圖
5.6、圖 5.23 所示)以數位電路設計的方式置入 FPGA 中，藉以規劃出數位式測距電
驛於輸電網路上保護的責任範圍。程式設計觀念如 4.3 節中第 4 點及圖 4.6 所示。
圖 5.28 是實例一保護區間的實作結果；圖 5.29 為實例三保護區間的實作結果。
在圖 5.28 中，第一列參數「Zf」為接地阻抗；第二列參數「Zm」為故障發生
時電驛端阻抗。上述參數皆是以 16 個 bits 來代表其數值大小。而第三列參數
「Relay」
為電驛的觸發信號，以 1 個 bit 來代表(0 或 1)電驛的動作。1(高電位)代表電驛跳脫，
0(低電位)代表電驛閉鎖。本文以 11 個不同的 Zm 值變化來檢驗電驛跳脫區間的設
計結果。
由圖 5.28 可知，一開始 Zf 和 Zm 的值皆為 zzzzzz，其在數位系統中代表高阻
抗，也就是此時沒有偵測 Zm 值，所以 Relay 信號為 0，代表電驛不動作。經過一
段時間後本文置入 Zf=0，Zm=0.25 的數值(以 16 進制再乘以 1000 倍表示則
Zf=0000，Zm=00fa)，比較圖 5.6，此值在保護區間外，因此電驛信號依然為 0。經
過一段時間，改變 Zf=0，Zm=0.1(以 16 進制再乘以 1000 倍表示則 Zf=0000，
Zm=0064)，比較圖 5.6，此值在保護區間內，因此電驛信號為 1，代表電驛動作。
第三組數據為 Zf=0.06，Zm=0.02；第四組 Zf=0.06，Zm=0.0725；第五組 Zf=0.06，
Zm=0.3；第六組 Zf=0.06，Zm=0.45；第七組 Zf=0.1，Zm=0.1；第八組 Zf=0.1，Zm=0.2；
第九組 Zf=0.1，Zm=0.5225；第十組 Zf=0.1，Zm=0.6；第十一組 Zf=0.08，Zm=0.45。
88
將各組數據的測試結果與圖 5.6 的電驛跳脫區間比較，可以發現 FPGA 設計出來的
保護區間和圖 5.6 一致，且判斷電驛動作與否的準確性到達 100%。
圖 5.28 以 FPGA 設計實例一的保護區間之測試結果
圖 5.29 則是以 FPGA 設計實例三的保護區間測試結果。第一列參數「Rm」為
電驛端阻抗 Zm 的實部；第二列參數「Xm」為電驛端阻抗的虛部。上述參數皆是以
16 個 bits 來代表其數值大小。而第三列參數「Relay」為電驛的觸發信號，以 1 個
bit 來代表(0 或 1)電驛的動作。1(高電位)代表電驛跳脫，0(低電位)代表電驛閉鎖。
本設計同樣以 11 個不同的 Zm 值變化來檢驗電驛跳脫區間的設計結果。
一開始 Rm 和 Xm 的值皆為 zzzzzz，代表此時沒有偵測 Zm 值，所以 Relay 信號
89
為 0，代表電驛不動作。經過一段時間後置入 Rm=0.1 pu，Xm =0 的數值，也就是
Zm=0.1∠0∘pu(以 16 進制再乘以 1000 倍表示則 Rm=0064，Xm=0000)，此值在保護
區間外，因此「Relay」信號依然為 0，比較圖 5.23 的結果相同。再經過一段時間，
改變 Rm=0.056 pu，Xm=0，也就是 Zm=0.056∠0∘pu(以 16 進制再乘以 1000 倍表示
則 Rm=0038，Xm=0000)，此值在保護區間內，因此電驛信號為 1，代表電驛動作，
比較圖 5.23 的結果相同。第三組數據為 Rm=0.056，Xm=0.3；第四組為 Rm=0.056，
Xm=0.1；第五組為 Rm=0.16，Xm=0.15；第六組為 Rm=0.16，Xm=0.4；第七組為
Rm=0.353，Xm=0.5；第八組為 Rm=0.353，Xm=0.6；第九組為 Rm=0.25，Xm=0.5；
第十組為 Rm=0.25，Xm=0.6；第十一組為 Rm=0.17，Xm=0.53。將上述各組數據的
測試結果與圖 5.23 的電驛保護區間比較，可以發現 FPGA 設計出來的電驛保護區
間和圖 5.23 一致，而且判斷電驛動作與否的準確性到達 100%。
圖 5.29 以 FPGA 設計實例三的保護區間之測試結果
90
第六章
結論與未來展望
6.1 結論
本文提出以 FPGA 設計數位式測距電驛，以及利用 MATLAB 分析在兩匯流排
輸電網路系統上測距電驛的性能與保護區間的變化，並提出利用線性內差法則偵
測故障位置等觀念。經過模擬與實作後可得到以下的成果：
1．MATLAB 分析故障距離與電驛端阻抗關係：
從 MATLAB 模擬故障的過程中，針對距離、Zlm、Zm 三者的關係研究，了解故
障距離變化對於電驛端阻抗及線路阻抗的影響。模擬結果顯示，當故障距離按照
一定比例增加時，Zlm 會呈現線性成長，而 Zm 的值也會增加，符合距離愈長阻抗
愈大的定律。但是 Zm 增加的速度很快，而且經由圖 5.2、圖 5.8、圖 5.17 可知，Zm
與距離的變化關係不完全是線性的。從此三者的對應關係可以得到以下結論：(1)．
當故障發生時如果電驛端所量測到阻抗愈大的話，表示故障距離就愈遠；(2)．從
故障距離與 Zm 的變化關係圖顯示，將來若有故障發生時，可以從電驛端量測到的
阻抗 Zm 對照得知故障位置。
2．電驛端阻抗值推論、故障距離偵測推論、規劃電驛保護區間方法推論：
推演故障發生時電驛端阻抗的表示式，並提出一個能夠簡易偵測故障發生位置
的線性內差法則。並且利用電驛端阻抗、故障距離，以及故障接地阻抗三者之間
91
的變化關係(包括故障發生在電驛端時故障接地阻抗的變化與電驛端阻抗的關係、
故障發生在電驛最大保護距離時故障接地阻抗的變化與電驛端阻抗的關係、直接
接地故障時距離的變化與電驛端阻抗的關係、接地阻抗固定在某一個數值時距離
的變化與電驛端阻抗的關係)規劃出故障保護區間的表示方法，並將之呈現在
Rm-Xm 平面及 Zf-Zm 平面上。當故障發生時，規劃出來的電驛保護區間會依照 Zm
值落在 Rm-Xm 平面或 Zf-Zm 平面的位置來判斷是否使電驛動作，只要 Zm 位置掉入
保護區間內則電驛會跳脫 ; 反之在保護範圍外的部份就是電驛的閉鎖區。將這些
公式以及阻抗關係以數位電路邏輯設計的方式置入到 FPGA 內就可以很輕易地實
現故障阻抗的計算、近似的故障位置的計算，以及電驛保護區間計算之功能。
3．FPGA 設計成果及效能驗証：
經過以 Verilog 語言撰寫測距電驛阻抗、故障距離偵測、電驛保護區間設計的演
算法則之矽智產(IP Core)[2]後，將之規劃入 FPGA 電路，並經過模擬、實作測試，
以及與 MATLAB 模擬結果的比較，証明了設計出來的測距電驛應用在故障電壓、
電流、電驛端阻抗、判斷電驛跳脫區間，以及距離偵測上計算能力總體之精確性
可以到達 99%(亦是說可靠度不錯)；並且參考圖 5.24、圖 5.25 就可以知道當某一
地點發生故障時，FPGA 幾乎沒有時間延遲(延遲時間差不多在 0.00001~0.00002 微
秒(micro second)之間變化)地計算出故障時的一些參數，証明了的確較傳統機械式
電驛的動作速度(通常需 1~3 個 Cycle，有時候還得要算秒的速度)快上了 10000 倍
以上，強調出了數位式電驛的快速性。
92
4．電驛敏感度誤差率分析成果：
討論圖 5.24、圖 5.25，Rf 值與 k 值的變化各別對於電驛敏感度誤差率之影響
程度事實上是差不多的，但是由於 k 本身的設定值與變化值不大，並不會對於誤
差率變化佔有很大的比重，反而是接地阻抗大小的變化可以很有彈性，因此對於
敏感度誤差率的大小，就佔了很重要的因素。我們可以經由上述的討論，以及圖
5.24、圖 5.25 的模擬結果，作為數位式測距電驛敏感度分析與測距誤差修正的參
考依據。
6.2 未來展望
本文將 FPGA 應用在數位式測距電驛的設計上用以改善傳統機械電驛的缺
失，已得到初步的成果 ; 本文亦跟隨著 SOC 設計晶片的概念，使得將來在性能改
良上以及系統的整合上，還會有很大的研究空間。因此未來可以朝著以下的方向
作進一步的發展：
1．對於數位式電驛上各參數的計算，將來若能將角度的影響因素考量進去，必定
能使得計算誤差值減到最小，這樣對於數位式電驛故障分析的能力更是一大肯
定。
2．因為 FPGA 晶片搭配硬體描述語後，本身可以在 FPGA 內撰寫任何功能的矽智
產(IP Core)，因此若跟隨著 SOC 的設計觀念，未來可以將一些輔助的功能，如
通訊、控制、智慧型運算(如類神經演算法、人工智慧、模糊理論、基因法則等)、
93
功率量測、頻率監測，乃至於簡易的作業系統(如 Linux)等等製做成矽智產放入
晶片中，使得測距電驛不再是簡單運用在電力系統上的電驛，而是一顆多媒體
晶片。更可以搭配不同的需求更改 FPGA 內不同的矽智產，達到彈性化設計的
目的。甚至可以單獨地販賣矽智產，使得所有的 IC 產業可以快速地設計出來
所需的電子產品。現在就已有很多公司，如 Arm、Xilinx、Actel，以及 Cyclone
等公司都有在販售具有專利權的矽智產。
3．若就電子式電驛本身的功能而言，本文只使用到測距電驛的演算法則。若將來
能夠整合其它電驛的演算法，如電流電驛、差動電驛、電壓電驛、頻率電驛等
等，則這顆數位式電驛不僅是測距電驛而已，而且更是所有電驛整合起來的全
功能電驛[63]。
4．由於輸電網路的危險性與不容易到現場實作之因素，因此本文提出之相關理論
所要強調的是演算法的推論。若將來能夠在現場(變電所)完成如性能測試、絕
緣測試、擾動測試，及氣候測試等結果[64]，必定能夠增加說服力與証明設計
的成果。
94
參考文獻
[1] P. Gallagher, V. Chickermane, S. Grego, and T. S. Pierre, “A building block BIST
methodology for SOC designs: A case study,” in Proc. IEEE Int. Test Conf.,
Baltimore, MD USA, pp.111-120, Oct. 30-Nov. 1, 2001.
[2] R. A. Bergamaschi and W. R. Lee, “Designing systems-on-chip using cores,” in
Proc. IEEE 37th Design Automation Conf., pp. 420-425, June 5-9, 2000.
[3] E.J. Marinissen et al., “On IEEE P1500’s standard for embedded core test,” IEEE
Trans. on Electronic Testing, vol. 18, pp. 365-383, Aug. 2002.
[4] Vikram Iyengar, Krishnendu Chakrabarty, Mark D. Krasniewski, and Gopind N.
Kumar, “Design and optimization of multi-level TAM architectures for hierarchical
SOCs,” in Proc. IEEE 21th VLSI Test Symposium, pp. 299-304, Apr. 27-May 1,
2003.
[5] 譚旦旭, 曾國雄, 工業配電, 四版七刷, 台北：高立圖有限公司, 1998.
[6] Glover and Sarma, 電力系統設計與分析, 黃文良, 二版四刷, 台北：全華科技圖
書股份有限公司, 1998.
[7] Chul-Hwan Kim, Myung-Hee Lee, Raj K. Aggarwal, and Allan T. John,
“Educational use of EMTP models for the study of a distance relaying algorithm for
protecting transmission lines,” IEEE Trans. on Power System, vol. 15, no. 1, pp.
9-15, Feb. 2000.
[8] 曾國雄, 林家任, 高文秀, “負載模型對測距電驛特性之分析”, 中華民國第二十
95
二屆電力工程研討會, 高雄, 台灣, pp. 229-233, 11 月 22-23, 2001.
[9] Y. L. Li, B. Li , X. H. Zhang, and J. L. He, “An ANN-BASED distance protective
relays of transmission lines,” in Proc. IEE Developments in Power System
Protection 7th Int. Conf., Amsterdam Netherlands, pp. 311-314, Apr. 9-12, 2001.
[10] Tarlochan S. Sidhu, Daljit S. Ghotra, and Mohindar S. Sachdev, “An adaptive
distance relay and its performance comparison with a fixed data window distance
relay,” IEEE Trans. on Power Delivery, vol. 17, no. 3, pp. 691-693, July 2002.
[11] Mattias Jonsson and Jaap Daalder, “Distance protection and voltage stability,” in
Proc. IEEE Power System Technology Int. Conf., pp. 971-976, Dec. 4-7, 2000.
[12] Zhang Guiqing, Feng Tao, Wang Jianhua, Zhang Hang, Xu Hong, Geng Yinsan,
and Zheng Shiquan, “The SOC design and implementation of digital protective
relay based on IP cores,” in Proc. IEEE Power System Technology Int. Conf., pp.
2580-2583, Oct. 13-17, 2002.
[13] Feng Tao, Zhang Guiqing, Wang Jianhua, Geng Yingsan , and Zhang Hang, “A
FPGA-BASED implementation of data acquisition and processing for digital
protective relays,” in Proc. IEEE ASIC 4th Int. Conf., pp. 518-521, Oct. 23-25,
2001.
[14] M. Claus, S. Lemmer, and G. Ziegler, “Proceedings in distance relaying,” in Proc.
IEE Developments in Power System Protection 6th Int. Conf., Nottingham, UK, pp.
28-31, March 25-27, 1997.
[15] Y. Q. Xia, K. K. Li, and A.k. David, “Adaptive relay setting for stand-alone digital
distance protection,” IEEE Trans. on Power Delivery, vol. 9, no. 1, pp. 480-491,
Jan. 1994.
96
[16] Chang-Ho Jung, Dong-Joon Shin, and Jin-O Kim, “Adaptive setting of digital relay
for transmission line protection,” in Proc. IEEE Power System Technology Int.
Conf., pp.1465-1468, Dec. 4-7, 2000.
[17] Zhang Zhizhe and Chen Deshu, “An adaptive approach in digital distance
protection,” IEEE Trans. on Power Delivery, vol. 6, no. 1, pp. 135-142, Jan. 1991.
[18] 鄭信源, Verilog 硬體描述語言數位電路設計實務, 一三版, 台北：儒林圖書有
限公司, 2003.
[19] Members of the Power Systems Relaying Committee of the IEEE, IEEE
recommended practice for protection and coordination of industrial and
commercial power systems, USA: Industrial and Commercial Power Systems
Committee of the IEEE Industry Applications Society, 1991.
[20] F. M. Abouelenin and H. M. Jabr, “Behavior study of polarized distance relay in
presence of the simultaneous faults,” in Proc. IEEE 11th Mediterranean
Electrotechnical Conference, pp. 517-521, May 7-9, 2002.
[21] J. B. Lee, C. H. Jung, I. D. Kim, and Y. K. Baek, “Protective relay testing and
characteristic analysis for high impedance faults in transmission lines,” in Proc.
IEEE Power Engineering Society Summer Meeting, Edmonton, Alta. Canada, pp.
1076-1081, July 18-22, 1999.
[22] D. L. Waikar, S. Elangovan, and A. C. Liew, “Fault impedance estimation
algorithm for digital distance relaying,” IEEE Trans. on Power Delivery, vol. 9,
issue 3, pp. 1375-1383, July 1994.
[23] K. K. Li, L. L. Lai, and A. K. David, “Stand alone intelligent digital distance
relay,” IEEE Trans. on Power Systems, vol. 15, no. 1, pp. 137-142, Feb. 2000.
97
[24] K. R. Cho, Y. C. Kang, S. S. Kim, J. K. Park, S. H. Kang, and K. H. Kim, “An
ANN based approach to improve the speed of a different equation based distance
relaying algorithm,” IEEE Trans. on Power Delivery, vol. 14, no. 2, pp. 349-357,
Apr. 1999.
[25] M. S. Sachdev and M. A. Baribeau, “A new algorithm for digital impedance
relays,” IEEE Trans. on Power Apparat. Syst., vol. PAS-98, pp. 2232-2240, Nov.
1979.
[26] 謝佳銘, “嵌入式 SOC-Based 監控系統之設計與實現,” 碩士論文, 國立成功大
學, 中華民國, 2001.
[27] H. S. Gill, T. S. Sidhu, and M. S. Sachdev, “Microprocessor-based busbar
protection system,” IEE Proc. on Gener. Transm. Distrib., vol. 147, issue 4, pp.
252-260, July 2000.
[28] S. Toral, J. M. Quero, and L. G. Franquelo, “Power energy metering based on
random signal processing (EC-RPS),” in Proc. IEEE Circuit and Systems Int.
Symposium, pp. 435-438, May 31-June 3, 1998.
[29] Pierre J. Bricaud, “IP reuse creation for system-on-a-chip design,” in Proc. IEEE
Custom Integrated Circuit Conf., San Diego, CA USA, pp. 395-401, May 16-19,
1999.
[30] Yunsi Fei and Niraj K. Jha, “Functional partitioning for low power distributed
systems of systems-on-a-chip,” in Proc. IEEE 15th International Conference on
VLSI Design(VLSID’02), Bangalore, India, pp. 247-281, Jan. 7-11, 2002.
[31] R. P. Dick and N. K. Jha, “MOCSYN: Multiobjective core-based single-chip
system synthesis,” in Proc. IEEE Design Automation and Test in Europe Conf.,
98
Munich, Germany, pp. 263-270, Mar. 9-12, 1999.
[32] D. D. Gajski, F. Vahid, S. Narayan, and J. Gong, Specification and design of
embedded systems, NJ: Prentice-Hall Englewood Cliffs, 1994.
[33] B. Gold and C.M. Rader, Digital processing of signals, New York: McGraw-Hill,
1969.
[34] Yu Guangzong, Progress and interface of ASIC, Microelectronic technology, 1999.
[35] M. S. Sachdev and T. S. Sidhu, “Modelling relays for use in power system
protection studies,” in Proc. IEE Developments in Power System Protection 7th Int.
Conf., Amsterdam, Netherlands, pp. 523-526, Apr. 9-12, 2001.
[36] Mahmoud A. Manzoul, “Overcurrent relay on a FPGA chip,” IEEE Trans. on
Microelectron Reliability, vol. 35, no. 7, pp. 1017.-1022, July 1995.
[37] T. S. Sidhu, M. S. Sachdev, and R. Das, “Modern relays: Research and teaching
using PCs,” IEEE Trans. on Comput. Appl. Power, vol. 10, issue 2, pp. 50-57, Apr.
1997.
[38] S. H. Horowitz, A. G. Phadke, and J. S. Thorpe, “Adaptive transmission system
relaying,” IEEE Trans. on Power Delivery, vol. 3, issue 4, pp. 1436-1445, Oct.
1988.
[39] A. K. Jampala, S. S. Venkata, and M. J. Damborg, “Adaptive transmission
protection: Concepts and computational issues,” IEEE Trans. on Power Delivery,
vol. 4, no. 1, pp. 177-185, Jan. 1989.
[40] G. D. Rockefeller, C. L. Wagner, and J. R. Linders, “Adaptive transmission
relaying concepts for improved performance,” IEEE Trans. on Power Delivery, vol.
3, no. 4, pp. 1446-1458, Oct. 1998.
99
[41] W. A. Elmore, Protective relaying: Theory and application, Marcel Dekker. Inc.,
1994.
[42] R. E. Ray and H. J. Li, “A computer–directed model power system,” Western
Protective Relaying Conference, Spokane, Washington, USA, pp. 256-259, Oct.
21-23, 1986.
[43] D. L. Waikar, A. C. Liew, and S. Elangovan, “Design, implementation and
performance evaluation of a new digital distance relaying algorithm,” IEEE Trans.
on Power System, vol. 11, issue 1, pp. 448-456, Feb. 1996.
[44] A. S. AlFuhaid and M. A. El-Sayed, “A recursive least-squares digital distance
relaying algorithm,” IEEE Trans. on Power Delivery, vol. 14, issue 4, pp.
1257-1262, Oct. 1999.
[45] Samir Palnitkar, Verilog 硬體描述語言, 黃英叡、黃稚存、張銓淵、江文啟，初
版四刷, 台北市：全華科技圖書股份有限公司, 2002.
[46] E. D. Lagnese and D. E. Thomas, “Architectural partitioning for system level
synthesis of integrated circuits,” IEEE Trans. on Computer-Aided Design, vol. 10,
no. 7, pp. 847-860, July 1991.
[47] A. A. Duncan, D. C. Hendry, and P. Gray, “An overview of the COBRA-ABS high
level synthesis system for multi-FPGA systems,” in Proc. IEEE FPGAs for Custom
Computing Machines Conf., Napa Valley, CA USA, pp. 106-115, Apr. 15-17,
1998.
[48] Xilinx Inc. Research Group, Xilinx data book, Xilinx Inc., 2002.
[49] 雅普科技研究團隊, Xilinx XC2S200 數位整合發展系統使用手冊, 新竹：雅普
100
科技有限公司, 2003.
[50] P. J. Moore and A.T. Johns, “Adaptive digital distance protection,” in Proc. IEE
Developments in Power Protection 4th Int. Conf., Edinburgh, UK, pp. 187-191,
Apr. 11-13, 1989.
[51] J. B. Lee, C. W. Ha, and C. H. Jung, “Development of digital distance relaying
algorithm in combined transmission lines with underground power cables,” in Proc.
IEEE Power Engineering Society Summer Meeting, Vancouver, BC Canada, pp.
611-616, July 15-19, 2001.
[52] G. B. Gilcrest, G. D. Rockefeller, and E. A. Udren, “High speed distance relaying
using a digital computer—part I: System description,” IEEE Trans. on Power
Apparat. Syst., vol. PAS-91, pp.1235-1243, Nov. 1972.
[53] Zhang Guiqing , Feng Tao, Zhang Hang, Wang Jianhua, XuHong, Geng Yingsan ,
and Zheng Shiquan, “The implementation of digital protection in power system
using FPGA,” in Proc. IEEE 4th International Conference on ASIC, Shanghai,
China, pp. 474-477, Oct. 23-25, 2001.
[54] A. G. Phadke and J. S. Thorp, Computer relaying for power systems, New York:
Wiley, 1998.
[55] G. Nimmersjo, Q. Werner-Erichsen, B. Hillstrom , and G. D. Rockefeller, “A
digitally-controlled, real-time, analog power-system simulator for closed-loop
protective relaying testing,” IEEE Trans. on Power Delivery, vol. 3, issue. 1, pp.
138-152, Jan. 1988.
[56] M. S. Sachdev, Advancements in microprocessor–based protection and
communication, NJ: IEEE Press. Tutorial Cource Text Piscataway, 1997.
101
[57] G. Ziegler, “Actual development, manufacturing and testing experiences with
microprocessor based system protection,” in Proc. IEEE/NTUA Power Tech. Conf.,
Athens, Greece, pp. 315-320, Sep. 5-8, 1993.
[58] H. Hupfauer, G. Koch, M. Mainka, and H. P. Michaelis, “Management and service
experience with numerical relays in transmission systems,” CIGRE Conference,
Paris, France, pp. 34-108, May 5-7, 1992.
[59] Liancheng Wang and Elmo Price, “New high-speed microprocessor distance
relaying for transmission lines,” in Proc. IEEE Power System Technology
(POWERCON '98) Int. Conf., Beijing, China, pp. 1143-1147, Aug. 18-21, 1998.
[60] B. R. J. Caunce, “Digital protection for power systems [book reviews],” IEE Power
Engineering Journal, vol. 10, issue 1, pp. 3, Feb. 1996.
[61] A. T. Johns and R. K. Aggarwal, “Digital simulation of faulted E.H.V transmission
lines with particular reference to very-high-speed protection,” IEE Proc. Pt.C,
vol.123, no.4, pp.353-359, Apr. 1976.
[62] F. Calero, “Development of a numerical comparator for protective relaying: part I,”
IEEE Trans. on Power Delivery, vol. 11, no. 3, pp. 1266-1273, July. 1996.
[63] M. A. Manzoul, “Multi-function protective relay on FPGA,” IEEE Trans. on
Microelectron Reliability, vol. 38, no. 12, pp. 1963-1968, Dec. 1998.
[64] Marcello Lajolo et. al., “Cosimulation-based power estimation for SOC Design,”
IEEE Trans. on VLSI System, vol. 10, no. 3, pp. 253-366, June 2002.
102
附錄一
MATLAB 模擬測距電驛功能之數據
A． 實例二之 MATLAB 模擬數據
附表 1.1
故障接地電抗為 j0.2 pu 時距離變化和電驛端阻抗、線路阻抗等關係
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
80
0.24+j0.64
0.06+j0.16
0.9∠ − 1.93
0.78∠ − 78.46
1.15∠76.53
75
0.225+j0.6
0.075+j0.2
0.89∠ − 1.98
0.82∠ − 78.9
1.09∠76.92
70
0.21+j0.56
0.09+j0.24
0.88∠ − 2.04
0.87∠ − 79.33
1.01∠77.29
65
0.195+j0.52
0.105+j0.28
0.87∠ − 2.1
0.93∠ − 79.75
0.94∠77.65
60
0.18+j0.48
0.12+j0.32
0.86∠ − 2.16
0.98∠ − 80.17
0.88∠78.01
55
0.165+j0.44
0.135+j0.36
0.85∠ − 2.21
1.04∠ − 80.63
0.81∠78.42
50
0.15+j0.4
0.15+j0.4
0.84∠ − 2.26
1.1∠ − 81.11
0.76∠78.85
45
0.135+j0.36
0.165+j0.44
0.82∠ − 2.3
1.18∠ − 81.6
0.69∠79.3
40
0.12+j0.32
0.18+j0.48
0.81∠ − 2.33
1.25∠ − 82.23
0.65∠79.9
35
0.105+j0.28
0.195+j0.52
0.79∠ − 2.34
1.34∠ − 82.88
0.59∠80.54
30
0.09+j0.24
0.21+j0.56
0.77∠ − 2.31
1.44∠ − 83.62
0.54∠81.31
25
0.075+j0.2
0.225+j0.6
0.75∠ − 2.23
1.55∠ − 84.45
0.48∠82.22
距離
(km)
103
20
0.06+j0.16
0.24+j0.64
0.72∠ − 2.06
1.68∠ − 85.42
0.43∠83.36
15
0.045+j0.12
0.255+j0.68
0.69∠ − 1.75
1.83∠ − 86.55
0.377∠84.8
10
0.03+j0.08
0.27+j0.72
0.66∠ − 1.22
2.01∠ − 87.88
0.33∠86.87
5
0.015+j0.04
0.285+j0.76
0.62∠ − 0.31
2.21∠ − 89.58
0.278∠89.17
0
0.00
0.3+j0.8
0.57∠1.29
2.514∠ − 92.42
0.227∠93.71
附表 1.2
距離固定在 0%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0
0.3+j0.8
0
5.37∠-89.75
0
j0.1
0
0.3+j0.8
0.388∠1.77
3.41∠-91.34
0.114∠93.11
j0.2
0
0.3+j0.8
0.57∠1.29
2.51∠-92.42
0.227∠93.71
j0.3
0
0.3+j0.8
0.67∠1.02
2.00∠-93.23
0.335∠94.25
j0.4
0
0.3+j0.8
0.74∠0.84
1.65∠-94.06
0.45∠94.90
j0.5
0
0.3+j0.8
0.78∠0.71
1.43∠-95.30
0.55∠96.01
附表 1.3
距離固定在 5%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.015+j0.04
0.285+j0.76
0.187∠-16.89
4.37∠-86.42
0.043∠69.44
j0.1
0.015+j0.04
0.285+j0.76
0.47∠-1.83
2.93∠-88.48
0.16∠86.65
104
j0.2
0.015+j0.04
0.285+j0.76
0.616∠-0.31
2.21∠-89.48
0.278∠89.17
j0.3
0.015+j0.04
0.285+j0.76
0.703∠0.09
1.77∠-91.6
0.4∠91.7
j0.4
0.015+j0.04
0.285+j0.76
0.761∠0.228
1.5∠-92.46
0.5∠92.85
j0.5
0.015+j0.04
0.285+j0.76
0.8∠0.28
1.22∠-93.95
0.65∠94.23
附表 1.4
距離固定在 10%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.03+j0.08
0.27+j0.72
0.319∠-14.44
3.73∠-83.88
0.09∠69.44
j0.1
0.03+j0.08
0.27+j0.72
0.536∠-3.31
2.6∠-86.51
0.21∠83.20
j0.2
0.03+j0.08
0.27+j0.72
0.66∠-1.22
2.01∠-87.88
0.33∠86.67
j0.3
0.03+j0.08
0.27+j0.72
0.73∠-0.51
1.64∠-88.71
0.45∠88.20
j0.4
0.03+j0.08
0.27+j0.72
0.783∠-0.197
1.39∠-89.26
0.56∠89.06
j0.5
0.03+j0.08
0.27+j0.72
0.82∠-0.04
1.2∠-89.65
0.68∠89.61
附表 1.5
距離固定在 15%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.045+j0.12
0.255+j0.68
0.42∠-12.55
3.25∠-81.99
0.13∠69.44
j0.1
0.045+j0.12
0.255+j0.68
0.60∠-4.00
2.34∠-84.94
0.26∠80.94
105
j0.2
0.045+j0.12
0.255+j0.68
0.69∠-1.75
1.83∠-86.55
0.38∠84.80
j0.3
0.045+j0.12
0.255+j0.68
0.76∠-0.90
1.51∠-87.55
0.50∠86.65
j0.4
0.045+j0.12
0.255+j0.68
0.80∠-0.50
1.28∠-88.24
0.63∠87.74
j0.5
0.045+j0.12
0.255+j0.68
0.84∠-0.28
1.12∠-88.73
0.75∠88.45
附表 1.6
距離固定在 20%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.06+j0.16
0.24+j0.64
0.49∠-11.1
2.88∠-80.54
0.17∠69.44
j0.1
0.06+j0.16
0.24+j0.64
0.63∠-4.17
2.12∠-83.65
0.297∠79.48
j0.2
0.06+j0.16
0.24+j0.64
0.72∠-2.06
1.68∠-85.42
0.43∠83.36
j0.3
0.06+j0.16
0.24+j0.64
0.76∠-1.16
1.34∠-86.54
0.58∠85.38
j0.4
0.06+j0.16
0.24+j0.64
0.78∠-0.71
1.20∠-87.32
0.68∠86.61
j0.5
0.06+j0.16
0.24+j0.64
0.82∠-0.45
1.05∠-87.89
0.81∠87.44
附表 1.7
距離固定在 25%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.075+j0.2
0.225+j0.6
0.55∠-9.94
2.58∠-79.38
0.21∠69.44
j0.1
0.075+j0.2
0.225+j0.6
0.672∠-4.2
1.94∠-82.58
0.35∠78.38
106
j0.2
0.075+j0.2
0.225+j0.6
0.75∠-2.23
1.55∠-84.45
0.48∠82.22
j0.3
0.075+j0.2
0.225+j0.6
0.80∠-1.33
1.30∠-85.67
0.62∠84.34
j0.4
0.075+j0.2
0.225+j0.6
0.84∠-0.86
1.12∠-86.52
0.75∠85.66
j0.5
0.075+j0.2
0.225+j0.6
0.86∠-0.58
0.99∠-87.15
0.87∠86.57
附表 1.8
距離固定在 30%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.09+j0.24
0.21+j0.56
0.60∠-9.00
2.34∠-78.44
0.26∠69.44
j0.1
0.09+j0.24
0.21+j0.56
0.70∠-4.14
1.78∠-81.67
0.39∠77.53
j0.2
0.09+j0.24
0.21+j0.56
0.77∠-2.31
1.44∠-83.62
0.54∠81.31
j0.3
0.09+j0.24
0.21+j0.56
0.82∠-1.44
1.21∠-84.90
0.68∠83.46
j0.4
0.09+j0.24
0.21+j0.56
0.85∠-0.96
1.05∠-85.81
0.81∠84.85
j0.5
0.09+j0.24
0.21+j0.56
0.87∠-0.68
0.92∠-86.48
0.95∠85.80
附表 1.9
距離固定在 35%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.105+j0.28
0.195+j0.52
0.64∠-8.22
2.14∠-77.66
0.30∠69.44
j0.1
0.105+j0.28
0.195+j0.52
0.73∠-4.03
1.65∠-80.90
0.44∠76.87
107
j0.2
0.105+j0.28
0.195+j0.52
0.79∠-2.34
1.34∠-82.88
0.59∠80.54
j0.3
0.105+j0.28
0.195+j0.52
0.83∠-1.5
1.14∠-84.20
0.73∠82.70
j0.4
0.105+j0.28
0.195+j0.52
0.86∠-1.03
0.99∠-85.15
0.87∠84.12
j0.5
0.105+j0.28
0.195+j0.52
0.88∠-0.75
0.87∠-85.90
1.01∠85.15
附表 1.10
距離固定在 40%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.12+j0.32
0.18+j0.48
0.67∠-7.56
1.97∠-77.00
0.34∠69.44
j0.1
0.12+j0.32
0.18+j0.48
0.754∠-3.89
1.53∠-80.23
0.49∠76.34
j0.2
0.12+j0.32
0.18+j0.48
0.81∠-2.33
1.25∠-82.23
0.65∠79.90
j0.3
0.12+j0.32
0.18+j0.48
0.85∠-1.54
1.06∠-83.58
0.80∠82.04
j0.4
0.12+j0.32
0.18+j0.48
0.87∠-1.08
0.93∠-84.55
0.94∠83.47
j0.5
0.12+j0.32
0.18+j0.48
0.89∠-0.796
0.82∠-85.28
1.09∠84.48
附表 1.11
距離固定在 45%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.135+j0.36
0.165+j0.44
0.70∠-7.00
1.82∠-76.44
0.38∠69.44
j0.1
0.135+j0.36
0.165+j0.44
0.77∠-3.74
1.43∠-79.64
0.54∠75.90
108
j0.2
0.135+j0.36
0.165+j0.44
0.82∠-2.30
1.18∠-81.60
0.69∠79.30
j0.3
0.135+j0.36
0.165+j0.44
0.86∠-1.55
1.00∠-83.00
0.86∠81.45
j0.4
0.135+j0.36
0.165+j0.44
0.88∠-1.11
0.88∠-84.00
1.00∠82.89
j0.5
0.135+j0.36
0.165+j0.44
0.90∠-0.83
0.78∠-84.74
1.54∠83.91
附表 1.12
距離固定在 50%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.15+j0.4
0.15+j0.4
0.73∠-6.52
1.70∠-67.00
0.43∠69.48
j0.1
0.15+j0.4
0.15+j0.4
0.79∠-3.59
1.34∠-79.12
0.59∠75.53
j0.2
0.15+j0.4
0.15+j0.4
0.84∠-2.26
1.10∠-81.11
0.76∠78.85
j0.3
0.15+j0.4
0.15+j0.4
0.87∠-1.55
0.94∠-82.48
0.93∠80.93
j0.4
0.15+j0.4
0.15+j0.4
0.89∠-1.13
0.82∠-83.48
1.09∠82.35
j0.5
0.15+j0.4
0.15+j0.4
0.90∠-0.86
0.73∠-84.23
1.23∠83.37
附表 1.13
距離固定在 55%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.165+j0.44
0.135+j0.36
0.75∠-6.10
1.59∠-75.54
0.47∠69.44
j0.1
0.165+j0.44
0.135+j0.36
0.81∠-3.45
1.26∠-78.65
0.64∠75.20
109
j0.2
0.165+j0.44
0.135+j0.36
0.85∠-2.21
1.04∠-80.63
0.81∠78.42
j0.3
0.165+j0.44
0.135+j0.36
0.88∠-1.54
0.89∠-81.99
0.99∠80.45
j0.4
0.165+j0.44
0.135+j0.36
0.90∠-1.14
0.78∠-82.98
1.15∠81.84
j0.5
0.165+j0.44
0.135+j0.36
0.92∠-0.87
0.70∠-83.74
1.31∠82.87
附表 1.14
距離固定在 60%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.18+j0.48
0.12+j0.32
0.77∠-5.73
1.50∠-75.17
0.51∠69.44
j0.1
0.18+j0.48
0.12+j0.32
0.82∠-3.30
1.18∠-78.23
0.69∠74.93
j0.2
0.18+j0.48
0.12+j0.32
0.86∠-2.16
0.98∠-80.17
0.88∠78.01
j0.3
0.18+j0.48
0.12+j0.32
0.89∠-1.52
0.84∠-81.50
1.06∠79.98
j0.4
0.18+j0.48
0.12+j0.32
0.91∠-1.14
0.74∠-82.50
1.23∠81.36
j0.5
0.18+j0.48
0.12+j0.32
0.93∠-0.89
0.66∠-83.25
1.41∠82.36
附表 1.15
距離固定在 65%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.195+j0.52
0.105+j0.28
0.78∠-5.40
1.41∠-74.84
0.55∠69.44
j0.1
0.195+j0.52
0.105+j0.28
0.84∠-3.17
1.12∠-77.84
0.75∠74.67
110
j0.2
0.195+j0.52
0.105+j0.28
0.87∠-2.10
0.93∠-79.75
0.94∠77.65
j0.3
0.195+j0.52
0.105+j0.28
0.90∠-1.50
0.80∠-81.07
1.13∠79.57
j0.4
0.195+j0.52
0.105+j0.28
0.92∠-1.13
0.70∠-82.04
1.31∠80.90
j0.5
0.195+j0.52
0.105+j0.28
0.94∠-0.89
0.63∠-82.78
1.45∠81.89
附表 1.16
距離固定在 70%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.21+j0.56
0.09+j0.24
0.80∠-5.11
1.33∠-74.55
0.60∠69.44
j0.1
0.21+j0.56
0.09+j0.24
0.85∠-3.04
1.05∠-77.47
0.81∠74.43
j0.2
0.21+j0.56
0.09+j0.24
0.88∠-2.04
0.87∠-79.33
1.01∠77.29
j0.3
0.21+j0.56
0.09+j0.24
0.91∠-1.48
0.75∠-80.62
1.21∠79.14
j0.4
0.21+j0.56
0.09+j0.24
0.93∠-1.13
0.66∠-81.56
1.41∠80.43
j0.5
0.21+j0.56
0.09+j0.24
0.94∠-0.90
0.59∠-82.29
1.59∠81.39
附表 1.17
距離固定在 75%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.225+j0.6
0.075+j0.2
0.81∠-4.85
1.26∠-74.28
0.64∠69.43
j0.1
0.225+j0.6
0.075+j0.2
0.86∠-2.92
1.00∠-77.11
0.86∠74.19
111
j0.2
0.225+j0.6
0.075+j0.2
0.89∠-1.98
0.82∠-78.90
1.09∠76.92
j0.3
0.225+j0.6
0.075+j0.2
0.92∠-1.45
0.71∠-80.15
1.30∠78.70
j0.4
0.225+j0.6
0.075+j0.2
0.93∠-1.12
0.62∠-81.06
1.50∠79.94
j0.5
0.225+j0.6
0.075+j0.2
0.95∠-0.90
0.55∠-82.76
1.73∠80.86
附表 1.18
距離固定在 80%時故障接地電抗對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.24+j0.64
0.06+j0.16
0.82∠-4.61
1.20∠-74.05
0.68∠69.44
j0.1
0.24+j0.64
0.06+j0.16
0.87∠-2.81
0.94∠-76.75
0.93∠73.94
j0.2
0.24+j0.64
0.06+j0.16
0.90∠-1.93
0.78∠-78.46
1.15∠76.53
j0.3
0.24+j0.64
0.06+j0.16
0.93∠-1.43
0.66∠-79.64
1.41∠78.21
j0.4
0.24+j0.64
0.06+j0.16
0.94∠-1.12
0.58∠-80.52
1.62∠79.40
j0.5
0.24+j0.64
0.06+j0.16
0.96∠-0.91
0.52∠-81.19
1.84∠80.28
112
B． 實例三之 MATLAB 模擬數據
附表 2.1
距離固定在 0%時故障接地電阻對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0
0.2+j0.7
0∠0
10.28∠-89.18
0∠0
0.01
0
0.2+j0.7
0.114∠-81.06
10.16∠-82.81
0.01∠1.75
0.02
0
0.2+j0.7
0.220∠-74.89
9.92∠-76.66
0.02∠1.77
0.03
0
0.2+j0.7
0.322∠-69.06
9.6∠-70.84
0.034∠1.78
0.04
0
0.2+j0.7
0.410∠-63.65
9.2∠-65.45
0.045∠1.81
0.05
0
0.2+j0.7
0.490∠-58.69
8.76∠-60.52
0.06∠1.83
附表 2.2
距離固定在 10%時故障接地電阻對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.02+j0.07
0.18+j0.63
0.430∠-9.24
5.960∠-83.29
0.07∠74.05
0.01
0.02+j0.07
0.18+j0.63
0.460∠-13.9
5.880∠-79.26
0.08∠65.35
0.02
0.02+j0.07
0.18+j0.63
0.480∠-17.52
5.783∠-75.36
0.08∠57.84
0.03
0.02+j0.07
0.18+j0.63
0.533∠-20.13
4.824∠-71.63
0.11∠51.50
0.04
0.02+j0.07
0.18+j0.63
0.550∠-21.86
4.720∠-68.07
0.12∠46.20
0.05
0.02+j0.07
0.18+j0.63
0.590∠-22.94
4.370∠-64.72
0.124∠41.78
113
附表 2.3
距離固定在 20%時故障接地電阻對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.04+0.14
0.16+j0.56
0.61∠-6.48
4.19∠-80.54
0.15∠74.05
0.01
0.04+0.14
0.16+j0.56
0.62∠-8.33
4.14∠-77.40
0.15∠69.07
0.02
0.04+0.14
0.16+j0.56
0.64∠-9.91
4.08∠-74.37
0.16∠64.45
0.03
0.04+0.14
0.16+j0.56
0.65∠-11.23
4.01∠-71.43
0.16∠60.21
0.04
0.04+0.14
0.16+j0.56
0.67∠-12.28
3.94∠-68.62
0.17∠56.33
0.05
0.04+0.14
0.16+j0.56
0.69∠-13.10
3.86∠-65.92
0.18∠52.82
附表 2.4
距離固定在 30%時故障接地電阻對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.06+j0.21
0.14+j0.49
0.71∠-5.00
3.23∠-79.05
0.22∠74.05
0.01
0.06+j0.21
0.14+j0.49
0.71∠-6.06
3.20∠-76.35
0.22∠70.29
0.02
0.06+j0.21
0.14+j0.49
0.72∠-7.00
3.16∠-73.62
0.23∠60.72
0.03
0.06+j0.21
0.14+j0.49
0.73∠-7.82
3.11∠-71.19
0.24∠60.37
0.04
0.06+j0.21
0.14+j0.49
0.75∠-8.51
3.06∠-68.74
0.244∠60.22
0.05
0.06+j0.21
0.14+j0.49
0.76∠-9.10
3.00∠-66.38
0.25∠57.29
114
附表 2.5
距離固定在 40%時故障接地電阻對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.08+j0.28
0.12+j0.42
0.76∠-4.06
2.63∠-78.11
0.29∠74.05
0.01
0.08+j0.28
0.12+j0.42
0.77∠-4.80
2.60∠-75.62
0.30∠70.82
0.02
0.08+j0.28
0.12+j0.42
0.78∠-5.46
2.60∠-73.196
0.30∠67.73
0.03
0.08+j0.28
0.12+j0.42
0.79∠-6.10
2.54∠-70.85
0.31∠64.79
0.04
0.08+j0.28
0.12+j0.42
0.80∠-6.59
2.50∠-68.57
0.32∠62.02
0.05
0.08+j0.28
0.12+j0.42
0.804∠-7.00
2.50∠-66.38
0.33∠59.40
附表 2.6
距離固定在 50%時故障接地電阻對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.1+j0.35
0.1+j0.35
0.81∠-3.42
2.21∠-77.47
0.364∠75.05
0.01
0.1+j0.35
0.1+j0.35
0.811∠-4.00
2.20∠-75.00
0.370∠71.00
0.02
0.1+j0.35
0.1+j0.35
0.82∠-4.52
2.17∠-72.68
0.380∠68.15
0.03
0.1+j0.35
0.1+j0.35
0.824∠-5.00
2.14∠-70.38
0.385∠65.40
0.04
0.1+j0.35
0.1+j0.35
0.83∠-5.40
2.11∠-68.16
0.390∠62.77
0.05
0.1+j0.35
0.1+j0.35
0.84∠-5.74
2.08∠-66.02
0.400∠60.28
115
附表 2.7
距離固定在 60%時故障接地電阻對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.12+j0.42
0.08+j0.28
0.83∠-2.95
1.91∠-77.00
0.44∠74.05
0.01
0.12+j0.42
0.08+j0.28
0.84∠-3.45
1.89∠-74.49
0.44∠71.03
0.02
0.12+j0.42
0.08+j0.28
0.85∠-3.91
1.87∠-72.00
0.45∠68.13
0.03
0.12+j0.42
0.08+j0.28
0.851∠-4.31
1.85∠-69.67
0.46∠65.36
0.04
0.12+j0.42
0.08+j0.28
0.86∠-4.65
1.82∠-67.38
0.47∠62.70
0.05
0.12+j0.42
0.08+j0.28
0.864∠-4.95
1.795∠-65.17
0.48∠60.22
附表 2.8
距離固定在 70%時故障接地電阻對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.14+j0.49
0.06+j0.21
0.86∠-2.60
1.68∠-76.65
0.51∠74.05
0.01
0.14+j0.49
0.06+j0.21
0.86∠-3.07
1.67∠-73.88
0.52∠70.80
0.02
0.14+j0.49
0.06+j0.21
0.87∠-3.50
1.65∠-71.20
0.53∠67.71
0.03
0.14+j0.49
0.06+j0.21
0.873∠-3.86
1.464∠-68.6
0.601∠64.74
0.04
0.14+j0.49
0.06+j0.21
0.88∠-4.18
1.46∠-66.11
0.604∠61.93
0.05
0.14+j0.49
0.06+j0.21
0.89∠-4.45
1.43∠-63.71
0.610∠59.26
116
附表 2.9
距離固定在 80%時故障接地電阻對應電驛端阻抗等參數之關係
Zf (pu)
ZL(1~3)
ZL(2~3)
V1(F)
IG1-1(F)
Zm
0
0.16+j0.56
0.04+j0.14
0.87∠-2.32
1.50∠-76.37
0.58∠74.05
0.01
0.16+j0.56
0.04+j0.14
0.88∠-2.81
1.49∠-73.09
0.59∠70.28
0.02
0.16+j0.56
0.04+j0.14
0.89∠-3.24
1.47∠-69.91
0.60∠66.67
0.03
0.16+j0.56
0.04+j0.14
0.891∠-3.62
1.45∠-66.86
0.61∠63.24
0.04
0.16+j0.56
0.04+j0.14
0.90∠-4.00
1.43∠-63.94
0.63∠60.01
0.05
0.16+j0.56
0.04+j0.14
0.904∠-4.176
1.40∠-61.15
0.65∠56.98
117