Uploaded by 이휘중

서강대학교 기초회로이론 김광수 교수님 설계과제2(2020)

advertisement
기초회로이론 설계과제 2
- Voltage summer 설계-
과목명/분반. 기초회로이론/01
담당교수님. 김광수 교수님
제출일.
학과/학년.
20.12.3
전자공학/1
학번.
20201516
성명.
이 휘 중
1. 실험 제목 : Voltage Summer 설계
2. 설계 목적
Op-amp를 이용한 inverting/non-inverting configuration 및 superposition principle을
이해하고 이를 응용한 voltage summer 회로를 설계하는 것을 목적으로 한다.
3. 목표 및 기준설정 (설계과정 1)
*목표
이번 프로젝트에서는 Superposition principle을 이용하여 op-amp를 이용한 inverting
및 non-inverting configuration을 결합한 다음과 같은 입출력 관계를 갖는 voltage
summer 회로를 설계 (  V≤  ≤ V 의 전압 영역 고려)하는 것을 목표로 한다.
    
*설계 조건
1) 회로를 설계할 때 Op-amp 1개, Resister 2개, ±15V Voltage source 1개만을 사용하
여야 한다.
2) 설계된 회로를 Pspice 프로그램을 이용하여 다음의 입력 전압에 대하여 출력 신호를 분석
한다.
     V V VV V V
3) 보건 및 안전을 위해 회로에 흐르는 순간 전류가 0.1A를 넘지 않아야 한다.
4) Op-amp의 비이상적인 특성에도 결과 값의 변화가 미미해야한다. 이 부분을 pspice프로
그램을 통해 확인할 때            의 조건을 사용해 확인한다.
5) 설계된 회로를 시중에서 쉽게 구입 가능한 Op-amp(LM324)로 정상동작 가능한 설계여
야 한다.
*저항 값 설정
저항 값 설정에 관해서는 합성 및 분석에서 저항 값 선정 과정에 대해 자세히 다루도록 하겠
다.
4. 합성 및 분석 (설계과정 2)
*합성 및 분석은 다음의 순서로 전개된다.
➀관련이론
➁회로설계과정
➂설계된 회로도(ideal)
➃입력 전압에 대하여 출력 신호 분석(ideal)
➄설계된 회로도(LM324 사용)
➅입력 전압에 대하여 출력 신호 분석(LM324 사용)
➀관련이론
이번 프로젝트에서는 사용된 소자는 회로를 설계할 때 Op-amp 1개, Resister 2개, ±15V
Voltage source 1개이다. Resister는 전기저항 소자로써 전기저항을 가진다.
전기저항이란 도체에서 전류의 흐름을 방해하는 정도를 나타내는 물리량이며 그 크기는 다음

의 두 식과 관련이 있다. Œ    (옴의 법칙),      . 즉, 전압  에 전류  가 흐를 때의

비례상수 값, 혹은 길이, 반지름, 그리고 비저항에 관한 식으로 전기 저항의 크기가 정해
진다. 아날로그 회로란 연속적인 아날로그 신호를 처리하는 회로이다. 아날로그 IC는 입력신
호에 대해 출력하는 신호가 선형적인 것이 많은데 그 이유 때문에 Linear IC라고도 한다.
Op-amp(연산 증폭기)는 연속적인 아날로그 신호를 처리
장치이다. 대표적인 아날로그 IC가
Op-amp이다. Op-amp(Operation Amplifier)라고 이름이 지어진 이유는 입력 신호를 증폭하
거나 연산(덧셈, 뺄셈, 미분, 적분 등)을 할 수 있기 때문이다. Op-amp와 저항을 이용하여 입
력 신호에 대해 원하는 연산을 하여 출력하는 회로를 만들 수 있다. Op-amp에 해당하는 등
가회로를 그려보면 아래의 그림과 같다.
이러한 등가회로에 외부 회로가 연결되었을 때의 등가회로를 그려보면 아래와 같다.
이때 입력 전압
 와
출력전압
의
비를 전압분배를 통해 식으로 나타내면 다음과 같다.



      


 
 





이때 이상적인 Op-amp의 경우 연결되는 외부회로의 테브넌 등가저항
관계없이 일정한 원하는 입출력 전압의 비를 얻기 위해서는
 
과 의
값에
    로 하여 전압분
배비를 가능한 1에 가깝게 만든다. 여기서 이득을 최대화하기 위해 이상적인 Op-amp는 이득
을 무한대로, 즉,
  ∞   ∞    로
설정한다. 이득이 무한대로 가까워 짐에 따라
입력 양단의 전압차가 0에 수렴(   
또한
  ∞ 가
 )해야 하며 따라서    를 만족하게 된다.
되며 입력단자에 흐르는 전류는 0이 된다. (  
   )
이번 실험에서는 이 이론을 통해 저항 2개와 Op-amp 1개를 이용하여
    
(  V≤  ≤ V )를 출력하는 회로를 만들 것이다. 이때 저항 값을 조정하여 원하는 연산 식
을 만들어 낼 수 있다. 이때 각 저항 값을 결정할 때 superposition principle을 이용해 결정
할 수 있다. superposition principle이란 여러 개의 전원을 갖는 임의의 회로에서 임의이 저
항에 인가되는 전압과 흐르는 전류는 각 독립된 전원에 의한 전압과 전류의 대수적인 합과 같
다는 원리이다. 이때 해당하는 전원을 제외한 Independent voltage source는 short circuit
으로 대체하고 Independent current source는 open circuit으로 대체해 새로운 등가회로를
그려 계산한다.
➁회로설계과정
저항 2 개와 Op-amp 1개를 사용하여 회로를 만들어야 하므로 기본적으로 아래의 그림 같
이 회로를 설정하였다.
입력과 출력전압의 관계가
    를
만족해야한다. 이는 저항의 크기 비를 조정하
여 만들 수 있는 것을 이론을 통해 알고 그에 따라 저항 값을 설정해 보았다. 저항의 크기 비
를 설정할 때는 이상적인 Op-amp로 생각하여 계산하였다. 이상적인 경우
다.
이 사실과 superposition principle을 이용하면 저항 ,
 의
   를 만족한
크기의 비를 알 수 있다.
먼저 옆의 회로에서   을
제외하고   를 단락회로라고
생각하면   에는 0V의 전압이
인가되게 된다. (basic
non-inverting op-amp
configuration) 이때 node
analysis를 이용해 회로를
분석하면 아래와 같다.
     ′






  
′   

마찬가지로   을 제외하고   를 단락회로라고 생각하면   에는 0V의 전압이 인가되게 된
다.(basic inverting op-amp configuration) 이때 node analysis를 이용해 회로를 분석하면
아래와 같다.
     ′′





⇔′′   

이때 superposition principle에 의해
  

  ′  ″      


다. 목표로 한 입력과 출력전압의 관계가
    이므로 의
크기는
를 만족한
 의
크기의
2배가 됨을 알 수 있다.
또한, node analysis를 통해 두 저항의 크기 비를 구할 수도 있다. 이때 아래의 식들이 성
립함을 알 수 있다.
   ⇔
     






     



    



⇔  
따라서
즉,
 의
 의
크기는
크기를
    가
 의
크기의 2배가 됨을 node analysis를 통해서도 알 수 있다.
 의
크기의
2배로
설정하면
출력전압과
입력전압의
관계가
된다. 두 저항의 관계를 구했으니 이제 구체적인 값을 설정해야한다. 주
어진 전압범위에서 입력전압을 인가할 때 발생하는 순간 전류가 0.1A를 넘지 않아야 하므로
i1과 i2가 모두 0.1A 미만이어야 한다. 입력전압의 범위가  V≤  ≤ V 이므로 저항 ,
 의
크기를 각각 1kΩ, 2kΩ으로 설정하면 흐르는 전류를 충분히 작게 만들 수 있을 것으로
예상된다.
➂설계된 회로도(ideal) : 만들어진 이상적인 회로는 아래의 그림과 같다.
➃입력 전압에 대하여 출력 신호 분석(ideal)
위의 이상적인 회로의 입력전압에 제시된 값들을 넣어 simulation한 결과는 아래와 같다.
제시된 입력 전압 값:        V      V  V  V  V  V 
1)        V   
       
       
   
목표한 값이 나온
것을
확인할
수
있다.
2)           
       
       
   
목표한 값이 나온
것을
있다.
확인할
수
3)        V    
       
       
   
목표한 값이 나온
것을
확인할
수
있다.
4)        V   
       
        
   
목표한
값이
나온
것을 확인할 수 있
다.
➄설계된 회로도(LM324 사용)
이상적인 회로도로 simulation한 결과 목표로 했던 출력을 얻을 수 있었다. 이상적인 경우가
아닌 실제 시중에서 손쉽게 구할 수 있는 Op-amp인 LM-324로 설계한 회로는 아래와 같다.
➅입력 전압에 대하여 출력 신호 분석(LM324 사용)
위의 LM-324를 사용한 회로의 입력전압에 제시된 값들을 넣어 simulation한 결과는 아래와
같다.
제시된 입력 전압 값:        V      V  V  V  V  V 
1)        V  
     

제 결과값 
       
       
   목표 
목표한 값과 거의
유사한 결과 값이
나온 것을 확인할
수 있다.
2)           
     
실제 결과값 
       
       
   목표 
목표한 값과 거의
유사한
나온
결과
것을
수 있다.
값이
확인할
3)        V    
  ≈   

제 결과 값 
        
       
    목표 
목표한 값과 거의 유
사한 결과 값이 나온
것을 확인할 수 있다.
4)        V   
       
        
   
목표한 값이 나온
것을 확인할 수 있
다.
5. 시험 및 평가 (설계과정 3)
*시험 및 평가는 다음의 순서로 전개된다.
➀ test: 설계 계획서에 제시된 test방법에 따른 회로 시험(test 1~5)
➁ 평가: 설계 제한 요소를 고려하여 목표와 기준에 맞도록 회로가 구현되는지 평가
➀ test: 설계 계획서에 제시된 test방법에 따른 회로 시험(test 1~5)
1) 주어진 조건에 맞는 회로를 설계하고, 저항 값 선정방법을 제시
4-➁회로설계과정에 자세히 기술되어 있음.
2) Pspice를 이용하여 주어진 조건에 해당하는 simulation 결과를 제시.
4-➃입력전압에 대하여 출력 신호 분석(ideal), 4-➅입력전압에 대하여 출력 신호
분석(LM-324사용)에 자세히 기술되어 있음.
3) 각 부품에 흐르는 순간 전류가 0.1A를 넘지 않음을 계산식으로 제시
4-➁회로설계과정 중 저항 값을 선정하는 과정에 계산식을 이용해 기술되어 있으며
4-➃,➅에 첨부된 Pspice를 통한 simulation 결과 사진을 보면 각 부품에 흐르는 순
간 전류가 0.1A보다 훨씬 작은 값들이 흐르고 있음을 확인할 수 있다.
4) 비이상적인 특성에도 동작함을 Pspice simulation으로 제시
(조건 :          )
4-➀관련이론에 첨부된 Op-amp 등가회로를 설계된 회로에 Op-amp 대신
삽입하여 Pspice를 통해 simulation을 하고 설정된 목표와 기준에 부합하는지 확인해
보았다. 그 결과는 아래와 같다.
1)        V   
     

제 결과 값 
        
       
    목표 
2)           
     
실제 결과 값 
       
       
   목표 
3)        V    
     

제 결과 값 
        
       
   
4)        V   
        
        
   목표 
위 4가지 입력값 case 모두 이상적인 Op-amp를 사용할 때와 매우 유사한 결과가 나왔다.
즉, 목표한 값과 거의 유사하거나 일치하는 출력 결과 값이 나온 것을 확인할 수 있다. 또한
각 소자에 흐르는 전류의 크기도 0.1A 보다 훨씬 작은 값이 흐르는 것을 확인 할 수 있다.
따라서 이번에 설계된 회로는 비이상적인 특성에도 주어진 목표와 기준을 만족시키도록 잘 설
계가 되었다고 할 수 있다.
5) Pspice 검증 시 Op-amp를 LM324로 설정하고, simulation 결과를 제시
4-➅입력전압에 대하여 출력 신호 분석(LM-324사용)에 simulation 결과가 제시되
어 있음.
➁ 평가: 설계 제한 요소를 고려하여 목표와 기준에 맞도록 회로가 구현되는지 평가
이번 설계의 목표와 제한요소를 다시 한 번 기술하면 아래와 같다.
-목표:
Op-amp
1개,
    와
같은
Resister
입출력
2개,
±15V
관계를
갖는
Voltage
voltage
source
1개만을
summer
사용하여
회로를
설계
(  V≤  ≤ V 의 전압 영역 고려)하는 것을 목표로 한다.
-설계 제한 요소
보건 및 안전)
- 각 부품에 흐르는 순간 전류가 0.1A를 넘지 않도록 설계
생산성과 내구성)
- 다음과 같은 Op-amp의 비이상적인 특성에도 주어진 기준을 만족하도록 설계 (다음의
임계값에서 정상 동작이 가능함을 확인)
        
산업표준)
- 시중에서 손쉽게 구입 가능한 Op-amp(LM324)로 정상 동작이 가능하도록 설계
이번 회로는 주어진 소자들만을 이용해 목표로 하는 출력 값을 얻을 수 있었다. 즉 설계 목
표와 기준에 부합하는 회로이다. 또한 모든 제시된 경우에 대해 Pspice를 이용해 simulation
을 한 결과 각 부품에 흐르는 전류의 크기가 0.1A미만이 나왔다. 또한
5-➃-4)에서 확인할
수 있듯 비이상적인 특성에도 주어진 기준을 만족하며, 4-➅에서 확인할 수 있듯이 시중에서
손쉽게 구입 가능한 Op-amp(LM324)로 정상 동작이 가능하도록 설계되었다. 따라서 이번에
설계된 Op-amp 회로는 목표와 기준에 부합하며 설계 제한 요소를 만족하는 성공적인 회로라
고 할 수 있다.
6. 논의 사항
1) 제시된 입력 조건에 대해 정확한 결과가 나오는지 논의
2) 각 부품에 흐르는 전류가 0.1A를 넘지 않는지 확인, 그렇지 않을 경우 원인에 대해
논의.
3) Op-amp의 비이상적 특성에 있어서 정상동작을 하는지 확인, 그렇지 않을 경우 원인
에 대해 논의
4) 실제로 사용가능한 Op-amp(LM324)에 대해 정상 동작하는지 확인, 그렇지 않을 경우
원인에 대해 논의
결론적으로 superposition principle을 통해 구한 저항 비에 따라 옴의 법칙을 이용해 저
항 값을 설정해 설계한 회로를 simulation 했을 때의 결과 값이 목표한 결과와 일치했다. 즉,
주어진 소자와 조건들로 목표한 회로를 설계하는데 성공하였다. 또한 각 부품에 흐르는 전류
가 0.1A를 넘지 않았고 Op-amp의 비이상적 특성에 있어서 정상작동 하는지 확인하였을 때
도 목표한 결과를 얻을 수 있었다. 실제로 시중에서 쉽게 구해 사용가능한 Op-amp(LM324)
에 대해 정상 동작하는지 확인했을 때도 마찬가지로 목표한 결과 값과 매우 유사한 결과를 얻
을 수 있었다. 설계과정에서 superposition principle을 이용해 사용한 두 저항 값의 비를 계
산하였고, 그 과정에서 각각의 개별 전원에 대한 등가회로는 inverting/non-inverting
configuration이 됨을 알 수 있었다. 따라서 이번 설계를 통해 Op-amp를 이용한 inverting
/non-inverting
configuration
및
superposition
principle을
이해하고
이를
응용한
voltage summer 회로를 설계하는 목표를 이룰 수 있었다. 즉, 이번 설계 프로젝트는 모든
조건과 제한사항을 만족하고 설계 목적을 달성했기에 성공적이라고 할 수 있다.
조금 더 발전해서 논의를 해보자면, 회로 분석법을 이용한 이론값, Pspice 프로그램을 이용
한 시뮬레이션에서는 목표했던 값을 큰 오차 없이 설계할 수 있었지만, 실제적인 경우에서 생
각해보자면 산업 표준 상으로 만들어진 현실에서의 저항은 오차범위가 약 2~10%정도로 설정
돼 있고, 또한 실제로 회로를 만들었다고 생각해보면 저항에서 발생하는 열로 인한 에너지 손
실이 오차 발생시킬 것이다. 또한 도선의 전기전도도가 실제로 100%는 아닌 것을 고려하면
각 저항과 도선에서 에너지 손실이 발생할 것이고 목표로 하였던 값과는 조금 더 오차가 발생
할 수 있을 것이라 예상된다. 하지만 목표로 한 값을 얻는 데에는 큰 문제가 되지 않을 정도
로 그 오차도 매우 미미할 것으로 예상된다. 설계에서 사용된 저항의 경우 시중에서 매우 저
렴한 가격으로 구할 수 있고 오차범위도 ±5%이다. 또한 다른 자제의 경우도 시중에서 비싸
지 않은 가격에 구입할 수 있음을 확인했다. 회로 설계에 사용되는 소자들을 경제성을 고려하
더라도 목표한 결과를 얻을 수 있는 오차 범위 내의 소자들을 시중에서 쉽게 구할 수 있으며,
이 소자들을 사용하여 회로를 설계하였을 경우 목표한 voltage summer 회로를 만들 수 있
을 것이라고 생각된다.
또한 앞서 회로 시험 및 분석, 평가에서 확인 하였듯 설계된 회로는
안정적인 성능을 가질 것이라 예상된다. 따라서 최종적으로 이번 회로 설계는 경제성과 성능
을 모두 고려한 성공적인 설계라고 할 수 있다.
Download