Uploaded by h850795.kfc

如何做好阻抗控制讲义资料

advertisement
如何做好阻抗控制
资料整理: 王
日
敬
期 : 2006.2.8
参考文献: 特性阻抗之诠释与测试(白蓉生教授)
Ø 什么是阻抗
引言
Ø PCB的传输线
Ø 为什么要控制阻抗?
Ø
决定阻抗控制大小的因素
Ø 如何做好阻抗控制
Creat By Jeanne
Ø什么是阻抗
1:阻抗的定义:
导线中所传导的为交流电(A.C)时,所遭遇到的阻力.
(Impedance )
2:特性阻抗的定义(Characteristic Impedance Control)
在PCB线路中流动的是方波信号或脉冲信号(SQUARE WAVE
SIGNAL PULSE)
在能量上的传输,这种信号在传输时所受的阻力称为特性阻
抗。
3:差动阻抗定义(Differential Impedance Control):
指在同一层中的两根信号线间的信号阻力干扰。
4:共面阻抗定义(Coplanar Waveguide Impedance Control):
也是差动阻抗的一种.但信号的传输与其相邻的铜面距离有相
应的影响.
Creat By Jeanne
ØPCB的传输线
PCB的传输线是由讯号线、介质层与参考层三者
共同组成,缺一不可。
(凡讯号在导线中传播时,若该线路的长度接近
讯号波长的1/7时,该导线即被视为传输线。波长
=光束(C)/频率(F)
Er:也称为DK(介质常数),即相对容
电率。不同的材料,在不同的测量
条件下,其Er值也不同。对讯号的
传播速度有很大的影响。
Creat By Jeanne
Ø常见的四种传输线
如上图所示:
电力线
磁力线
第一种为共轴的传输线。同轴电缆Coaxial Cable
第二种为微波传输线,即我们一般看到的阻抗线在外层的
特性阻抗。
第三种是带状传输线,即我们一般看到的阻抗线在内层的
特性阻抗。
第四种为共面线,即我们经常讲到的共模阻抗。
Creat By Jeanne
Ø 讯号传播与传输线。
1:正弦波讯号在介质中的传播速度与光速成正比,与其介质常数(DK)
成反比。
2:减少串讯的方法:短线、薄板、少平行线。
a:传输线越短,延误愈少。
b:密集布线时介质层愈薄则杂讯愈少。
导体中出现电流时也会连带产生磁场,一旦相 邻两
铜线的磁力线纠缠在一起时,将出现杂讯。
c: 避免平行减短长度。
Creat By Jeanne
Ø为什么要控制阻抗?
1:针对目前高频高速的要求,及对信号失真状况越
来越高的要求,在设计PCB时方波信号在多层
板讯号线中,其特性阻抗值必须要和电子元件
的内置电子阻抗相匹配,才能保证信号的完整
的传输。
2:当特性阻抗值超出公差时,所传讯号的能量将出
现反射、散失、衰减或延误等劣化现象,严重
时会出现错误讯号。
3:由于元件的电子阻抗越高,其传输速率越快。
总之,是为了配合电子元器件的电子阻抗,避免信号传输时
失真的现象,所以要控制阻抗。
Creat By Jeanne
决定阻抗控制大小的因素
传输线的阻抗究竟控制在多少,取决于好几个方面:
v 1、如果芯片内置有匹配的,要根据芯片要求来选取传输线
的阻抗。
v 2、如果互连上有连接器,则要根据连接器的阻抗来选取传
输线的阻抗。一般连接器、连接线缆的阻抗是50ohm或
75ohm。
v 3、根据PCB的板厚、叠层来选择合适的传输线阻抗,一般
可以在50ohm~75ohm间选取。
v 4、某些特殊场合,有特殊的阻抗要求,如RAMBUS要求
28ohm的传输线特征阻抗。
Creat By Jeanne
Ø 如何做好阻抗控制
1.阻抗匹配
2.传输线之终端控管技术(Termination)
3.特性阻抗的定义(Characteristic Impedance)
4.阻抗计算的逻辑
5.材料成本的考量
6. 压合结构设计重点
7.POLAR模组介绍
8.判断模块原则.
判断模块原则
9.阻抗Coupon添加位置及方向.
10.阻抗线设计规定.
11.阻抗线路检查事项(Imp. Trace Review Items )
12.常见的阻抗测试模组.
13.特性阻抗的测试.
Home
1.阻抗匹配: 将讯号的传输看成软管送水浇花
数字系统之多层板讯号线(Signal Line)中,当出现方波
讯号的传输时,可将之假想成为软管(hose)送水浇花
。一端于手握处加压使其射出水柱,另一端接在水龙头
。当握管处所施压的力道恰好,而让水柱的射程正确洒
落在目标区.
Home
1.阻抗匹配: 将讯号的传输看成软管送水浇花
然而一旦用力过度水注射程太远,不但腾空越过目标浪费
水资源。也有可能因强力水压无处宣泄,以致往来源反弹
造成软管自龙头上的挣脱! (阻抗太高)
Home
1.阻抗匹配: 将讯号的传输看成软管送水浇花
反之,当握处之挤压不足以致射程太近者,则照样得不到
想要的结果。(阻抗太低)
唯有拿捏恰到好处才能符合实际需求的距离。(阻抗匹配)
Home
1.阻抗匹配: 将讯号的传输看成软管送水浇花
上述简单的生活细节,正可用以说明方波(Square Wave)
讯号(Signal)在多层板传输线(Transmission Line,系
由讯号线、介质层、及接地层三者所共同组成)中所进行
的快速传送。
訊號線
介質層
接地層
Home
1.阻抗匹配: 将讯号的传输看成软管送水浇花
此时可将传输线(常见者有同轴电缆Coaxial Cable,与微带线
Microstrip Line 或带线 Strip Line 等)看成软管,而握管处所施
加的压力,就好比板面上“接受端”(Receiver)组件所并联到 Gnd 的
电阻器一般,),使匹配接受端组件内部的需求。可用以调节其终点
的特性阻抗(Characteristic Impedance)
Home
2.传输线之终端控管技术(Termination)
由上可知当“讯号”在传输线中飞驰旅行而到达终点,
欲进入接受组件(如 CPU 或 Memory 等大小不同的 IC
)中工作时,则该讯号线本身所具备的“特性阻抗”,必
须要与终端组件内部的电子阻抗相互匹配才行,如此才
不致任务失败白忙一场。用计算机术语说就是“正确执
行指令,减少噪声干扰,避免错误动作”。一旦彼此未
能匹配时,则必将会有少许能量回头朝向“发送端”反弹
,进而形成反射噪声(Noise)的烦恼。
Home
2.传输线之终端控管技术(Termination)
当传输线本身的特性阻抗(Z0)被设计者订定为28ohm时
,则终端控管的接地的电阻器(Zt)也必须是28ohm,
如此才能协助传输线对Z0的保持,使整体得以稳定在28
ohm的设计数值。也唯有在此种 Z0=Zt 的匹配情形下,
讯号的传输才会最具效率,其“讯号完整性”(Signal
Integrity,为讯号品质之专用术语)也才最好。
Home
3.特性阻抗的定义(Characteristic Impedance)
当某讯号方波,在传输线组合体的讯号线中,以高准位(High
Level)的正压讯号向前推进时,则距其最近的参考层(如接地层)
中,理论上必有被该电场所感应出来的负压讯号伴随前行(等于正压
讯号反向的回归路径 Return Path),如此将可完成整体性的回路(
Loop)系统。该“讯号”正行进中,但我们将时间冻结住,即可想象其
所遭受到来自讯号线、介质层与参考层等所共同呈现的瞬间阻抗值(
Instantaneous Impedance),此即所谓的“特性阻抗”。
“特性阻抗”应与讯号线之线宽(w)、线厚(t)、介质厚度(h)与
介质常数(Dk)都扯上了关系。此种传输线之一的微带线其图标与
计算公式如下:
Home
3.特性阻抗的定义(Characteristic Impedance)
阻抗设计简单的说就是找一组参数(介电层厚度H , 线宽W , 介电常
数εr , 铜厚T) 的组合, 使参数代入公式中可以命中规格中值. 目
前GFI使用POLAR仿真软件计算阻抗, 相关作业程序, 请参考阻抗仿
真作业制作. 下图为各参数与阻抗的关系.
阻抗值与介电层厚度成正比.
(可以理解为绝缘厚度越厚,信号穿过其和接地层形成回路所遇到的阻力越大,所以阻抗值越大)
Home
3.特性阻抗的定义(Characteristic Impedance)
阻抗值与线宽成反比 .
(可以理解为其他条件都相同的情况下,表面积增大则相对单位面积所遇到的阻力减小,所以阻抗减小。)
Home
3.特性阻抗的定义(Characteristic Impedance)
阻抗值与介电常数成反比.
Home
3.特性阻抗的定义(Characteristic Impedance)
阻抗值与铜厚成反比
Zo=(87/√(er'+1.41))*LN[5.98*H/(0.8*W+T)]
Where er'=er*[1-exp(-1.55*H1/H)]
Home
3.特性阻抗的定义(Characteristic Impedance)
当上述微带线中Z0的四种变量(w、t、h、 r)有任一项发生
异常,例如下图的讯号线出现缺口时,将使得原来的Z0突
然上升(见上述公式中之Z0与W成反比的事实),而无法
继续维持应有的稳定均匀(Continuous)时,则其讯号的
能量必然会发生部分前进,而部分却反弹反射的缺失。如
此将无法避免噪声及误动作了。下图中的软管突然被小朋
友踩住,造成软管两端都出现异常,正好可说明上述特性
阻抗匹配不良的问题。
Home
3.特性阻抗的定义(Characteristic Impedance)
上述部分讯号能量的反弹,将造成原来良好品质的方波讯号
,立即出现异常的变形(即发生高准位向上的Overshoot
,与低准位向下的 Undershoot,以及二者后续的
Ringing。此等高频噪声严重时还会引发误动作,而且当
时脉速度愈快时噪声愈多也愈容易出错。
Home
4.阻抗计算的逻辑
如左列结构, 计算阻抗时应先从外层
算起(Microstrip line), 外层阻
抗计算出来后可得到L1~L2及
L9~L10的介电层厚度, 然后再计算
内层阻抗, 因为内层结构为两个
Strip line结构所组成, 算出L3及
L4的阻抗结构后, 一般的结构为对
称性设计, 故可得到另一组L7及L8
的阻抗结构, 至于L5~L6的介电层
为介于两层GND之间, 所以这段厚
度不会影响阻抗, 可配合各介电层
厚度总和, 自由调整该处厚度.
Home
5.材料成本的考量
1) 使用常见的胶片组合:
当使用两张以上胶片时, 尽量避免使用单价
较高的胶片去做组合, 如106, 2313, 1506等.
2) 胶片压合张数最多不可超过3张:
若3张7628或7630仍无法达到客户介电层要求
时, 须使用无铜箔基板搭配上下各一张胶片进行
压合, 因为多张胶片压合时可能会出现滑板问题.
Home
6. 压合结构设计重点
(1)介电层之搭配设计尽量以thin core为key factor
此处阻抗线路距离上端
参考层较近,因此此厚
度为key factor 应尽量
以压合后厚度稳定的
thin core为设计基准
P.P
KEY
6. 压合结构设计重点
(2)P.P数量愈少愈好,避免使用多张P.P,
若厚度太厚可用无铜箔基版
P.P数量多,压合变异性大且价格成本较昂贵
(3)除非不得已尽量避免使用高含胶量之
P.P(ex. 106、1100、2200、7630….)
厚铜板除外
含胶量高之P.P因流胶量较难控制所以压合后厚
度之变异性较大,应尽量避免使用
6. 压合结构设计重点
(4)P.P之搭配尽量使用常用之胶片组合,
综合上述各点找出最佳组合
FR-4(HTg)
2200X2
->5.1X2
= 10.2
1080+7628 ->2.96+7.94 = 10.7 --------佳
(5)若为4/4线路以下,尽量以较薄胶片、缩线搭配
4/4线路
1080-> 3.75 mil 可达阻抗中值 --------佳
1100-> 4.25 mil 可达阻抗中值
7. POLAR模组介绍
v 现有单线模阻
1.讯号线在外层
2.参考层在内层,
例L1-2OR L1-3
3.单条讯号线
4.仿真防焊前使用
1.讯号线在外层
2.参考层在内层
例L1-2 OR L1-3
3.单条讯号线
4.仿真防焊后使用
Creat By Jeanne
1.讯号线在内层
2.参考层1层靠内层
例L2-3 OR L3-4
3.单条讯号线
4.仿真防焊后使用
7. POLAR模组介绍
•现有单线模阻
1.讯号线在内层
2.参考层2层两侧且呈对
称.
例L1-2-3
3.单条讯号线
4.仿真防焊前后使用
1.讯号线在内层
2.参考层2层内外层均可.
但为不对称
例L2-3-4OR L1-3-4
3.单条讯号线
4.仿真防焊前后使用
Creat By Jeanne
7. POLAR模组介绍
v 现有双线模阻
1.讯号线在外层
2.参考层在内层,
例L1-2OR L1-3
3.两条并行讯号线
4.仿真防焊前使用
5.差动阻抗
1.讯号线在外层
2.参考层在内层,
例L1-2OR L1-3
3.两条并行讯号线
4.仿真防焊后使用
5.差动阻抗
Creat By Jeanne
1.讯号线在内层
2.参考层1层靠内层
例L2-3OR L3-4
3.同层两条并行讯号线
4.仿真防焊后使用
5.差动阻抗
7. POLAR模组介绍
v 现有双线模阻
1.讯号线在内层
2.参考层2层两侧且呈对
称.
例L1-2-3
3.同层两条并行讯号线
4.仿真防焊前后使用
5.差动阻抗
1.讯号线在内层
2.参考层2层内外层均可.
但为不对称
例L2-3-4OR L1-3-4
3.同层两条并行讯号线
4.仿真防焊前后使用
5.差动阻抗
Creat By Jeanne
1.讯号线在内层
2.参考层2层两侧,且呈对
称.
例L2-3-4-5
3.上下两条并行讯号线
4.仿真防焊前后使用
5.差动阻抗
7. POLAR模组介绍
v 现有三线模阻
1.讯号线在外层
2.参考层在内层,
例L1-2OR L1-3
3.三条并行讯号线
4.仿真防焊前使用
5.差动阻抗
1.讯号线在外层
2.参考层在内层,
例L1-2OR L1-3
3.三条并行讯号线
4.仿真防焊后使用
5.差动阻抗
Creat By Jeanne
7. POLAR模组介绍
v 现有三线模阻
1.讯号线在内层
2.参考层1层靠内层
例L2-3OR L3-4
3.同层三条并行讯号线
4.仿真防焊后使用
5.差动阻抗
1.讯号线在内层
2.参考层2层内外层均可.但
为不对称
例L2-3-4OR L1-3-4
3.同层三条并行讯号线
4.仿真防焊前后使用
5.差动阻抗
Creat By Jeanne
8. 判断模块原则
v 确定讯号线层别.
v 确定参考层层别,层数.
v 确定单双三讯号线.
™ 差动
v 确定绝缘层厚,讯号线厚.
v 确定Er值.(不同的材料,其相应的ER值不
同)
Creat By Jeanne
9.阻抗Coupon添加位置及方向
9.
1:阻抗Coupon添加时尽量朝内放置.
Creat By Jeanne
9.阻抗Coupon添加位置及方向
9.
Creat By Jeanne
9.阻抗Coupon添加位置及方向
9.
v
当客户要求,阻抗值以板内点为主时,需将板内点朝内排版 .
Creat By Jeanne
9.阻抗Coupon添加位置及方向
9.
v
相同规格之阻抗Coupon需同时朝内或朝外,以方便外层蚀刻调整阻抗.
Creat By Jeanne
9.阻抗Coupon添加位置及方向
9.
v
依据出货Panel,一律由左至右,由上至下添加。
Creat By Jeanne
9.阻抗Coupon添加位置及方向
9.
v
特性及差动阻抗Coupon若同时存在时差动阻抗Coupon朝内 。
Creat By Jeanne
10.阻抗线设计规定
10.
v
阻抗Coupon线长度以4 Inch Min.设计,Polar TDR最小线长3.5 Inch,
阻抗Coupon排版尽量靠板中间以维持电镀均匀性
Creat By Jeanne
10.阻抗线设计规定
10.
v
阻抗线设计勿转折,若空间不够需转折时,转折间距需≧30 mil,并
以两个90°转折取代一个180°转折
Creat By Jeanne
11.阻抗线路检查事项(Imp. Trace Review Items )
■线宽 / 线距 (Line Width / Spacing )
■检查接地点是否正确 (GND Connection Check)
■Coupon 设计错误范例 (Improper Design
Practices)
线路上钻孔、不适当的Dummy pad、不适当的Anti-Pad
上下层线路重叠、量测点间距不符规定
11. 阻抗线路检查事项(Imp.Trace Review Items )
Impedance coupon design rule
Single-end Impedance
0.100”
Impedance Trace = Simulated Line
Width/Space
Trace Length = 3”~6”
0.100”
Drill Size <=
1.05mm
PTH Holes
Dummy pad =
Follow Dummy Pad
Definition
(Dummy trace) x2
Line Width = 20mil (Outer layer)
= 20mil (Internal layer)
Line Space = 20mil (Outer layer) min
= 20mil (Internal layer) min
11.阻抗线路检查事项(Imp. Trace Review Items )
Impedance coupon design rule
Differential Impedance
0.100
”
Impedance Trace = Simulated Line
width/Space
Trace Length = 3”~6”
0.100
”
Drill Size <=
1.05mm
PTH Holes
Dummy pad =
Follow Dummy
Pad Definition
(Dummy trace) x2
Line Width = 20mil (Outer layer)
= 20mil (Internal layer)
Line Space = 20mil (Outer layer) min
= 20mil (Internal layer) min
11.阻抗线路检查事项(Imp. Trace Review Items )
正确的Coupon设计 (Correct Coupon Design)
GND
Connection
Imp.
Traces
Dummy
Pad
Dummy
Traces
1. 正确的阻抗线路长度 ( 3 ~ 6 inch and up)
2. 足够的 Dummy Trace 线距 (I/L: Min. 21 mil ; O/L : Min. 26 mil )
3. 正确的参考层接地点
4. 不可有其它造成干扰阻抗信号因素 (Drill on Trace、Thieving、AntiPad、Near Traces、Insufficient pitch of holes)
11.阻抗线路检查事项(Imp. Trace Review Items )
设计错误范例 (Improper Design Practices)
线路上钻孔 (L2阻抗线参考L3GND )
当客户有这种设计时, 须建议客户去除该处钻孔及PAD.
无论客户是否同意修改设计, 于生产前必须先行试作.
L2 Imp.
Traces
Drill on
Trace
L2 Imp.
Traces
Drill on
Trace
11.阻抗线路检查事项(Imp. Trace Review Items )
设计错误范例 (Improper Design Practices)
不适当的Dummy pad
L2 阻抗线参考 L3 GND
L1 的 Dummy pad 做在 L2 阻抗线上方
L2 Imp.
Traces
L3 GND
L1 Thieving
11.阻抗线路检查事项(Imp. Trace Review Items )
设计错误范例 (Improper Design Practices)
不适当的 Anti-Pad(隔离)
L6 阻抗线参考 L5及L7 GND
L5及L7 的 Anti-Pad 太靠近 L6 阻抗线
L6 Imp.
Traces
L5&7
GND
L5&7
Anti-Pad
11.阻抗线路检查事项(Imp. Trace Review Items )
设计错误范例 (Improper Design Practices)
上下层线路重叠 : 导致阻抗值减低
L7 及L8 阻抗线参考 L6 GND
L7及L8 的阻抗线彼此重叠
L8 Imp.
Traces
L7 Imp.
Traces
L7&L8 Trace
Overlapped
L6 GND
L6 GND
Sub-Topic
11.阻抗线路检查事项(Imp. Trace Review Items )
设计错误范例 (Improper Design Practices)
量测点间距不符规定
L1 阻抗线参考 L2 GND
阻抗线距离参考层接地点间距最大100mil
Sub-Topic
11.阻抗线路检查事项(Imp. Trace Review Items )
阻抗线路检查注意事项
如附图, L1(红色)阻抗线路区分两种.
其一为参考L2(蓝色), 如下图蓝色铜面区域为GND.
其二为参考L3, 如下图上方区域线路.
由于参考层不同, 最后这两种线路的阻抗值均不相同.
11.阻抗线路检查事项(Imp. Trace Review Items )
阻抗线路检查注意事项
Micro strip line阻抗结构
l介电层愈厚, 阻抗值愈高
Microstrip & Embedded Microstrip
12.常见的阻抗测试模组.
v
阻抗在外层的四层板(特性阻抗)添加于折断边.
(参考层分别为L2、L3)
Creat By Jeanne
12.常见的阻抗测试模组.
v
阻抗在外层的四层板(特性阻抗)添加于PANEL中.
(参考层分别为L2、L3)
Creat By Jeanne
12.常见的阻抗测试模组.
v
阻抗在外层的四层板(特性阻抗),控制两种线路, 添加于折断边.
(参考层分别为L2、L3)
Creat By Jeanne
12.常见的阻抗测试模组.
v
阻抗在外层的四层板(特性阻抗),控制两种线路,添加于PANEL中
(参考层分别为L2、L3)
Creat By Jeanne
12.常见的阻抗测试模组.
v
阻抗在外层的四层板(差动阻抗),控制一种线路,添加于折断边
(参考层分别为L2、L3)
Creat By Jeanne
12.常见的阻抗测试模组.
v
阻抗在外层的四层板(差动阻抗),控制一种线路,添加于PANEL中
(参考层分别为L2、L3)
Creat By Jeanne
12.常见的阻抗测试模组.
v
阻抗在外层的四层板(差动与特性阻抗),控制两种线路,添加于折断边中
(参考层分别为L2、L3)
Creat By Jeanne
12.常见的阻抗测试模组.
v
阻抗在外层的四层板(差动与特性阻抗),控制两种线路,添加于PANEL中
(参考层分别为L2、L3)
Creat By Jeanne
12.常见的阻抗测试模组.
v
六层板(特性阻抗),内外层均控制阻抗,参考层在L2/L5,添加于PANEL中
注意:
1:上图为L3/L4计算所使用的模组.
2: L3参考层为L2/L5,
L4参考层为为L5/L2,
故,L3与L4 阻抗线不可互相影响.
Creat By Jeanne
12.常见的阻抗测试模组.
v
六层板(特性阻抗),内外层均控制阻抗,参考层在L2/L5,添加于PANEL中
注意:
1:上图为L3层使用的计算模组.
2:L6参考层为L4,故阻抗线对
应的L5层不可铺铜,同时L5
层的阻抗线及 DUMMY 线路
也不可以与L6层的有冲突.
同理: L5层对应的L6层处同样
不可铺铜.(如下图)
Creat By Jeanne
12.常见的阻抗测试模组.
v
六层板(特性阻抗),内外层均控制阻抗,参考层在L3/L4,添加于折断边中
注意:
1:L1/L2的参考层均
是L3, 如上图所示,
为L1层的计算模组.
下图为L2层计算模
组.
2:在编辑中,L1所对
应的L2层
Creat By Jeanne
12.常见的阻抗测试模组.
v
八层板(特性阻抗),内外层均控制阻抗,参考层在L2/L7,添加于折断边中
L1/L8用
L3/L4/L5/L6用
Creat By Jeanne
12.常见的阻抗测试模组.
Creat By Jeanne
13:特性阻抗的测试
1:采TDR的量测
整体传输线中的特性阻抗值,不但须保持均匀性,而且还要使其数值落
在设计者的要求的公差范围内。其一般性的量测方法,就是使用“时域反
射仪”(Time Domain Reflectometry;TDR )。此TDR可产生一种梯阶波
(Step Pulse或Step Wave),并使之送入待测的传输线中而成为入射波
(Incident Wave)。于是当其讯号线在线宽上发生宽窄的变化时,则萤
光幕上也会出现Z0欧姆值的上下起伏振荡。
2:低频无须量测Z0,高速才会用到TDR
当讯号方波的波长(λ读音
Lambda)远超过板面线路之长度时,则无需考虑到反射与阻抗控制等高
速领域中的麻烦问题。
Creat By Jeanne