平成 26 年度 群馬大学工学部 工学系フロンティアリーダー育成コース（FLC） 先端研究キックオフ発表会
高性能演算増幅器の設計
電気電子工学科 桑沢 龍亮
指導教員：小林 春夫 教授
1. はじめに
演算増幅器(Operational Amplifier)は増幅回路，
フィルタ回路，発振回路など様々なアプリケーション
で使用されている．特に集積回路上には多くの演算
増幅器が使用されており，これらは各々の用途に最
適な性能に設計する必要がある．しかし，演算増幅
器の設計には，基礎的な電気回路・電子回路から電
子デバイス・制御工学などの幅広い知識が必要となり
容易ではない．本研究では高性能な演算増幅器を
設計すること，およびその過程を通じてアナログ集積
回路技術を習得することを目的とする．
4. 結果および考察
図 2 に評価結果の例として，周波数特性のシミュレ
ーション結果を示す．表１に設計した演算増幅器の
全項目の評価結果を示す．結果はすべて目標性能
を満たしている．しかし，一般的な演算増幅器の性能
と比べると，直流利得が低く，出力抵抗を高いといえ
る．これらは，直流利得誤差によるオフセットや，負荷
抵抗を接続した時の出力電圧誤差の要因となる．今
後は，能動負荷のカスコード化やソースフォロワ段の
追加によりこれらの性能改善を試みる予定である．
80
60
Gain
60
0
Phase
2 段構成演算増幅器の設計
設計する演算増幅器は，前段に差動増幅回路，
後段に nMOS 能動負荷のソース接地増幅回路を用
いた 2 段構成とした．図 1 に設計した演算増幅器を
示す．各 MOS のサイズは W/L 比で示しており，基本
単位は um とする．図中の番号の順番に設計すること
で，すべての MOS のサイズを決定した．手順は以下
の通りである．初めに，①負荷容量から位相補償容
量を決定する．次に，②目標のスルーレートから差動
入力回路のテール電流を決定する．そして，③目標
の利得帯域幅積から差動入力段の gm を決定し，
④・⑤目標の同相入力範囲の上下限から差動入力
段の上下の MOS のサイズを決定する．最後に，⑥出
力段 pMOS は入力段との gm 比から，⑦出力段
nMOS は M4 の飽和条件からサイズを決定した．
3.
3.0/0.2 3.0/0.2
④ Vinmax
③ gm1,2 = ωu・Cc
6
4.6/0.2
4.6/0.2
1.7/0.2
② I5 = SR・Cc
3.4/0.2
5
⑦ M4飽和条件
20.4/0.2
Gain [dB]
-60
20
-120
0
-20
-40
-1
10
-180
直流利得 56.7dB
位相余裕 72.8deg
利得帯域幅積 190MHz
-240
-300
1
10
10
3
5
7
10
10
Frequency [Hz]
9
10
図 2. 周波数特性のシミュレーション結果
表 1．設計した演算増幅器の評価結果
評価項目
目標性能
結果
判定
電源電圧(VDD) ≦ 3V
3V
OK
消費電流
≦Δ50%
Δ17%
OK
消費電力
≦100mW
1.30mW
OK
出力抵抗
なし
944Ω
OK
直流利得
≧40dB
56.7dB
OK
位相余裕
≧45deg
72.8deg
OK
利得帯域幅積
≧1MHz
190MHz
OK
入力換算雑音
なし
0.01mV/Hz0.5
OK
スルーレート
≧0.1V/us
78.1V/us
OK
同相除去比
≧40dB
62.0dB
OK
全高調波歪
なし
0.001%以下
OK
電源電圧除去比 ≧40dB
72.2dB
OK
出力電圧範囲
≧VDD・5% VDD・93%
OK
同相入力範囲
≧VDD・5% VDD・98%
OK
占有面積
≦1mm2
0.027 mm2
OK
5. まとめ
2 段構成演算増幅器を設計し，目標性能を満たす
結果を得ることができた．なお，今回設計した演算増
幅器はコンテストの要件をすべて満たしている．今後
改良を加え，来年度はコンテストに挑戦しようと思う．
① Cc > 0.2Cout
0.3pF
⑤ Vinmin
8
⑥ gm6 = 10 gm1
37.8/0.2
100kΩ
40
7
図 1. 設計した演算増幅器（番号は設計手順）
6. 参考文献
[1]平成 26 年度演算増幅器設計コンテスト
http://www.ec.ce.titech.ac.jp/opamp/2014/
[2]谷口研二・『CMOS アナログ回路入門』・CQ 出版
Phase [deg]
演算増幅器の目標性能と評価方法
目標性能・評価方法は応用科学学会主催の演算
増幅器設計コンテスト[1]で公開されている仕様要件・
評価方法を用いた．演算増幅器の設計・評価には
Linear Technology 社の回路シミュレータ LTSpice を
使用し，シミュレーションモデルは TSMC 社 CMOS
0.18µm のプロセスパラメータを用いた．
2.