I


II-
Objetivos:
Comprobar el funcionamiento de C.I. de Sumadores Binarios de 4 bits y
comparadores de magnitud de 4 bits, empleando compuertas O.C. y tri-states.
Comprobar el funcionamiento de un manejador de 7 segmentos, así como el
display de 7 segmentos.
Implementar
circuitos
combinacionales
utilizando
decodificadores,
codificadores, multiplexores, demultiplexores y sumadores.
MARCO TEÓRICO:
1. MULTIPLEXOR.
El multiplexor (MUX) es un circuito combinacional que tiene varios canales de datos
de entrada y solamente un canal de salida. Sólo un canal de la entrada pasará a la salida
y este será el que haya sido escogido mediante unas señales de control.
Ejemplo: Si utiliza un multiplexor de 4 canales de entrada. Uno de los cuatro canales
de entrada será escogida para pasar a la salida y Esto se logra con ayuda de
las señales de control o selección.
La cantidad de líneas de control que debe de tener el multiplexor depende
del número de canales de entrada. En este caso, se utiliza la siguiente
fórmula: Número de canales de entrada 2𝑛 , donde n es el número de líneas
de selección.
 Para un multiplexor de 4 canales de entrada, n = 2
 Si la cantidad de canales de entrada fuese 8, las líneas de control serían 3. La fórmula:
8 = 2𝑛 , n = 3
 Si la cantidad de canales de entrada fuese 16, las líneas de control serían 4. La
fórmula: 16 = 2𝑛 , n = 4
 Si sólo hay 6 canales de entrada, se utiliza un multiplexor de 3 líneas de control, (don
dos líneas de control no es suficiente, pues solo llega hasta 4)
 Si hubiera 13 canales de entrada se utiliza un multiplexor de 4 líneas
 Si hubiera sólo 2 canales de entrada, sería necesario un multiplexor con una línea de
selección.
Líneas de control para un multiplexor de dos entradas
Dos canales de un solo bit. La única entrada de selección puede tener 2𝑛 , = 2 posibles
valores, donde n = 1.
 Con la línea de control en “0” se escoge el primer canal de entrada (canal 0) y lo pasa
a la salida.
 Con la línea de control en “1” se escoge el segundo canal de entrada (canal 1) y lo
pasa a la salida.
Líneas de control para un multiplexor de 4 entradas
Son necesarias 2 líneas de selección o control para lograr direccionar las 4 entradas. Las
combinaciones posibles de las líneas de control o selección son:




00 para la primera entrada (entrada 0)
01 para la segunda entrada (entrada 1)
10 para la tercera entrada (entrada 2)
11 para la cuarta entrada (entrada 3)
Líneas de control para un multiplexor de 8 entradas
Son necesarias 3 líneas de selección para lograr direccionar las 8 entradas. Las combinaciones
serían:
 000 para la primera entrada (entrada 0)
 001 para la primera entrada (entrada 1)
 010 para la primera entrada (entrada 2)
 011 para la primera entrada (entrada 3)
 100 para la primera entrada (entrada 4)
 101 para la primera entrada (entrada 5)
 110 para la primera entrada (entrada 6)
 111 para la primera entrada (entrada 7)
Como se puede observar, las líneas de selección representan el número en binario que escoge
la entrada que pasará a la salida.
Multiplexor de 4 canales de entrada de dos bits
Cada canal de entrada tiene 2 bits (A0 – A1, B0 – B1, C0 – C1 y D0 – D1) y el canal de
salida también tienen 2 bits (Q0, Q1). Las entradas de selección son siempre 2. (S1 y
S0).
En este caso cada vez que se selecciona una entrada, se pasar un canal (2 bits) a la salida
(también de 2 bits).
Este multiplexor se puede implementar con dos multiplexores de 4 canales de un bit
cada uno conectados en paralelo. El multiplexor “0” tienen las entradas X0 y la salida
Q0 y el multiplexor “1” tiene las entradas X1 y la salida Q1. Donde X puede ser A, B, C
o D. Las entradas de selección S1 y S0 son comunes a ambos multiplexores.
2. DEMULTIPLEXOR.
Una de las aplicaciones más características de los decodificadores era su
transformación en los circuitos digitales denominados demultiplexores.
Un demultiplexor consta de una entrada de datos, varias señales de control y las
líneas de salida
El demultiplexor es un circuito destinado a transmitir una señal binaria a una
determinada línea, elegida mediante un seleccionador, de entre las diversas líneas
existentes.
Un decodificador se convierte en un demultiplexor añadiéndole una señal más a su
circuitería interna. Si se aplica esta señal, la salida será el complemento de dicha
señal, ya que la salida es 0 si todas las entradas son 1, y aparecerá únicamente en la
línea seleccionada.
Se puede aplicar a un demultiplexor una señal de habilitación o "enable",
conectándose en cascada el decodificador con el circuito compuesto de una puerta
AND y dos puertas NOT cuyas entradas son la señal de habilitación y el dato que
queremos transmitir.
Si la entrada de habilitación es 0, la salida será el complemento del dato, es decir,
que el dato aparecerá en la línea con el código deseado. Si la entrada de "enable"
es 1, la salida será 0, se inhiben los datos en cualquier línea y todas las entradas
permanecen en 1.
Veamos, de otra manera, en qué consiste la función de un circuito demultiplexor.
Estos son circuitos que realizan una función contraria a la de los multiplexores, es
decir, tienen una única entrada de datos que, mediante unas entradas de control,
se pone en comunicación con una de entre varias salidas de datos. La salida concreta
seleccionada depende de la combinación de valores lógicos presentada en las
entradas de control.
De la definición ya se desprende que cualquier decodificador que excite sólo una
salida entre varias, y esté provisto de entrada de inhibición o "enable", puede
utilizarse como demultiplexor, ya que las entradas del código se pueden emplear
como entradas de control y la señal de inhibición como entrada de datos.
Por el contrario, los decodificadores del tipo BCD a 7 segmentos que dan varias de
sus salidas para cada combinación de entrada, no pueden ser utilizados como
demultiplexores.
3. SUMADOR.
Empecemos por explicar la operación suma. Supongamos que deseamos sumar dos
números de aritmética decimal y que queremos obtener los dígitos de las centenas;
entonces, debemos sumar conjuntamente no sólo los dígitos de las centenas de
cada número sino también los dígitos que se arrastran de las decenas, si existen. De
forma similar, cuando utilizamos números binarios y los tenemos que sumar, no sólo
tomaremos los dígitos de cada lugar significativo de los dos números que han de
sumarse sino también el dígito que se arrastra del lugar significativo próximo
inferior. Este funcionamiento se lleva a cabo de dos modos:
1º.Sumando los dos bits correspondientes a los dígitos más significativos.
2º.Sumando el resultado de lo que llevamos del dígito inmediatamente anterior a
los más significativos.
Al sumador de dos entradas se le denomina semisumador, ya que la suma completa
requiere dos semisumadores. Aquí, empezaremos por analizar el sumador
completo.
Dos números de varios dígitos pueden ser sumados en serie, es decir, una columna
cada vez, o en paralelo, esto es, todas las columnas simultáneamente. Vamos a
considerar, en primer lugar, el funcionamiento en paralelo. Para un número binario
con n dígitos, hay n conexiones de señales por cada número. La línea enésima del
número A se activa por An, que corresponde al bit del dígito más significativo.
4. COMPARADOR.
A veces, es necesario saber si un número binario A es mayor, menor o igual que otro
número B. El sistema para determinarlo se denomina comparador de valor digital o
binario. En la figura se muestra al comparador digital formado por puertas AND y NOR,
formando la ecuación de un circuito NOR - Exclusivo.
Consideremos, en primer lugar, sólo números de un bit. Como ya dijimos en su
momento, la puerta NOR-exclusiva es un detector de igualdad. Efectivamente,
recordando la expresión booleana que define esta puerta, tenemos:
S = /((A*/B) + (/A*B))
La condición de ser A mayor que B viene dada por la ecuación A*/B=1, ya que si A es
mayor que B, entonces A=1 y B=0, siendo el producto anterior 1. Por otra parte, si A es
igual o menor que B, dicha expresión será 0.
Análogamente, la restricción A menor que B queda determinada por la ecuación
/A*B=1.
El circuito que determina el enésimo bit de dos números binarios consta de dos
inversores, dos puertas AND y un circuito AOI; este último, también se puede diseñar
con una puerta NOR-Exclusiva y dos puertas AND.
Los encapsulados a media escala, que sirven para comparar valores, suelen ser de 4 bits.
Si se precisa comparar números de más cifras, cabe emplear varias unidades semejantes
en cascada.
5. CODIFICADOR.
Al diseñar un sistema digital es necesario representar o codificar en forma binaria
la información numérica y alfanumérica que se obtiene de dicho sistema y, para
ello, existen los circuitos combinatorios denominados codificadores.
Un codificador es un circuito combinatorio que cuenta con un número determinado
de entradas, de las cuales sólo una tiene el estado lógico 1, y se genera un código
de varios bits que depende de cuál sea la entrada excitada.
Diagrama de bloques de un codificador de 10 entradas y 4 salidas
Para ilustrar esto mejor pongamos un ejemplo. Supongamos que queremos
transmitir un código binario con cada una de las pulsaciones de un teclado
numérico, como puede ser el de una calculadora, en éste existen diez dígitos y al
menos seis caracteres especiales y, si consideramos sólo las diez cifras, esta
condición la podemos satisfacer con cuatro bit. Pero variemos el circuito de la
calculadora para entender mejor el ejemplo. Modifiquemos el teclado de tal manera
que al presionar una tecla se cierre el pulsador que conectará una línea de entrada.
En el interior del bloque podemos imaginar unos conductores cruzados que unen
entradas y salidas entre sí. Veamos cómo han de conectarse a fin de que den los
códigos deseados. Para representar los códigos de salida utilizaremos el
denominado código BCD. La tabla de verdad que define este codificador es la
siguiente:
Entradas
Salidas
1234567890
Y4 Y3 Y2 Y1
0000000001
0000
0000000010
0001
0000000100
0010
0000001000
0011
0000010000
0100
0000100000
0101
0001000000
0110
0010000000
0111
0100000000
1000
1000000000
1001
Cuando alguna de las entradas está a 1, quiere decir que el pulsador
correspondiente está accionado. Como suponemos que no hay más que un pulsador
activado simultáneamente, entonces en cualquier línea de la tabla todas las
entradas excepto una serán 0.
A partir de la tabla se deduce que la salida Y1 será 1 si lo es la entrada 9, ó la 7, ó la
5, ó la 3, ó la 1, de ahí que la ecuación booleana correspondiente a esta salida sea la
suma de las entradas 1, 3, 5, 7 y 9. Si seguimos analizando la tabla obtendremos, de
forma análoga, las ecuaciones que tienen que cumplir las salidas Y2, Y3 e Y4.
Cada una de las ecuaciones que sale de la tabla de verdad se podrá componer con
puertas OR, construidas con diodos. En nuestro ejemplo, el bloque que antes
habíamos diseñado imaginariamente con una trama de conductores, ahora lo
conectaremos a través de diodos; y a este nuevo bloque lo denominaremos matriz
de diodos.
Los tipos de codificadores más usuales en el mercado son los de matrices de diodos
Todos los diodos del codificador pueden ser sustituidos por otro correspondiente
formado por la base y el emisor de un transistor. Si el colector se une a la tensión
de alimentación, entonces resulta una puerta OR seguidor de emisor.
Por otro lado, en realidad sólo se requiere un transistor con emisor múltiple para
cada entrada del codificador. La base está unida a la línea de entrada, y cada emisor
se conecta a una línea de salida diferente de acuerdo con la lógica del codificador.
Por ejemplo, la línea de entrada 7 está unida a tres diodos cuyos cátodos van a las
salidas 1, 2 y 3; esta combinación puede ser sustituida por un transistor de tres
emisores, conectado como se indica en la figura. El número máximo de emisores
que se puede necesitar es igual al número de bits del código de salida.
Normalmente un codificador utiliza niveles de salida TTL. Si cada línea de salida del
codificador va a la entrada de datos de una formación tótem, tendremos una salida
en tótem. Si, por el contrario, conectamos dicha salida a la entrada de datos de una
etapa de colector abierto, estaremos ante una salida en colector abierto.
Dentro de los codificadores podemos distinguir varios tipos, como el descrito
anteriormente de células con diodos, y los denominados codificadores con
prioridad.
6. DECODIFICADOR.
En el tema de los codificadores vimos en qué consistía un codificador, es decir,
explicábamos cómo pasar una información utilizada usualmente a una forma
codificada que pueda entender nuestro ordenador. Seguidamente, describiremos el
modo de realizar la función opuesta mediante los llamados decodificadores.
Decodificador básico de dos entradas y cuatro salidas construidas a partir de
compuertas NAND
En un sistema digital, como puede ser nuestro PC, se pueden transmitir tanto
instrucciones como números mediante niveles binarios o trenes de impulsos. Si, por
ejemplo, los cuatro bits de un mensaje se disponen para transmitir órdenes, se
pueden lograr 16 instrucciones diferentes, esto es lo que denominábamos,
información codificada en sistema binario. Otras veces nos interesa que un
conmutador de varias posiciones pueda funcionar de acuerdo con este código, es
decir, para cada uno de los dieciséis códigos debe ser excitada una sola línea. A este
proceso de identificación de un código particular se le denomina decodificación.
Dicho de otra manera, un decodificador realiza la función opuesta a la de codificar,
es decir, convierte un código binario de varias entradas en salidas exclusivas.
Podemos distinguir dos tipos básicos de decodificadores: los excitadores y los no
excitadores. En el primero de los casos tenemos, por ejemplo, aquellos cuya misión
es convertir el código BCD de sus entradas al formato de salida necesario para
excitar un visualizador numérico o alfanumérico.
La representación visual de los diez dígitos decimales se suele realizar a través del
denominado código de visualización de siete segmentos.
La entrada de inhibición se puede aplicar de diversas formas y en distintas etapas,
según convenga, para la realización física del circuito integrado.
Los decodificadores suelen ir conectados a las entradas de etapa de presentación
visual, como en el caso de la conexión de un cristal líquido.
Hemos de tener presente que, según el sistema de visualización utilizado en la
información, hará falta un tipo distinto de decodificador: siete segmentos, matrices
de puntos, impresora, etc. Los circuitos combinatorios decodificadores se
diseñarán, dependiendo de su complejidad, a partir de una memoria ROM.
III-
Cuestionrio:
1. Identifique los terminales de su display.
Se comprueba en el laboratorio que los terminales del display de 7 segmentos caotodo
común tienen la siguiente distribución
2. Diseñe e implemente un circuito que sume dos números decimales de un dígito cada
uno y permita visualizar en dos displays de siete segmentos el resultado.
Veamos primero como es la suma en BCD
Luego diseñamos el siguiente circuito obteniendo como salidas dos dígitos decimales
mediante dos displays
3. Diseñe una unidad aritmética decimal, con dos variables de selección V1 y V2 y dos
dígitos BCD, Ay B. La unidad debe tener cuatro operaciones aritméticas que dependen
de los valores de las variables de selección, de manera que verifique la tabla siguiente:
V1
0
0
1
1
V2
0
1
0
1
FUNCION DE SALIDA
A + Complemento 9 de B
A+B
A + Complemento 10 de B
A+1 (agregue 1 a A)
SOLUCION:
 Para el complemento a 9
Vemos lo siguiente:
𝐶9 (𝑥) = 9 − 𝑥
𝐶9 (𝑥) = 9 + 𝐶2 (𝑥)
𝐶9 (𝑥) = 9 + 1 + 𝐶1 (𝑥)
𝐶9 (𝑥) = 10 + 𝐶1 (𝑥)

Para el complemento a 10
Vemos lo siguiente:
𝐶10 (𝑥) = 1 + 𝐶9 (𝑥)
Para este caso nos apoyamos con el carry de entrada que sera conectado por
V1 ya que es cero cuadno pida el complemento a 9 y uno cuando se pida el
complemento a 10.
Con este analisis procedemos a obetner el siguiente circuito compuesto por
sumadores(74LS283) y complementos(74LS04).
V1
V2
0
0
U2
B
6
5
4
3
U5:A
1
0
2
74LS04
0
5
3
14
12
4
74LS04
U5:C
0
5
6
2
15
11
6
74LS04
U5:D
0
13
10
11
12
13
U1
U5:B
3
7
12
A0
A1
A2
A3
S0
S1
S2
S3
4
1
13
10
14
2
1
15
B0
B1
B2
B3
C0
1X0
1X1
1X2
1X3
1Y
2X0
2X1
2X2
2X3
2Y
7
A
0
9
0
0
A
B
1E
2E
0
C4
U3
9
6
5
4
3
74LS283
74LS04
10
11
12
13
14
2
1
15
A0
A1
A2
A3
6
2
15
11
74LS153
1X0
1X1
1X2
1X3
1Y
2X0
2X1
2X2
2X3
2Y
?
U4
5
3
14
12
S0
S1
S2
S3
7
7
C0
?
C4
74LS283
9
74LS153
4. Diseñe e implemente los siguientes conversores de código, empleando
decodificadores y codificadores visualizando las salidas en LED’s.
a) Exceso 3 Gray a 84-2-1
84-2-1
0
0
1
0
0
0
0
0
0
1
1
0
0
1
1
1
0
1
1
1
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
0
0
1
0
0
1
1
0
0
1
0
1
1
1
1
0
1
1
0
1
0
1
1
1
1
1
0
0
1
1
1
1
0
1
0
0
0
1
0
1
0
1
1
1
1
1
0
1
1
1
1
1
0
1
0
0
1
1
1
0
1
1
0
0
0
1
1
0
0
?
?
B0
B1
B2
B3
A
B
1E
2E
Exceso 3 Gray
4
1
13
10
9
b) BCD 2421 a BCD natural
BCD 2421
BCD natural
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
0
1
1
0
0
1
1
0
1
0
0
0
1
0
0
1
0
1
1
0
1
0
1
1
1
0
0
0
1
1
0
1
1
0
1
0
1
1
1
1
1
1
0
1
0
0
0
1
1
1
1
1
0
0
1
5. Diseñe e implemente un circuito conversor de código, que permita visualizar en un
display de 7 segmentos, el valor de la tecla que se presiona en un teclado
hexadecimal.
6. Diseñe e implemente un circuito decodificador, que decodifique un numero
binario de cuatro bits (16 combinaciones) al sistema de letras que serán
visualizadas en un display de 7 segmentos
ENTRADAS
SALIDAS AL DISLPAY
W X Y Z
a b
c
d e
f
g
0
0
0
0 0
1
1 1 0 1 1 1
A
1
0
0
0 1
0
0 1 1 1 1 1
b
2
0
0
1 0
1
0 0 1 1 1 0
C
3
0
0
1 1
0
1 1 1 1 0 1
d
4
0
1
0 0
1
0 0 1 1 1 1
E
5
0
1
0 1
1
0 0 0 1 1 1
F
6
0
1
1 0
1
0 1 1 1 1 1
G
7
0
1
1 1
0
1 1 0 1 1 1
H
8
1
0
0 0
0
1 1 0 0 0 0
I
9
1
0
0 1
0
1 1 1 0 0 0
J
10
1
0
1 0
0
0 0 1 1 1 0
L
11
1
0
1 1
0
0 1 0 1 0 1
n
12
1
1
0 0
1
1 1 1 1 1 0 O
13
1
1
0 1
1
1 0 0 1 1 1
P
14
1
1
1 0
1
1 1 0 0 1 1
q
15
1
1
1 1
0
0 0 0 1 0 1
r
7. Empleando un multiplexor de 4 a 1 y compuertas externas minimas,
implementar la funcion f. Usar variables A y B como variables de control del
MUX, además indicar la especificación decimal de la función, teniendo en
cuenta que B debe estar conectado a S0.
F(A,B,C,D) = AB’ + BD + CD + B’D’
Usar las variables A y B como variables de control del MUX, indicar la especificación
decimal de la función y tener en cuenta que B debe estar conectado en S0.
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
ENTRADAS
B
C
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Io
I1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
I2
SALIDA
𝐴𝐵 + 𝐵𝐷 + 𝐶𝐷 + 𝐵𝐷
1
0
1
1
0
1
0
1
1
1
1
1
0
1
0
1
I3
0
1
2
3
𝐷
4
5
6
7
𝐷
8
9
10
11
𝐷
12
13
14
15
𝐷
𝐶
𝐶
De donde resulta:
𝑰𝟎 = 𝑫 + 𝑪
𝑰𝟏 = 𝑫
𝑰𝟐 = 𝟏
𝑰𝟑 = 𝑫
Implementamos el circuito:
8. Diseñe e implemente un comparador de magnitud de dos números de tres
bits cada uno, para obtener en la salida A>B, A<B, A=B. Visualizar la salida en
LED’s.
A<B:
̅̅̅
̅̅̅2 ⊕ 𝐵2 ) + ̅̅̅
̅̅̅2 ⊕ 𝐵2 )
𝐴2 𝐵2 + ̅̅̅
𝐴1 𝐵1 (𝐴
𝐴0 𝐵0 ( ̅̅̅
𝐴1 ⊕ 𝐵1 )(𝐴
A>B:
̅̅̅
̅̅̅2 ⊕ 𝐴2 ) + ̅̅̅
̅̅̅2 ⊕ 𝐴2 )
𝐵2 𝐴2 + ̅̅̅
𝐵1 𝐴1 (𝐵
𝐵0 𝐴0 ( ̅̅̅
𝐵1 ⊕ 𝐴1 )(𝐵
A=B:
̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅
(𝐴
1 ⊕ 𝐵1 )(𝐴2 ⊕ 𝐵2 )(𝐴0 ⊕ 𝐵0 )
9. Diseñe e implemente un circuito que transmita datos en forma bidireccional,
mostrar en display de 7 segmentos el dato transmitido. Emplee el C.I. 74125 o
74126
9.Haciendo uso de la herramienta Quartus(Altera) diseñe un sumador completo,
usando el editos de grafico, según el procedimiento siguiente
a)
b)
c)
d)
e)
f)
g)
Crear el esquematico
Asignar pines de entrada y salida
Conectar los simbolos
Editar los nombres de los pines
Asignar numero de pines
Compilar el proyecto
Simular el proyecto
OUTPUT
OUTPUT
S0
S1
PIN_R20
p11
INPUT
VCC
INPUT
VCC
INPUT
VCC
A0
PIN_L22 B0
PIN_W12 Cin
PIN_M1
PIN_R19
p11
A
B
Cin
S
Cout
INPUT
VCC
INPUT
VCC
A1
PIN_L21
PIN_U12
B1
inst
A
B
Cin
S
Cout
inst1
OUTPUT
OUTPUT
S2
S3
PIN_U19
p11
A2
PIN_M22
PIN_U11
B2
INPUT
VCC
INPUT
VCC
A
B
Cin
inst3
PIN_Y19
p11
S
Cout
A3
PIN_V12 B3
PIN_M2
INPUT
VCC
INPUT
VCC
A
B
Cin
inst2
S
Cout
OUTPUT
Cout
PIN_T18
10.Haciendo uso de la herramienta Quartus(Altera) diseñe una Unidad Aritmetica
y Logica, usando el editos de grafico, según el procedimiento siguiente
a)
b)
c)
d)
e)
f)
g)
Crear el esquematico
Asignar pines de entrada y salida
Conectar los simbolos
Editar los nombres de los pines
Asignar numero de pines
Compilar el proyecto
Simular el proyecto
S0
INPUT
VCC
PIN_M1
S1
INPUT
VCC
PIN_L2
74283
A0
INPUT
VCC
A1
INPUT
VCC
A2
INPUT
VCC
A3
INPUT
VCC
CIN
A1
B1
A2
B2
A3
B3
A4
B4
PIN_L22
PIN_L21
PIN_M22
PIN_V12
inst
74153
A
B
1GN
1C0
1C1
1C2
1C3
2GN
2C0
2C1
2C2
2C3
SUM1
SUM2
SUM3
SUM4
COUT
4 BIT ADDER
GND
VCC
74283
NOT
B0
INPUT
VCC
B1
INPUT
VCC
B2
INPUT
VCC
PIN_W12
inst7
NOT
PIN_U12
inst8
NOT
inst9
NOT
PIN_U11
B3
INPUT
VCC
inst10
CIN
A1
B1
A2
B2
A3
B3
A4
B4
inst54
OUTPUT
BIT ADDER
PIN_M2
OR2
inst29
OR2
inst30
OR2
inst31
OR2
inst32
AND2
inst33
AND2
inst34
AND2
inst35
AND2
inst36
FORMATO DE PRESENTACION PARA FIRMAS:
PIN_R20
OUTPUT
C1
OUTPUT
C2
OUTPUT
C3
PIN_R19
inst37MULTIPLEXER
SUM1
SUM2
SUM3
SUM4
COUT
C0
1Y
2Y
PIN_U19
GND
74153
A
B
1GN
1C0
1C1
1C2
1C3
2GN
2C0
2C1
2C2
2C3
PIN_Y19
1Y
2Y
inst38MULTIPLEXER
Nro. Grupo. 01
Integrantes.
LUDEÑA,DIEGO
TORREJON,FRANSUA
PEDRASTA,WILSON
Seccion. O2
PROB.1
PROB.2
PROB.3
PROB.4
PROB.5
PROB.6
PROB.7
PROB.8
PROB.9
Firmas
Observaciones