基於熱傳導理論的熱佈局演算法
黎靖
Department of Electronic Engineering
Southern Taiwan University of Technology
Tainan, Taiwan 701, R.O.C.
Email: leejing@mail.stut.edu.tw
摘要
針對 MCM 設計，本文提出一個以熱傳導理論為基礎的熱斥力佈局演算法(稱為
TFPA)。 TFPA 首先將包括晶片的基板轉換成為一個具有無限個晶片的無邊界基板。然
後，每個晶片以熱斥力推動其他的晶片，此熱斥力的建立是類比於熱在基板上的傳導效
應。接著，每個晶片將沿著熱斥力的方向移動，直到系統達到力平衡為止。TFPA 可以盡
可能將基板上的晶片功率分配均勻，從而得到具備均勻且較低的溫度分佈的佈局結果。
相較於傳統的力指向法得到的佈局有嚴重的晶片重疊問題，TFPA 得到的佈局結果，晶片
就很分散，只有很少或根本沒有重疊發生。事實上，由 TFPA 得到的初步佈局就非常接
近最後的佈局。
索引詞—多晶片模組，實體設計，可靠性，熱佈置
一、導言
無論在晶片封裝亦或印刷電路板（PCB）電路，微電子封裝的趨勢持續朝向更高的
封裝密度，更快的速度和更高的功率耗散。此外，在多晶片模組（MCM）的設計中，這
些晶片經常被封裝的更緊密，以減少晶片間訊號的傳輸延遲和封裝體積，這種趨勢使得
在基板產生更高的熱通量密度。如果熱量沒有適當地移除則可能會發生較高的工作溫
度。較高的溫度不僅會經由減緩晶片上電晶體的速度，因而導致電路性能降低外，同時
也減少了電路的可靠性。 眾所周知，大部分因物理和化學反應導致的元件故障率，會
因較高的工作環境而加速[1]。此外，在基板上晶片功耗的分配不均可能會產生熱斑點，
產生熱應力。當熱應力夠大，且經過足夠的熱循環，就可能因為焊錫接腳的破裂而導致
晶片失效 [2]。
在許多 MCM 設計中，熱管理是決定可靠性的最重要因素，因此它應該在封裝過程中
儘早被考慮。由於溫度分佈直接取決於晶片佈置的結果，因此加入熱管理考慮的最佳時
機應該是在晶片的佈置階段。如果晶片佈置的軟體沒有將熱效應加入考慮的話，那就極
可能會將高發熱的晶片佈置於鄰近的位置。當這種情況產生時，即使總消耗功率未超出
設計上的限制，仍可能在基板上造成熱斑點的產生。
歷史上，已開發的佈置技術主要是著重在電路的可繞線性上。 Sherwani [3]提供
了經典的技術的摘要。這些算法通常專注於最小化電路的總繞線長度，此外，有部份方
法則著重於降低導線交越及通孔的數量[4]。然而，隨著對高效能且長壽命電子電路需
求的增加，以最佳化可靠性為目標的佈置方法被發展出來，包括針對高功率混合電路
（PHC） [5]、針對對流冷卻的印刷電路板設計 [6] - [11]、針對超大型積體電路設計
[12]，[13]，及針對多晶片模組設計等[14] - [17]。此外，部分有關佈置技術的研究
則同時兼顧對可靠性和繞線性的需求，包括針對對流冷卻的印刷電路板設計[18] - [21]
及針對高功率混合電路設計[22]。
TCPT-2002-019.R1
1
力指向算法（FDA）已廣泛被應用於 PCB 和 VLSI 設計上的繞線性最優化佈置問題上
[4]，[23] [24]。FDA 是建立於一個受力系統模型上，在此模型中，有導線相連的元件
中存在吸引力，而沒有導線相連的元件中則存在排斥力以保持距離。傳統力指向算法並
不適合於熱佈置問題（即可靠性最優化佈置問題）。最近， Huang 和 Fu[16]提出一個
基於模糊模型的 FDA 應用在 MCM 的熱佈置管理問題。在他們的模糊模型，任兩晶片間存
在排斥力，此排斥力正比於兩個晶片的功率乘積，而在兩個晶片之間的距離增加時減少。
本文提出了一種新的力指向佈置算法。文中提出的熱力模型是基於類比熱傳導理
論，因此它是非常適合解決 MCMs 和混合電路的熱佈置問題。本文的架構如下：第二節
描述本文的方法，第三節展示範例與計算結果，結論則擺在第四節。
二、方法公式化
令 d1，d2，…，dm 代表放置在 MCM 基板上的晶片，（xi，yi）是 di 的直角坐標。熱佈
置問題是確定晶片的地點使得該系統的可靠性可以優化。Cook 和 Karp [25] 確認為此
問題是 NP - complete 的。 因此，為了在合理的計算時間內獲得近似最佳解，某些經
驗演算法被導入這個問題上。
一般而言，此種問題的經驗演算法可以歸類為兩種不同的形式。第一類的方法採用
逐步且明確的經驗法則獲得的初解，通稱為構成性的演算法。另一類的方法則通過局部
的變換改進解答，通稱為迭次改進演算法。
本文提出的算法屬於構成性的演算法。解決熱佈置問題的步驟分由兩個階段。首
先，使用多次反射技術將真實的基板與其上的晶片轉換為具有無限多個晶片的無界基
板。接著，採用熱力指向佈局算法確定晶片的位置。
A. 多重反射技術
對於 MCM，經由基板側壁散失的熱量與經由基板的頂部和底部散失的熱量相比是微
不足道的。 因此，基板側壁可以視為完美的絕緣體。由於沒有熱流穿過絕熱邊界並且
因為熱傳量與溫度梯度成正比，因此在絕熱邊界的垂直方向溫度梯度為 0。故完美的絕
緣體在邊界的垂直方向可視為零溫度梯度。因此，絕熱邊界可以使用如圖 1 所示的反射
鏡像熱源取代。
以相似的方法，具有數個熱源的四邊絕熱矩形基板可以如圖 2 所示的轉換為帶有無
數個鏡像熱源的無界基板。經由此種轉換得到的新架構並不會改變原始問題的溫度分布
的情況。
一個包括兩個熱源的例子，如圖 2 所示。在第 r 列和第 c 行的鏡像基板，被稱為 r-c

基板。位於 r-c 基板中 dj 的位置表示為 xj
r ,c 

, y jr ,c  ，
1
L
x (r,j c)  (c  )L  ( 1)c (x j  )
2
2
(1)
1
W
y (r,j c)  (r  )W  ( 1) r (y j  )
2
2
(2)
其中 L 和 W 分別是基板的長度和寬度。 如果 dj 位於真正的基板（即 0-0 -基板）上， 本
文將省略上標，簡單表示其位置為  x j , y j  。
TCPT-2002-019.R1
2
mirror image
source
Insulated boundary
heat source
heat source
q
q
q
Mirror image
region
(a)
Physical region
(b)
圖 1. (a）無限絕緣邊界的熱源及（b）使用一種反射的鏡像源取代絕緣邊界
Y
qi
qi
qi
qi
W
qi
qj
L
qi
qj
qj
qj
qj
qj
qi
qi
qi
qi
qj
qj
qj
qj
qj
qj
qj
qj
W
qj
qj
qj
qi
qi
qi
qi
qi
qi
column=-2 column=-1
qi
qi
qi
qi
qi
qi
qi
qi
qi
L
qj
qj
qj
qj
column=0
(a)
qi
column=1
qj
qj
qj
qj
qj
row=2
row=1
row=0
row=-1 X
row=-2
column=2
(b)
圖 2. 多重反射技術：（1）矩形區域與絕緣邊界和（二）無界區域無限鏡熱源
求解基板的溫度分佈時，邊界的不連續性構成數學求解上的主要困難。透過多重反
射法，邊界的效應被隱含於無界基板中；因此，因為邊界不連續造成的數學求解困難被
移除。解決無界基板的溫度分佈問題比原來的有限域問題來得容易。早先的一些研究已
使用多重反射技術與迭加原理去預測電子設備的溫度[26]-[28]。
B. 熱斥力模型
在無界的物體上，熱從每個熱源傳遞到其他地方，在穩態條件中，熱通量隨著與熱
源距離的平方而衰減。
本文提出的熱斥力模型是類比於熱傳導機制而建構的。在此模型中，每個晶片 dj
推開其他晶片 di 的力是與 dj 的熱功率成正比，而與它們之間的距離平方成反比。這一敘
述可以表示為
f i,(r,jc)   i 
TCPT-2002-019.R1
qj
( ri,(r,jc) ) 2
3
(3)
其中
fi , rj ,c  是在 r-c-基板中的 dj 施加於實際基板中的 di 的力;
i 是 di 的熱敏感因素，正常晶片  i  1 ，若晶片對溫度敏感，則  i  1 ;
qj 是晶片 dj 的熱功率。
ri,(r,j c) = (x (r,j c)  x i )2  (y (r,j c)  yi )2
(4)
fi , rj ,c  在 x 軸分量為
qj
c)
fx (r,
i, j   i 
( r
(r, c) 2
i, j
)
c)
 cos(θ (r,
i, j )
(5)
c)
 sin( θ (r,
i, j )
(6)
在 y 軸分量為
c)
fy (r,
i, j   i 
qj
( r
(r,c) 2
i, j
)
其中
 y (r,j c)  y i 
c)
 (r, c)

θ (r,

atan2
i, j
x x 
j
i


(7)
擴充公式(3)到包括所有 m 個晶片，可得到




a 1
(  a,  c)
 a
Fz i   
 fz i,(a,jc)   fz i,(r,ja)  fz i,( j r, a)
fz i, j     fz i, j
a 1 c   a
r   a 1
j1 
m

(8)

其中 z 可以是 x 或 y 。理論上，公式（8）中 a 的值是無限大。然而，由於 fzi, j  隨著距
r ,c
離的平方而快速衰減，因此在實用上 a 不需要太大。在附錄中我們證明了將 a 設為 5 就
已經足夠正確了。因此，在本文的方法中實際的基板被轉換成原來面積的 121 倍。
C. 熱斥力佈局算法
晶片的位置是經由求解 Fzi =0 得到的。本文採用改進的牛頓-拉森法求解此方
程式組。
為了應用改進的 NR 方法，我們必須先求出 Fzi 的偏導數




a 1
'
' (  a,  c)
 a
F' z i   
 f ' z i,(a,jc)   f ' z i,(r,ja)  f ' z i,( j r, a)
f z i, j     f z i, j
a 1 c   a
r   a 1
j1 
m


(9)
其中
'
fx
'
(r,c)
i, j
fy

(r,c)
i, j
c)
dfx (r,
i, j

dx i
c)
dfy (r,
i, j
dy i
  i 
qj
( r
  i 
(r,c) 3
i, j
qj
( r
(r,c) 3
i, j
接著，疊代過程的移動距離 d i 為
TCPT-2002-019.R1
)
4
)


(10)


(11)
c)
 3cos 2 (θ (r,
i, j ) - 1
c)
 3sin 2 (θ (r,
i, j ) - 1
z i  0.5 
Fz i
F' z i
(12)
式（12）中的係數採用 0.5 的原因是因為任兩個晶片會互推彼此，因此實際上每個
晶片只需要移動 0.5 倍的指定距離。
procedure TFPA(Q, A, X, Y, L, W, ε1, ε2)
// Q={qi︱1≦i≦m}, A = {  i ︱1≦i≦m }, (X, Y)={(xi, yi)︱1≦i≦m } //
// L and W are the length and the width of the substrate. //
// ε1 and ε2 are two stopping criterion values. //
begin
do
Random(X, Y) // 0 < xi < L, 0 < yi < W //
Norm←a large value
do
Old_Norm←Norm
Norm←0
for i←1 to m
( Fx i , Fy i )← Equation (8)
( F ' x i , F' y i )← Equation (9)
( x i , y i )←0.5 ×(
Fy i
Fx i
,
)
F' x i F' y i
while xi+ x i  L or xi+ x i  0 do x i ← x i / 2 repeat
while yi + y i  W or yi + y i  0 do y i ← y i / 2 repeat
(xi, yi)←(xi+ x i , yi + y i )
Norm← Fx i  Fyi
repeat
while
Old_Norm  Norm
Norm
 ε1
while Norm  ε 2
output(X, Y)
end
圖 3.TFPA 程序
在每次迭代後，  xi , yi  的新位置為
z i new   z i  z i
TCPT-2002-019.R1
5
(13)
在求解的過程中，如果一個新的位置 zi （新）是跑到真正基板以外的區域，這顯然
是不合理的。為了避免這種不合理的情況， zi 被修改如下：如果在式（13）中， zi  zi
的值超出範圍， zi 值會被降低一半，並重複此過程直到 zi  zi 在實際基板中。
本文的演算法(稱為熱斥力佈置法)如圖 3 所示。 TFPA 首先產生一個隨機的初始
解。接著，利用改良 NR 方法得到新的解，迭代此步驟，直到得到收斂解。
為了正確定義收斂解，本文定義
Norm    Fx i  Fy i 
m
(14)
i 1
Old _ Norm 代表前一解的位置。 1 和  2 是兩個停止的臨界值，實際值由求解者根據
實際的問題訂定。  1 和  2 的最佳值需要一些試驗，但本文的研究發現如果設置  1 和
 2  0.01 ，得到的收斂解差別很小。因此，為了提供一個客觀比較的基礎，本研究將 1
和  2 設置為 0.01。在 Old _ Norm  Norm / Norm  1 情況下 ，本文就視為尚未得到收斂
解，並且 TFPA 繼續 迭代以取得新的位置。在 Old _ Norm  Norm / Norm  1 但是
Norm  2 情況下，代表目前的解被困在局部優化的情況，無法進ㄧ步改善。因此，TFPA
從新隨機產生新的初始解，並且重新執行整個過程。在 Old _ Norm  Norm / Norm  1 和
Norm   2 情況下，得到的解被視為收斂，TFPA 的程序終止。
D. 算法驗證
在 TFPA 中，熱斥力 Fzi s 是類比於無界區域中的熱通量。所以， F zi s 是相當於熱通
量梯度。由於熱通量梯度總是指向較低溫的區域，因此 TFPA 總是將晶片推往較低溫度
的區域，因此可以產生一個溫度分佈均勻的收斂解。
E. 空間複雜度
TFPA 需要 10m 的單元記憶體存儲下列變數
i , qi , xi , yi , Fxi , Fyi , F xi , F yi , xi , yi 1  i  m 。因此，TFPA 的空間複雜度為 O  m  。
F.時間複雜度
對每一個晶片，TFPA 都需要使用一維 NR 法 2m 次。由於 NR 法所需要的時間主要是
用在計算公式（8）及（9）中， 因使在以下分析中，其它步驟所需要的時間將被忽略
r ,c
r ,c
不計。 在計算公式（8）及（9）的每一步，評估 fzi, j  和 f z i, j  的次數等於
5
a 1

 a

1

2

2   121m





j 1 
a 1  c  a
r  a 1  
m
令評估 fzi, j  和 f z i, j  所需要的時間為一單位時間。則每次執行 TFPA 程序需要 242m2 單位
r ,c
r ,c
時間。從以上分析，可以得出結論，對於每次的迭代，TFPA 的時間複雜度是 O  m 2  。
得到收斂解所須要的迭代的次數，取決於問題的大小（m），晶片的熱功率及停止臨界
值（  1 和  2 ）。
G. TFPA 的準確性和限制
TCPT-2002-019.R1
6
特定解的準確性至少取決於三個因素。首先是 TFPA 模型是否能完全的對應至實際
的物理問題上。在 TFPA，封裝結構簡化為一矩形平面，同時假設基板材料的導熱係數具
有均勻且無向性的性質，而且基板邊緣被視為完全絕熱。所有這些簡化和假設都導致一
些錯誤。但是，因為 TFPA 總是能得到晶片間的距離盡量遠離的解，因此，即使實際的
封裝不能滿足這些假設， TFPA 仍然可以用來獲取一個“好”的解。
第二，TFPA 忽視晶片的尺寸，將每個晶片視為一個點。這種簡化問題可能導致晶片
重疊。然而，在第三節中，我們將發現重疊問題其實並不嚴重。
最後，解的精度受到公式（8）中截斷高階項的影響。然而，我們已經在附錄中證
明這個誤差並不會顯著影響解的正確性。
三、實例及計算結果
TFPA用C語言實現，並在一台 300百萬赫Pentium II個人電腦上執行。由於缺乏公
開的MCM標準測試電路及封裝數據，本文只將本方法應用在一些已經發表的範例上。為
了簡化分析，所有的例子都視為具有相同的封裝方式和冷卻條件，但它們可能有不同的
幾何尺寸。基板上晶片的溫度分佈是利用TAMS程式計算 [29]，[30]。圖4 MCM的TAMS模
型如圖4所示。TAMS模型中不同的層模擬MCM的不同層次的結構，如多層基板，環氧層和
散熱片等。在每一層，材料的物理特性都被假定為線性，均勻、和無方向性。在層與層
之間，溫度和熱流量被假設為具備連續性。在MCM陶瓷層和外蓋之間的空間，忽略空氣
傳導及對流的效應（因此得到的結果其實是最不利情況下的結果）。多層基板（即
2MgO  2 Al2O3  5SiO2 基 板 ） ， 環 氧 層 和 散 熱 片 的 熱 導 率 ， 分 別 是
2.5 103W / mmC,1.17 103W / mmC 和 1.95 101W / mm C 。由於在我們的例子中，平
均熱通量非常高，因此我們選擇基板那ㄧ面的冷卻方式為4米/秒的強制對流，散熱片那
ㄧ面的冷卻方式為0.3米/秒的衝擊強制對流。對應這兩種冷卻方式的平均傳熱係數 h1 和
h2 分別為 3.26 105W / mm C 和 1.94 104 W / mm C 。
Y
W
h1
Chips
0
Epoxy
L
Heat sink
X
Multiplayer
substrate
h2
圖 4. MCM 模型的示意圖
晶片的故障率是採用 Arrhenius 公式估計
E  1
1 
T  i   0  exp  a  
 
 k  298 T  
其中
TCPT-2002-019.R1
7
（15）
T 和 0 分別是在 TK 和 298 K 時的故障率;
Ea 是活化能（eV）;
k 是玻爾茲曼常數。
為了計算 MCM 的系統故障率，我們需要具體決定公式(15)中的參數的值。在不失一
般性的條件下，我們假設所有的晶片都有相同的 0 和 Ea 分別是 1Fit （即 109 /小時）
和 1 eV。具有 m 個晶片的 MCM 的系統故障率 S 被計算為個別晶片故障率的總和。即
m
S   T  i 
（16）
i 1
A.晶片相同的例子
前兩個例子分別分別包括 12 個和 16 個晶片的 MCM。這兩個例中的晶片都是 1 瓦，
邊長 5.1 毫米的正方形晶片。兩個例子的基板大小也ㄧ樣，基板的長度，寬度和厚度分
別為 30.5 毫米，30.5 毫米和 5 毫米。由 TFPA 獲得的佈置與溫度分佈如圖 5（a）和（b）
所示。由圖可知，晶片是規則放置在基板上，而且晶片的溫度是非常均勻分佈。如我們
所預期，在此兩種情況下所得結果是最優的。
118
118
118
117
118
139
139
140
139
139
139
139
139
139
139
139
140
139
139
140
118
118
118
117
140
118
118
118
(a)
(b)
圖 5. TFPA 的結果與溫度（℃）分佈：（a）12 晶片的例子，（b）16 晶片的例子。
B. 晶片具有不同消耗功率的的例子
接下來的四個例子是引用文獻[16]中的例子。所有的四個案例具有相同尺寸的基板
和晶片，但在不同的案例，不同晶片有不同的消耗功率。基板的邊長為 50 毫米、厚度
為 5 毫米。晶片也都是邊是 5 毫米的正方形。表一列出每個晶片的消耗功率。
接著本文將比較 TFPA 得到的佈置結果與 Huang 和 Fu[16]的結果。為便於說明，本
文將 Huang 和 Fu 提出的算法稱為模糊模型力指向算法（FMFDA）。
由 TFPA 和 FMFDA 獲得的最高、最低、平均溫度、最大的溫度差值、及系統故障率
（即 Tmax, Tmin, Tav, Tmax , S)總結在表二。FMFDA 上晶片的位置直接得自於[16]，但溫
度分佈是在本文設定的封裝和冷卻條件下進行分析。如表二所示，比較 TFPA 的結果與
FMFDA 的結果，TFPA 有較低的 Tmax 和相同的 Tmin 。因此，由 TFPA 獲得的 Tav, Tmax 和 S
值，也都低於 FMFDA 得到的。特別值得ㄧ提的是，案例 A 和 B 中， TFPA 結果的 S 分別
只有 FMFDA 結果的 15％和 18％。
TCPT-2002-019.R1
8
Table 1. 有不同晶片數目及功耗的 4 個例子 [16].
Cases Number of chips
Power dissipation value (W)
A
5
0.8, 1.3, 1.5, 1.5, 1.7
B
6
0.5, 0.8, 0.9, 1.1, 1.3, 1.5
C
8
0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0
D
10
0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 1.1, 1.2
Table 2. 以表 1 中的案例比較 TFPA 及 FMFDA.
Cases
Algorithms
A
B
C
D
FMFDA TFPA FMFDA TFPA FMFDA TFPA FMFDA TFPA
Tmax(℃)
119
94
108
86
82
68
81
78
Tmin(℃)
64
64
52
52
44
44
47
47
Tmax =Tmax-Tmin
55
30
56
34
38
24
34
30
Tav(℃)
100.2
82.4
82.2
69.5
62
55.8
64.6
63
S (Fit)
25432
3830
8755
1610
1324
415
1550
1252
為進一步比較這兩個方法，案例 A 和 C 分別得自於 TFPA 和 FMFDA 的詳細晶片的位
置與溫度分佈，分別顯示於圖 6（a），6（b）和 7（a），7（b）。 顯然，FMFDA 將消
耗功率較大的晶片放置在基板的角落，以避免在基板的中央區域產生熱斑點。然而，在
角落上的晶片因為沒有足夠的空間傳遞由晶片產生的熱量因此冷卻效果較差，因此
FMFDA 產生的佈置有四個熱斑點在基板四個角落基板如圖 6（a）和（b）。這種情況會
在角落處產生嚴重的熱應力問題，從而降低 MCM 的系統可靠性。反之，TFPA 將晶片分開
放置，所以每一個晶片都有足夠的散熱面積可以將熱量帶走，因此得到的佈置結果有較
低且較均勻的溫到分佈。不過，在熱量由側邊帶走的條件下，FMFDA 可以得到較佳的
結果。
TCPT-2002-019.R1
9
109
(1.5W)
119
(1.7W)
94
80
(1.7W)
(1.3W)
64
(0.8W)
87
64
(0.8W)
87
(1.5W)
(1.5W)
(1.3W) 100
109 (1.5W)
(b)
(a)
圖 6. 案例 A 之佈置與溫度（℃）和消耗功率分佈：（a）FMFDA 之佈置結果（b）TFPA
之佈置結果。
72
(0.8W)
79
(0.9W)
47
(0.4W)
61
(0.8W)
68
55
(1W)
(0.6W)
50
(0.5W)
57
(0.7W)
51
(0.5W)
44
(0.3W)
44
(0.3W)
82 (1W)
47
(0.4W)
(0.7W) 67
64
(0.8W)
54
(0.6W)
(b)
(a)
圖 7. 案例 C 之佈置與溫度（℃）分佈和熱耗能對：（a）FMFDA 之佈置結果（b）TFPA
之佈置結果。
C. 不均勻晶片的實例
最後的兩個例子是兩個實際販售的消費性微處理器， PowerPC 603 和 604。表三顯
示了此二 MCM 的晶片尺寸和消耗功率[31]。不同的晶片具有不同高度，寬度，及消耗功
率。PowerPC 604 可以被視為一個極端的例子，因為處理器晶片的最大功耗達 13 瓦，相
對高於其他晶片。為比較需要，圖 8（a）和（b）顯示 PowerPC 603 和 604 在 44×44 毫
米的基板上的晶片佈局，此佈局結果是來自[31]，圖 8（a）和（b）的溫度分佈結果是
在本文的封裝和冷卻條件下分析得到的。
Table 3. PowerPC 603 和 604 MCM 之晶片尺寸和功率 [31].
MCM
Processor
Bridge Bridge Clock
controller buffer Distr.
SRAM
Tag
RAM
Bus
Buffer
Chip size 7.4×11.4 6.7×7.1 7.8×7.4 4.1×4.1 5.7×12.1 9.8×4.1 3.2×1.3
PowerPC
(mm)
603
Max. chip
3
0.75
0.5
0.9
1
0.7
0.4
power (W)
Chip size 12.4×15.8 6.7×7.1 7.8×7.4 4.1×4.1 5.7×12.1 9.8×4.1 3.2×1.3
PowerPC
(mm)
604
Max. chip
13
0.75
0.5
0.9
1
0.7
0.4
power (W)
TCPT-2002-019.R1
10
65
(1W)
83
(1W)
58
(0.5W)
85
(0.4W)
107
(0.4W)
89
(0.5W)
85
(1W)
66
(1W)
93
(0.8W)
122
(0.8W)
95
(3W)
180
(13W)
85
(1W)
66
(1W)
66
66
(0.7W) (0.75W)
65
(1W)
83
(1W)
90
(0.7W)
97
(0.75W)
(b)
(a)
圖 8. PowerPC 603 和 604 之晶片佈局與溫度（℃）分佈和熱耗能[31]：（1）PowerPC 603
的和（b）PowerPC 604 的。
由 TFPA 產生的 PowerPC 603 和 604 的初始佈局，分別如圖 9（a）和（b）所示。顯
然，初始佈局具備很高的品質; 晶片被分散放置且只有很少的晶片重疊發生在圖 9（a）
和（b）中。因此，只需按照設計規則消除初始佈局的重疊，就可以順利的轉換成最終
的佈局。最終的佈局顯示於圖 10（a）和（b）。
64
(1W)
65
(1W)
88
(0.4W)
84
85
87
(0.75W)(0.7W) (1W)
94
(3W)
67
(0.75W)
65
60
(0.7W) (0.5W)
67
(1W)
84
(1W)
108
(0.8W)
86
(1W)
67
(1W)
86
(1W)
88
(0.8W)
107
(0.4W)
(a)
178
(13W)
88
(0.5W)
(b)
圖 9. 得自於 TFPA 的初始佈局：（a）PowerPC 603 的和（b）PowerPC 60 的。
TCPT-2002-019.R1
11
94
(3W)
65
(1W)
86
85
(0.75W) (0.7W)
65
(1W)
90
(1W)
91
(1W)
108 (0.8W)
66
(0.75W)
65
(1W)
66
58
(0.7W) (0.5W)
85
(0.4W)
88
(1W)
65
(1W)
179
(13W)
86
(1W)
87
(0.8W)
91
(0.5W)
106
(0.4W)
(a)
(b)
圖 10. 設計規則檢驗後的最後佈置，：（一）PowerPC 603 的和（二）PowerPC 604 的。
對於在圖 8（a）、（b）和 10（a），（b）佈置的 Tmax , Tmin , Tav , Tmax 和 S 總結在表
四。如同顯示於表四，在 PowerPC 603 的例子， TFPA 得到的結果比原先的設計稍佳，
系統故障率改進了約 15％。對於 PowerPC 604 的案例，由 TFPA 得到的佈置比原先的設
計俱備更低的 Tmax 和 Tmax 值。因此，由 TFPA 得到的佈置 Tav 和 S 值也低於原先的結果。
系統故障率約改善 8％。
眾所周知，傳統 FDA [23]生成的初始佈局通常有嚴重的元件重疊現象，因為傳統的
力模型不包括基板的幾何信息。相比之下，基板的幾何信息隱含在 TFPA 的熱斥力模型
中; 因此，重疊的問題，可以大大縮減。
Table 4. 比較由 TFPA 得到的佈置與在[31]的佈置
PowerPC 603
PowerPC 604
Cases
Original
TFPA
Original
TFPA
Tmax(℃)
94
94
180
179
Tmin(℃)
59
58
83
85
Tmax =Tmax-Tmin
35
36
97
94
Tav(℃)
72.5
71.7
102.1
101.1
S (Fit)
4445
3788
659875
605712
四、結論
基於類比熱傳導理論得到的熱力佈局算法（TFPA），被應用於求解 MCM 的熱佈置問
題。TFPA 被證明是有效率和有效的算法。TFPA 的空間和時間的複雜度分別是 O  m  和
TCPT-2002-019.R1
12
O  m 2  。在 TFPA，晶片被持續的朝向較低溫度的地區移動。因此，可以一個較低溫而
且溫度分佈均勻的佈置。
TFPA 測試過三種不同類型晶片的的八個的例子。對於均勻晶片類型，TFPA 得到可
靠性最佳的佈置；對於晶片大小相同但功率不同的類型，TFPA 跟相比較的方法得到更均
勻溫度分佈的佈置；對於不均勻晶片類型，TFPA 較目前的消費產品（PowerPC 603 和 604）
有更好的系統可靠性的佈置。
附錄
從第二節（8）給予淨熱力由 d j 施加在 di 如同

Fz i, j  fz i, j   Pz (a)
a 1
(8)

 fz i, j   Pzc (a)  Pzr (a)
a 1
a


其中 Pzc (a)   fz i,( j a,  c)  fz i,(a,jc)
ca
和
a 1

, Pzr (a)   fz i,(r,ja)  fz i,( j r,  a)
r   a 1

Pz  a   Pzc  a   Pzr  a 
奇中 z 是 x 或 y 。

本節討論在公式（8）中忽略  Pz (a ) 的截斷誤差。在以下的討論中，因為在 y 方向
a 6
的推導與在 x 方向的推導相同，所以只有在 x 方向的推導被考慮。
為了方便，考慮基板為正方形， 並令 di 位於中心點。因此 0  L,W  1, xi  0.5 及
yi  0.5 。在 di 與 d j
r ,c 
之間的距離差可以表為
xi(,rj,c )  c  x (c )
(17a)
yi(,rj,c )  r  y ( a )
(17b)
和
其中  x c   1  x j  xi  和  y r    1  y j  yi  。 顯然  x c   0.5,  y  r   0.5 。
c
di 與 di, j
 a , c 
r
r
之間的距離的平方和可以描述為
  x
(  a,c) 2
i, j
  y
(  a,c) 2
i, j
   c  x   a  y 
x   y  
 cx

(a,c) 2
i, j

ay ( a )
 a 2  c 2 1  2
a2  c2


因為

x   y 
(c) 2
(a) 2
a c
2
2
方程式（18）可以近似為
r
  a
(  a, c ) 2
i, j
TCPT-2002-019.R1
2

(c) 2
(c)
(c) 2
a2  c2
(a) 2
(a) 2
(18)

1
1
 2  0.014  1 as a  6
2
2 a c
2a

2


 c 2 1  2h1  h2  as a  6
13
(19a)
其中 h1 
ay ( a )
cx ( c )
and
.
h

2
a2  c2
a2  c2
同樣地，我們可以得到
r   a
( a ,c ) 2
i, j
2

 c 2 1  2h1  h2  as a  6
(19b)
A. Pxc  a  的推導
根據（5），我們發現
 x (  a ,  c )
xi(,aj,c ) 
i, j

fx i,( j a,  c)  fx i,(a,jc)   i q j 

3
( a ,c ) 3
 ri(, j a ,  c )


r
i, j



 
(20)

Substituting (17a), (17b), (19a) and (19b) into (20), yield
(21)
將（17a），（17b），（19a）和（19b）代入（20），得到（21）

  i q j   c  x ( c )
c  x ( c )
fx i,( j a,  c)  fx i,(a,jc) 



3
/
2
3
/
2
3
/
2
1  2h1  h2  
a2  c2
 1  2h1  h2 






3/ 2
3/ 2
(c)
(c)

  c  x 1  2h1  h2   c  x 1  2h1  h2  




2
2 3/ 2
2 3/ 2
a c




1

4
h

h
1
2


通過應用泰勒級數展開

 iq j



1  2h1  h2 3 / 2  1  3h1  h2   3 h1  h2 2    
(22)
2
和
1  4h  h  
2 3/ 2
1
2
（21）
 1  6h1  h2   ...
2
(23)
根據以下分析，在（22）和（23）中的高階項可以合理忽視。
(c)
(a)

3
h1  h2 2  3  cx 2  a2 y
2
2
a c
和
2
2

3 a  c 
3 1 2 
  0.015  1 as a  6
   2
 
2 
8a c 
8  2a 

2
6h1  h2   0.06  1 as a  6
2
因此，（22）和（23）可以近似為
1  2h1  h2 3 / 2  1  3h1  h2  as a  6
和
1  4h  h  
2 3/ 2
1
2
將（24）和（25）插入（21），我們得到
fx
(  a,  c)
i, j
 fx
(a, c)
i, j

 1 as a  6

(25)

  i q j 2x ( c )  6ch1  h2 
a
由 c  a 到 c  a 將（26）這一系列式子加起來
TCPT-2002-019.R1
(24)
14
2
c

2 3/ 2
(26)
Pxc (a ) 
a



  i q j 2x ( c )  6ch1  h2 
c a
a
2
 c2

3/ 2
(0)
a 

2x ( c )  6ch1  h2  2x ( c )  6ch1  h2   
 2x

  i q j  3   


3/ 2
3/ 2
2
2
2
2
c 1 
a c
a c


 
 a





(27)
a
 2x ( 0 )
4x ( c )  12ch2 
  i q j  3  
3/ 2 
c 1
a2  c2
 a



a
 2x ( 0 )
a 2  2c 2 
  i q j  3  4   x ( c ) 
5/ 2 
c 1
a2  c2
 a



B. Pxr  a  的推導
Pxr  a  可以描述為
Pxr (a) 
 fx
a
r  a
(  r ,  a)
i, j
 
 fx i,(r,ja)  fx i,( j a,  a)  fx i,( j a,a)  fx i,(a,j  a)  fx i,(a,ja)

(28)
如同導出的 Pxc  a  同樣的方法，（28）的右邊第一項為
 fx
a
r  a
(  r,  a)
i, j
 fx
(r, a)
i, j

a
 2x ( 0)
a 2  2r 2 
(r )
  i q j  3  4   x 
5/ 2 
r 1
a2  r 2
 a


(29)

估計（28）右邊第二項
fx i,( j a,  a)  fx i,( j a,a)  fx i,(a,j  a)  fx i,(a,j a)
 x (  a ,  a )
x i(,ja , a )
x i(,aj,  a )
x i(,aj, a ) 
i, j

  i q j 



(  a,a ) 3
(a,a) 3
( a,a ) 3 
 ri(, j a ,  a ) 3

r

r

r
i
,
j
i
,
j
i
,
j



  i q j 
 a  x ( a )
a  x ( a )
 a  x ( a )
a  x ( a )




3 x ( a )  y ( a )
3 x ( a )  y ( a )
3 x ( a )  y ( a )
3 x ( a )  y ( a )
2 2a 3 
1 
1 
1 
1  
2
a
2
a
2
a
2
a


 


 iq j 
 x ( a )  3y ( a )


2 2a 3  9  x ( a )  y ( a )
1   

4 
a

(a)
 i q j x

as a  6
2a 3
 



2
 

 x ( a )  3y ( a )

1
9  x ( a )  y ( a )

4 
a



2 
 


 
(30)
將（29）和（30）代入（28），我們發現
a
 2x ( 0) x ( a )
x ( r )  a 2  2r 2
Pxr (a)   i q j  3 

4


5/ 2
2a 3
r 1
a2  r 2
 a

C.


a 6

Pz  a  / fxi , j 的推導
TCPT-2002-019.R1






15




as a  6
(31)
將（27）和（31）代入（8），得到
a
 4x ( 0) x ( a )
x ( c )  a 2  2c 2
Px (a)   i q j  3 

8


5/ 2
2a 3
c 1
a2  c2
 a





as a  6
(32)
顯然，上述系列是絕對收斂。利用 Matlab 將 Px  a  從 a  6 到 1000 加起來，得

 Px (a)  0.0043 i q j x
( 0)
(33)
a 6
除以 fxi , j 得

 Pz (a)
a 6
fx i, j

0.0043 i q j x ( 0)
 iq j 
x ( 0)
 0.0043ri , j 
3
(34)
r 
3
i, j
因為
r   0.5
3
i, j
2
 0.5 2

3/ 2
 0.3536
則

 Pz ( a )
a 6
fx i, j
 0.0015
(35)

因此，可以得出結論為：與 fxi , j 比較，忽視  Pz  a  的截斷誤差只有小於 0.15％的相對
a 6
誤差。
ACKNOWLEDGMENT
This work was supported by the National Science Council, Republic of China under
contract no. NSC 89-2215-E-218-013. I am pleased to thank Professor Jung-Hua Chou for his
valuable comments and suggestions concerning this paper.
致謝
作者感謝 J.-H.Chou 博士，就這一文件作出了寶貴的意見和建議。
REFERENCES
1. M. Pecht, Integrated Circuit, Hybrid, and Multichip Module Package Design Guidelines –
A Focus on Reliability, New York: Wiley, 1994.
2. E. Suhir, “Thermal stress failures in microelectronic components – review and extension,”
in Advances in Thermal Modeling of Electronic Components and System, A. Bar-Cohen and
A. D. Kraus, ed., New York: Hemisphere Publishing Corporation, 1988, pp.337-412.
TCPT-2002-019.R1
16
3. N. Sherwani, Algorithms for VLSI Physical Design Automation, 3rd ed. Boston: Kluwer
Academic Publishing, 1999.
4. G. Wippler, M. Wiesal, and D. Mlynski, “A combined force and cut algorithm for
hierarchical VLSI layout,” in Proc. 22th Design Automation Conf., 1982, pp. 671-677.
5. W. Maly and A. P. Piotrowski, "Heat exchange optimization technique for high-power
hybrid IC's", IEEE Trans. Comp, Hybrids, Manufact. Technol., vol. 2, no. 2, pp. 226-231,
1979.
6. A. H. Mayer, "Computer-aided thermal design of avionics for optimum reliability and
minimum life cycle cost," Technical Report AFFDL-TR-78-48, Air Force Flight Dynamics
Laboratory, 1978.
7. M. Pecht and J. Naft, "Thermal reliability management in PCB design," in Proc. 1987 Ann.
Reliability and Maintainability Symp., 1987, pp. 27-29.
8. D. Dancer and M. Pecht, "Reliability optimization technique for convectively electronics,"
IEEE Trans. on Reliability, vol. 38, no. 2, pp. 199-205, 1989.
9. M. Osterman and M. Pecht, “Component placement for reliability on conductivity cooled
printed wiring boards,” Trans. of the ASME Journal of Electronic Packaging, vol. 111, pp.
149-156, 1989.
10. R. Eliasi, T. Elperin, and A. Bar-Cohen, "Monte Carlo thermal optimization of populated
printed circuit board," IEEE Trans. Comp, Hybrids, Manufact. Technol., vol. 13, no. 4, pp.
953-960, 1990.
11. M. D. Osterman, "A physics of failure approach to component placement," Trans. of the
ASME Journal of Electronic Packaging, vol. 114, pp. 305-309, 1992.
12. C. N. Chu and D. F. Wong, “A matrix synthesis approach to thermal placement," IEEE
Trans. Computer-Aided Design, vol. 17, no. 11, pp. 1166-1174, 1998.
13. C.-H. Tsai and S.-M. Kang, “Cell-level placement for improving substrate thermal
distribution,” IEEE Trans. Computer-Aided Design, vol. 19, no. 2, pp. 253-266, 2000.
14. K. Y. Chao and D. F. Wong, “Thermal placement for high-performance multi-chip
modules," International Conf. on Computer Design, Austin, Texas, 1995, pp. 218 - 223.
15. M. C. Tang and J. D. Carothers, “Consideration of thermal constraints during multichip
module placement,” Electronic Letters, vol. 33, no. 12, pp. 1043-1045, 1997.
16. Y.-J. Huang and S.-L. Fu, “Thermal placement design for MCM applications,” Trans. of
TCPT-2002-019.R1
17
the ASME Journal of Electronic Packaging, vol. 122, pp. 115-120, 2000.
17. C. Beebe, J. D. Carothers, and A. Ortega, “MCM placement using a realistic thermal
model,” Proceeding of the Tenth Great Lakes Symposium on VLSI, pp. 189-192, 2000.
18. J. Lee, J. H. Chou, and S. L. Fu, "Reliability and wireability optimizations for module
placement on convectively cooled printed wiring board," INTEGRATION, the VLSI Journal,
vol. 18, no. 2&3, pp. 173-186, 1995.
19. M. D. Osterman and M. Pecht, "Placement for reliability and routability of convectively
cooled PWB's," IEEE Trans. on Computer-Aided Design, vol. 9, no. 7, pp. 734-744, 1990.
20. N. V. Queipo, J. A. C. Humphrey, and A. Ortega, “Multiobjective optimal placement of
convectively cooled electronic components on printed wiring boards,” IEEE Trans. Comp.,
Packag., Manufact. Technol., A, vol. 21, no. 1, pp. 142-153, 1998.
21. N. V., Queipo and G. F. Gil, “Multiobjective optimal placement of convectively and
conductively cooled electronic components on printed wiring boards,” Trans. of the ASME
Journal of Electronic Packaging, vol. 122, pp. 152-159, 2000.
22. J. Lee and J. H. Chou, "Hierarchical placement for power hybrid circuits under reliability
and wireability constraints," IEEE Trans. on Reliability, vol. 45, no. 2, pp. 200-207, 1996.
23. N. Quinn and M. Breuer, “A forced directed component placement procedure for printed
circuit boards,” IEEE Trans. Circuits Syst., vol. 26, no. 6, pp. 377-388, 1979.
24. F. Mo, A. Tabbara, and R. K. Brayton, “A force-directed macro-cell placer,” in Intl. Conf.
on Computer-Aided Design, 2000, pp. 177-180.
25. R. M. Karp, “Reducibility among combinatorial problems,” in Complexity of Computer
Computations, R. E. Miller and J. W. Thatcher, Ed., New York: Plenum, 1972.
26. D. J. Dean, Thermal design of electronic circuit boards and packages, Scotland:
Electrochemical Publications Ltd., 1985.
27. A. L. Palisoc and C. C. Lee, “Exact thermal representation of multilayer rectangular
structures by infinite plate structures using the method of images,” Journal Appl. Phys. vol.
12, no. 64, pp. 6851-6857, 1988.
28. Y.-K. Cheng and S.-M. Kang, “A temperature-aware simulation environment for reliable
ULSI chip design,” IEEE Trans. Computer-Aided Design, vol. 19, no. 10, pp.1211-1220,
2000.
29. G. N. Ellison, Thermal Computations for Electronic Equipment, New York: Van Nostrand
TCPT-2002-019.R1
18
Reinhold Co., 1983.
30. G. E. Ellison, “Thermal analysis of circuit boards and microelectronic components using
an analytical solution to the heat conduction equation,” Twelfth IEEE SEMI-THERM
Symposium, 1996, pp. 144-150.
31. T. D. Yuan, “Thermal management in PowerPC microprocessor multichip modules
applications,” Thirteenth IEEE SEMI-THERM Symposium, 1997, pp. 247-256.
TCPT-2002-019.R1
19